JPH06509442A

JPH06509442A - プログラム可能な相互接続構造とプログラム可能な集積回路及びその製造方法

Info

Publication number: JPH06509442A
Application number: JP5500722A
Authority: JP
Inventors: ゴードン、キャスリン・イー; ウォング、リチャード・ジェイ
Original assignee: クイックロジック・コーポレイション
Priority date: 1991-04-26
Filing date: 1992-04-23
Publication date: 1994-10-20
Anticipated expiration: 2017-11-11
Also published as: EP0593529A1; JP3343251B2; WO1992020095A1; AU2004692A; EP0593529A4

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】プログラム可能な相互接続構造とプログラム可能な集積回路及びその製造方法免胛公１遺産　の　Ｉ本発明は、プログラム可能な集積回路構造及びその製造方法に関し、特にアモルファスシリコンアンチヒユーズ及びアンチヒユーズを組み入れた回路及びラウティング構造、及びそれらの製造方法に関する。

Ｗ米且１プログラム可能な半導体デバイスは、プログラム可能な読み出し専用メモリ（” ＦＲＯＭＳ”）、プログラム可能な論理デバイス（“ＰＬＤｓ”）、及びプログラム可能なゲートアレイを含む。これらのデバイスの１個または複数に適したプログラム可能な要素は、ヒユーズまたはアンチヒユーズを含む。

ヒユーズは、第１端子と第２端子とを電気的に接続する構造を有するが、その端子間に充分な電流を流すことによってプログラムされたとき、前記第１端子を前記第２端子から電気的に遮断する。

アンチヒユーズは、プログラムされていないときに、その第１端子と第２端子とが電気的に接続されておらず、第１端子及び第２端子の間に充分な電圧を加えることによってプログラムされたとき、第１端子及び第２端子は電気的に接続されることになる。ある型式のアンチヒユーズは、加熱されたときに導電性のポリシリコンを形成するアモルファスシリコンからなる。

第１図は、０Ｍ０８回路のためのアンチヒユーズ技術の例を示したものである。

アンチヒユーズ１０ａ及び１０ｂは、次のプロセス過程を用いて形成された酸化膜１６の上のシリコン半導体基層１４上のアンチユーズのアレイの一部である。

チタン−タングステンからなる第１層１８は、基層１４の主面上及び、第１金属デポジシヨン過程までの過程を有する標準的なＣＭＯＳプロセスによって基層１４の上に形成された１個または複数の回路要素（図示されていない）の上に堆積されている。第１チタン−タングステン層１８は２つの働きをする。第１には、アンチヒユーズ１０が形成される間、ＣＭＯＳトランジスタ（図示されていない）のための保護用被膜として働き、第２には、アンチヒユーズ１０の底部電極を提供する。第１チタン−タングステン層１８の一部はマスクされ、そして第１チタン−タングステン層１８の最初のエツチングが実施され、保護用被膜及び底部電極が画定される。

２０００オングストロームの酸化膜などの絶縁材料層２０は、第１チタン−タングステン層１８の１に形成され、次にマスクされそしてアンチヒユーズの通路２２ａ及び２２ｂを画定するべくエツチングされる。次に、絶縁材料層２０は、ＣＭＯ５回路要素を被覆しかつ保護する第１千タン−タングステン層１８の部分の上から除去される。

次に、１５００オングストロームのアモルファスシリコン層２５が、基層１４の上に堆積される。続いて、第２チタン−タングステン層２６が、アモルファスシリコン層２５の上に堆積される。この２つの層はマスクされ、そして符号１０ａ及び１０ｂによって示されるアンチヒユーズのアレイを画定するべくエツチングされる。

次に基層１４がマスクされ、第１チタン−タングステン層１８の２番目のエツチングが実施され、ＣＭＯ８回路要素の保護用被膜として働く第１チタン−タングステン層１８の一部を除去する。

次に、集積回路要素のための第１金属化過程が実施されるとき、第１金属アルミニウム２７が、各々のアンチヒユーズ構造１０のための第２チタン−タングステン層２６の上に形成される。金属層２６及び２７は、アンチヒユーズ１０の上部電極を提供する。

標準的な金属間絶縁層２８がウェハ上に形成される。通路２９のような通路が、絶縁層２８及び２０を通して、第１チタン−タングステン層１８までエツチングされる。アルミニウムからなる第２金属導体３０が、絶縁層２８の上及び通路２９の中に形成される。導体３０の通路２９内の部分は、底部電極１８と第２金属３０との間の接続を提供し、アンチヒユーズ１０との接続抵抗を減少させる。このアンチヒユーズ構造は、１９９０年４月３日にＧｏｒｄｏｎ等に付ｌｊされた米国特許第４，９１４，０５５号の明細書に詳しく記載されている。

金属が通路を通して堆積されるときに、良好なステップの被覆を提供することが望まれている。更に、製造中の高い温度から構成要素を保護することもまた望まれている。

更に、エツチング過程の数をできるだけ減少させることが望まれている。更に、回路の動作速度を増加させるために、回路の静電容量を減少させることも望まれる。

λ吋少澗−示本発明は、−！した再現可能な電気的特性を有するアモルファスシリコンアンチヒユーズを提供する。ある実施例では、良好な上部電極のステップの被覆が、通路内に上部電極を堆積する前にアモルファスシリコン上に通路の側壁上のスペーサを提供することによって達成される。良好なステップの被覆を達成するばかりでなく、ある実施例では前記スペーサか漏れ電流を減少させる。

本発明は更に、アモルファスシリコン層が平坦である実施例をも提供する。アモルファスシリコン層が平坦であるために、高品質のアモルファスシリコンを堆積すること力（容易になる。

本発明はまた、アンチヒユーズを用いたプログラム可能な回路をも提供する。特に、ゲートアレイを含む０Ｍ０３回路が提供される。ある実施例では、アンチヒユーズは金属間絶縁層の−Ｌに形成される。これらのアンチヒユーズは、金属間絶縁層及び第１金属接触部の製造中に高い温度にさらされない。更に、アンチヒユーズの形成中には、金属間絶縁層が回路要素を保護するので、特別な保護用被膜が必要とされない。特に、ある実施例では底部電極層は保護用被膜としては用いられていない。

本発明のあるプログラム可能な回路では、アンチヒユーズへの接触抵抗は、底部電極を下側金属層に接触させることによって減少されている。金属間絶縁層の上の底部電極は、第１金属接触部が形成される下側金属層と、上部電極層との間の中程に配置されている。底部電極は、下側金属層と接続されている。底部電極と下側金属層との間の静電容量がＯなので、回路全体の静電容量はより小さいもの（こなる。静電容量が小さくなるほど、回路の動作速度は速くなる。

これらの及び他の利点が、集積回路用のプログラム可能な相互接続構造を製造するための方法である本発明によって達成される。その製造方法は、第１導体を製造する過程と、前記第１導体の上の絶縁層を製造する過程と、選択された位置に前記絶縁層を通して開口部を製造し、そして前記第１導体の部分で前記開口部を終了させる過程と、前記開口部内の前記絶縁層の上にアモルファスシリコンのフィルムを堆積される過程と、前記第１導体部分と接触し力１つ完全に前記第１導体部分の上にある領域を有するアモルファスシリコン形状を、前記開口部内に概ね限定され力１つ選択された位置に形成するべく前記アモルファスシリコンフィルムをパターンする過程と、前記アモルファスシリコンフィルムの少なくとも一部の上に配置されるように、前記開口部の側壁にスペーサを製造する過程と、第２導体を製造する過程とを有し、前記第２導体の一部が、前記アモルファスシリコン領域に接触しかつその上に配置され、前記第２導体の一部が前記スペーサの上に配置されて０る。

他の実施例では、集積回路のためのプログラム可能な相互接続構造を製造する方法は、第１導体を製造する過程と、前記第１導体の上にアモルファスシリコンフィルムを堆積する過程と、前記アモルファスシリコンフィルムの上（こ配置された絶縁層を製造する過程と、前記絶縁層を通して選択された位置に開口部を製造し、かつ前記アモルファスシリコンフィルムの一部で前記開口部を終了させる過程と、前記開口部内に第２導体を製造する過程とを有し、前記第２導体の一部が、前記アモルファスシリコンフィルムの少なくとも一部と接触し、かつその上に配置されて（箋る。

本発明は更に、ゲートアレイのようなプログラム可能な相互接続構造及び回路を提供し、かつその構造及び回路の製造方法を提供する。

図１１の−１１１μ」１朋第１図は、アモルファスシリコンアンチヒユーズを有する従来技術のＣＭＯ８集積回路の一部を示す断面図である。

第２〜４図は、本発明に基づくアモルファスシリコンアンチヒユーズを製造する過程の中間の構造を表す断面図である。

第５図は、本発明のアモルファスシリコンアンチヒユーズを示す断面図である。

第６図は、本発明に基づくアモルファスシリコンアンチヒユーズを有するプログラム可能なＣＭＯ３集積回路の一部を表す断面図である。

第７図は本発明に基づくアモルファスシリコンアンチヒユーズの他の実施例を表す断面図である。

日の−　な１日添付の図面に於いて、同じ部分には等しい符号が付されている。

第１図の従来技術によるアンチヒユーズ回路を含む従来のアンチヒユーズ回路には、幾つかの欠点があることが明らかにされている。特に、アンチヒユーズの通路内の上部電極の良好なステップの被覆を得ることが一般的な課題となっている。例えば、第１図では、アンチヒユーズ１０の再現性及び電気的な特性は、通路２２内の第２チタン−タングステン層２６の良好なステップの被覆を得ることに依存している。

更に、第１図の過程を含む従来技術の過程では、その過程での高温が、アンチヒユーズのアモルファスシリコンに悪影響を及ぼす。例えば、絶縁層２８のような金属間の絶縁層及び層２６．２７及び３０のような上部電極層を形成する間の高温度は、アモルファスシリコンの構造及び抵抗率及びアンチヒユーズの電気的な特性を変化させる。

更に、第１図の従来技術を含むある従来技術では、特別な保護用皮膜が、アンチヒユーズの形成中に、回路要素を保護する。例えば、第１図では、底部電極層１８が保護用皮膜として用いられている。これによって、保護用皮膜を除去するための特別なエツチング過程が必要となる。

更に、第１図の従来技術を含む従来技術では、回路の動作速度は、回路の金属層に関連する過大な静電容量の影響を受ける。例えば、第１図では、チタン−タングステン２６及びアルミニウム２７からなる中間の金属層は、底部層１８及び上部層３０とは異なる電位を有する。即ち、次の静電容量か回路の動作速度を低下させる。　（１）中間層２６．２７と底部層１８との間の静電容量、及び（２）中間層２６．２７と上部層３０との間の静電容量。

本発明は、従来技術の回路の欠点の幾つかを解決する。

第２〜５図は、プログラム可能な半導体デバイスに用いるために適したアモルファスシリコンアンチヒユーズの基本的な製造過程を表している。最終的な構造であるアモルファスシリコンアンチヒユーズ３０が、第５図に示されている。第２図に示されているように、典型的なシリコン酸化膜である第１絶縁層３４は、シリコン基層（図示されていない）上に形成され、かつ基層の一部を露出させるべくパターンされる。代わりに、絶縁層３４は基層上ではなく、下方の導電層（図示されていない）上に形成されることもある。第１導電層３８が絶縁層３４の上に形成され、適切な相互接続部を形成するためにパターンされる。第１導電層３８はアンチヒユーズ３０の底部電極を提供する。ある実施例では、第１導電層３８は、スパッタリングによって堆積された約２０００オングストロームの厚みを有するチタン−タングステン（ＴｉＷ）のようなバリアメタル層からなる。他の導電性材料が用いられることも可能である。

第２絶縁層４０が第１導電層３８の上に形成される。ある実施例では、第２絶縁層４０は、プラズマ気相成長法（“ＰＥＣＶＤ”）を用いて堆積された約ａｏｏｏオングストロームの厚さを有するシリコン酸化咬からなる。第２絶縁層４０は、第１導電層３８を露出させる通路４４のような通路を形成するためにパターンされる。これらの通路の一部、特に通路４４は、アンチヒユーズのための設置場所として働く。図示されていない他の通路は、第１導電層３８と形成されるべき第２導電層との間の直接的な接触を形成する。

アモルファスシリコン層４６は、アンチヒユーズの通路４４の上に堆積されかつパターンされる。ここで言及したことによって本出願の一部とされる、１９８９年１２月８日に出願された米国特許出願第０７／４４７，９６９号明細書に記載されているように、アンチヒユーズ通路４４の底部で第１導電層３８と接触するアモルファスシリコン層４６の厚さは、アンチヒユーズのプログラミング電圧を制御するための重要な要因である。この実施例では、アモルファスシリコン層４６の厚さは約１６００オングストロームであり、そのためにプログラミング電圧は約１２Ｖとなっている。もちろん、アモルファスシリコン層４６を適切な厚さに堆積することによって、他のプログラミング電圧を得ることも可能である。更に、層の厚み及び形状の寸法は、用いられた過程及び所望のプログラミング電圧に一致して、漏れ電流を最小にするように選択される。本実施例では、形状の寸法は約１．２μｍであり、既に述べられたように、層の厚さは１６００オングストロームである。

ある実施例では、アモルファスシリコン層４６は、プラズマ気相成長法（ＰＥＣＶＤ”）を用いて堆積される。

適切な反応炉は、カリフォルニア州すンノゼのＮｏｖｅｌｌｕｓ　Ｓｙｓｔｅｍｓ社から入手可能なＣｏｎｃｅｐｔ　Ｏｎｅ反応炉ある。プロセス反応物質はＳｉＨ４及びアルゴンである。反応は、温度４００℃で実施される。一般的に、約２００℃〜５００”Ｃの範囲内の温度が適切であると考えられている。その結果、アモルファスシリコンが堆積され、副産物として水素が放出される。

プラズマ気相成長法によって形成されたアモルファスシリコンは、１９８３年４月にＡ、　Ｃ，Ａｄａｍｓによって、５ｏｌｉｄＳｔａｔｅ　Ｔｅｃｈｎｏｌｏｇｙから出版されたＰｌａｓｍａ　Ｄｅｐｏｓｔｉｏｎ　ｏｆｌｎｏｒｇａｎｉｃ　Ｆｉｌｍｓ、”に詳しく記載されており、この文献はここで言及したことにより本出願の一部とされたい。

次に、構造は上部電極を堆積するための準備をされる。

次のような目標が設定される。１つの目標は、堅実かつ良好なステップの被覆を得ることである。いくつかの変形では、通路４４の各々の側壁５４及び５６と底部とによって形成された底部の隅５０及び５２のアモルファスシリコンを薄くすることよって、ステップの被覆は悪化する。そのような変形の目標は、底部の隅５０及び５２のアモルファスシリコン４６の薄い部分５８及び６０を流れる漏れ電流を減少させることである。

本実施例ではこれらの目標は、通路４４の側壁にスペーサを提供することによって達成される。第３図に示すように、厚さ約２０００オングストロームのシリコン酸化膜からなるほぼ等形な層６４は、プラズマ気相成長法によってアモルファスシリコン４６の上に堆積される。このための適切な反応炉は、既に述べられたＣｏｎｃｅｐｔ　Ｏｎｅ反応炉である。

プロセス反応物質は、ＳｉＨ４及び酸素である。堆積は４００℃以上の温度で実施される。各々の薄い部分５８及び６０の上にスペーサ６６及び６８（第４図）を形成するべく、層６４は反応性イオンエツチング（ＲＩ　Ｅ）を用いてエツチングされる。スペーサ６６及び６８は、アモルファスシリコン４６の表面を滑らかにし、そして上部電極のステップの被覆を改良する。更に、スペーサ６６及び６８は漏れ電流を減少させる。

ある実施例では、シリコン窒化膜が、層６４に於いてシリコン酸化膜の代わりに用いられる。

上部電極の形成が、第５図に示されている。約２０００オングストロームのチタン−タングステン（ＴｉＷ）層７０及び約８０００オングストロームのアルミニウムー銅（ＡＩＣｕ）層７２が、スパッタによって堆積され、かつ上部電極を形成するべくパターンされる。チタン−タングステン層７０は、ＡｌＣｕ層７２のアルミニウムがアモルファスシリコン層４６内にスパイクすることを妨げるためのバリアメタルとして働く。アルミニウムのスｌくイクは、漏れ電流を増加させるかまたはアンチヒユーズ３０を短絡することもある。スペーサ６６及び６８は、形状を滑らかにし、かつチタン−タングステン層７０のステ・ツブの被覆を改良する。

ある実施例では、スペーサは、上述された米国特許出願箱０７／４４７，９６９号の明細書に記載された他のシリコンアンチヒユーズの変形と共に使用されている。アモルファスシリコン上のスペーサは、通路の隅の内部及び通路の隅に隣接したアモルファスシリコン層の上の表面を滑かにする。スペーサは、バリアメタルのステ・ツブの被覆を改良して漏れ電流を減少させる。

第５図の実施例に基づくアンチヒユーズを備えたプログラム可能なＣＭＯＳゲートアレイ構造の一部の断面図力（第６図に示されている。適切なＣＭＯＳプロセスは、公知でありかつ商業的に利用可能であり、図示されたＣＭＯ８構造は典型的なものである。第５図のアンチヒユーズ３０は、ＮＭＯ３，ＰＭＯ３，バイポーラ、Ｂ１ＣＭＯＳ、ガリウム砒素及びその他を含むメモリ、論理回路、デジタルまたはアナログ回路のような任意のプロセスによって形成された任意の型式の集積回路構造内で使用することができる。

基層１００は、第ルベルラウティングチャネルの形成過程までのそしてその過程を含まない標準的なＣＭＯＳプロセス過程を用いることによって製造され、基層１００上に論理回路及び入力出力回路を形成する。特に、第６図に示されているように、基層１００はＰ型にドープされた基層領域１０４を備えている。論理回路及び入力出力回路の一部を形成するＮＭＯＳデバイス１６２は、ソース領域１１２、ドレイン領域１１４、及びゲート１１６を有する。

パターンされた酸化膜１１８．１１９及び１２０（斜線によって図示されている）もまた存在する。当業者には公知のように、酸化膜１１８はフィールド酸化膜であり、ホウ０は、ゲート１６０の製造中に形成された種々の酸化膜（図示されていない）からなる。酸化膜１１８．１１９及び１２０は、適切にパターンされ、そしてエツチングされて領域１１２及び１１４を含む種々のソース領域及びドレイン領域との接触開口部を形成する。

標準的な技術を用いて、約６０００オングストロームのアルミニウムフィルム層１２４が、パターンされた酸化膜の上及び領域１１２及び１１４への接触開口部内にスパッタされる。当業者には公知のように、アルミニウムの代わりに他の金属が用いられても良い。下側の金属ラインが、パターンされかつＣＩ２標準アルミニウムドライエツチングによってエツチングされたアルミニウムフィルム１２４によって形成される。下側の金属ラインは、論理回路及び入力出力回路の選択された入力端子及び出力端子に接続された第ルベルラウティングチャネルを提供する。

金属間絶縁層は、例えばプラズマ気相成長法のような適切かつ標準的な技術を用いて堆積された約９０００オングストロームの厚さを有する酸化膜１３２からなる。多くの適切な技術の１つでは、酸化膜１３２は、２つの酸化膜（図示されていない）からなる。第１酸化膜は、選択された厚さまで堆積されそして平坦化される。平坦化過程は、堆積された酸化膜の上にレジスト層をスピンオンする過程と、ポストベークによってレジスト層をリフローする過程とを有し、その後にＲＩＥエッチバック法によってレジストと酸化膜のエツチング速度を等しくすることによって、表面が平坦化される。次に、第２酸化膜が絶縁性を高め、そして不規則な形状の上に９０００オングストロームの厚みを有して形成されるように堆積される。

アンチヒユーズ３０ａ及び３０ｂは、中間の絶縁層１３２の上に形成される。このときまでに、下側金属ライン１２４及び中間の絶縁層１３２の形成が終了している。従って、アンチヒユーズ３０は下側の金属ライン１２４及び中間の絶縁層１３２の形成中の高い温度に影響されることは・ない。更に、回路要素が中間の絶縁層１３２によって保護されるときに必要とされるＣＭＯ３回路要素のための保護用被膜を必要としない。

アンチヒユーズ３０は次のようにして形成される。まず第１金属層３８が堆積されかつパターンされる。第１金属層３８は、第２〜５図の第１導電層３８に対応し、アンチヒユーズのための底部電極を提供する。ある実施例では、第１金属層３８は、スパッタリングによって堆積された約２０００オングストロームの厚さを有するチタン−タングステン層からなる。

絶縁層４０は第１金属層３８の上に形成される。ある実施例では、絶縁層４０は、プラズマ気相成長法によって堆積された、約３０００オングストロームの厚みを有するシリコン酸化膜からなる。絶縁層４０は、アンチヒユーズの通路４４ａ及び４４ｂを形成し、第１金属層３８を露出させる通路１９８ａ及び１９８ｂと接触するようにパターンされる。１６００オングストロームの厚さを有するアモルファスシリコン層４６は、アンチヒユーズの通路４４ａ及び４４ｂの上に堆積されかつパターンされる。ある実施例では、アモルファスシリコン層４６は、第２図に関して説明されたプラズマ気相成長法によって堆積される。

次にスペーサが形成される。約２０００オングストロームの厚さを有するほぼ等形のシリコン酸化膜が、プラズマ気相成長法によってアモルファスシリコン層４６の上に堆積され、反応性イオンエツチングによってエツチングされて、通路４４ａの側壁にスペーサ６６及び６８を形成し、かつ通路４４ｂの側壁に同様のスペーサを形成する。スペーサはアモルファスシリコン層４６の表面を平滑化する。

標準的なフォトリソグラフィー技術及びエツチング技術を用いて、通路２００ａ及び２００ｂが絶縁層４ｏ及び中間の絶縁層１３２内に形成される。通路２００ａ及び２゜Ｏｂは下側金属層１２４に端部を有する。通路２００ａ及び２００ｂによって、第１金属層３８と下側金属層１２４との間の複数の接続部を形成することができる。

約２０００オングストロームの厚さのチタン−タングステン層７０と約５ｏｏｏオングストロームの厚さのアルミニウムー銅層７２がスパッタリングによって堆積され、そして標準的な技術によってパターンされて、第２レベルの導電性ラウティングチャネル及び上部電極を形成する第２金属ラインを形成する。第２レベルのチャネルは、論理回路及び入力出力回路の選択された入力端子及び出力端子に接続されている。通路４４内のチタン−タングステン層７０及びアルミニウムー銅層７２は、アンチヒユーズ３ｏの上部電極を提供する。通路１９８及び２００内及び通路１９８と２００との間のチタン−タングステン層７ｏ及びアルミニウムー銅層７２の部分は、第１チタン−タングステン層３８と下側アルミニウム層１２４との間の間隔を置いて配置された接続部を提供する。これらの接続部はアンチヒユーズ３０の接続抵抗を減少させる。その詳細については、１９９０年４月３日にＧｏｒｄｏｎ等に発行された米国特許第４，９１４，０５５号明細書に記載されており、この特許明細書はここで言及したことによって本出願の一部とされたい。

標準的な技術を用いて、５０００オングストロームの厚さを有するシリコン酸化膜（図示されていない）が堆積され、パッドの開口部がパターンされる。次に１００００オングストロームの厚さを有するシリコン窒化膜（図示されていない）が堆積され、パッドの開口部がパターンされる。

これらの酸化膜及び窒化膜は保護用層として働く。次にこの構造は標準的な技術を用いて４００℃で合金化される。

第６図に示された回路は、金属層に関する全体の静電容量が減少させられているために、その動作速度が速い。一方回路の動作中には、中間層３８と上部層７０及び７２とは異なる電位を有し、中間層３８と底部層１２４は互いに接続され等しい電位を有する。従って、中間層３８と底部層１２４との間の静電容量はＯである。こうして、全体の静電容量が減少させられ、その結果回路の動作速度が増加する。

第７図は、他のアモルファスシリコンアンチヒユーズ２２０を示している。アンチヒユーズ２２０は、第２図に関して既に記載されたように、シリコン基層（図示されていない）または下側導電層（図示されていない）の何れかの上に形成された第１絶縁層３４を有する。第１導電層３８は、第２図に関して既に記載されたように、絶縁層３４の上に堆積されている。第１導電層３８は、チタン−タングステンのようなバリアメタル層である。他の導電材料が使われることも可能である。詳細については第２図に関する説明の部分を参照されたい。

アモルファスシリコン層２４６が堆積されかつパターンされる。ある実施例では、アモルファスシリコン層２４６の厚さは１６００オングストロームである。アモルファスシリコン層２４６は、第５図のアンチヒユーズのアモルファスシリコン４６と同様に、ある実施例ではプラズマ気相成長法を用いて堆積される。

第２絶縁層２４０は、アモルファスシリコン層２４６の上に形成されている。ある実施例では、第２絶縁層２４０は、プラズマ気相成長法によって堆積された厚さ約３０００オングストロームのシリコン酸化膜からなる。第２絶縁１ｉ２４０は、通路２４４のようなアモルファスシリコン２４６を露出させる通路を形成するようにパターンされる。

これらの通路、特に通路２４４は、アンチヒユーズの設置場所として働く。

約２０００オングストロームの厚さを有するチタン−タングステン層２７０と約５ｏｏｏオングストロームの厚さを有するアルミニウムー銅層２７２が、スノ（・ツタリングによって堆積され、上部電極を形成するように）くターンされる。

チタン−タングステン層２７０は、ＡｌＣｕ層２７２のアルミニウムが、アモルファスシリコン２４６内にスノくイクすることを防ぐ働きをする。アルミニウムのスノくイクは、漏れ電流を増加させ、アンチヒユーズ２２０を短絡する。

アンチヒユーズ２２０内のアモルファスシリコン層２４６は平坦なので、アンチヒユーズの通路の隅でアモルファスシリコンが薄くなるという問題点は存在しな（１゜アモルファスシリコン層２４６が平坦であるために、アンチヒユーズの通路の電気的な特性が均一になる。アンチヒユーズ２２０は、第６図のアンチヒユーズ３０の代わり（二またζよアンチヒユーズ３０と共に使用される。

上述された実施例について本発明が説明されたが、ここで説明されなかった他の実施例及び変形が、本発明の技術的視点を逸脱することなしに可能なことは明ら力＼である。

例えば、本発明は相互接続部に用いられた金属システムの組合せに限定されるものではなく、また構造内の様々なフィルム及び酸化膜の特定の厚さによって限定されるものでもない。これらの他の実施例及び変形は、添付の請求の範囲によって定義される本発明の技術的視点を逸脱するものではない。

ＦＩＧ、　２ＦＩＧ、　３ＦＩＧ、　４ＦＩＧ、　７補正書の翻訳文提出書（特許法第１８４条の８）平成５年１０月８日

Claims

【特許請求の範囲】

１．プログラム可能な相互接続構造であって、第１導体と、前記第１導体の上に配置され、かつ開口部を備えた絶縁層と、前記開口部の側壁及び底面を覆い、前記構造がプログラムされていないときに非導通状態であり、前記構造がプログラムされたときに導電性の通路を提供し、前記開口部の前記側壁付近の部分が、前記開口部の中心に近い他の部分よりも薄いプログラム可能な材料と、前記プログラム可能な材料の前記薄い部分を覆い、かつ前記プログラム可能な材料の厚い部分を覆うことのない絶縁スペーサと、前記スペーサと前記プログラム可能な材料の前記厚い部分とを覆い、前記プログラム可能な材料の前記厚い部分と接触する第２導体とを有し、前記スペーサが、前記構造がプログラムされていないときに、前記第１導体と前記第２導体とを通過する漏れ電流を減少させることを特徴とするプログラム可能な相互接続構造。
２．前記プログラム可能な材料が、前記開口部の前記側壁を覆う第１部分と、前記開口部の前記底面を覆う第２部分とを有し、前記第１部分及び前記第２部分がステップを形成し、前記スペーサが前記ステップを滑らかにすることを特徴とする請求項１に記載のプログラム可能な相互接続構造。
３．前記第２導体が、導電性材料と、前記導電性材料が前記プログラム可能な材料内にスパイクすることを防止するために、前記プログラム可能な材料から前記導電性材料を分離するバリアメタルとを有することを特徴とする請求項１に記載のプログラム可能な相互接続構造。
４．前記導電性材料がアルミニウムからなり、前記プログラム可能な材料がアモルファスシリコンからなることを請求項３に記載のプログラム可能な相互接続構造。
５．前記プログラム可能な材料がアモルファスシリコンからなることを特徴とする請求項１に記載のプログラム可能な相互接続構造。
６．プログラム可能な集積回路であって、基層内に回路要素を備えた半導体構造と、前記基層を覆い、かつ選択された回路要素に接続された第１レベルのラウティングチャネルを提供するべくパターンされた第１導電層と、前記第１導電層を覆う第１絶縁層と、前記第１絶縁層を覆う第２導電層と、前記第２導電層を覆い、かつ選択された位置で前記第２導電層と接触するプログラム可能な材料と、前記プログラム可能な材料を覆い、かつ前記選択された位置で前記プログラム可能な材料と接触し、前記第２導電層と、前記プログラム可能な材料と共に、前記第２導電層によって提供された電極が前記第１導電層に接続されるアンチヒューズを各々の位置で形成する第３導電層とを有し、前記第２導電層が、選択された回路要素と接続された第２レベルのラウティングチャネルをも提供することを特徴とするプログラム可能な集積回路。
７．前記第２導電層によって提供された前記電極を前記第１導電層に接続し、かつ前記第２導電層によって提供された前記電極の接続抵抗を減少させる間隔を置いて配置された複数の接続部を更に有することを特徴とする請求項６に記載のプログラム可能な集積回路。
８．前記接続部が前記第３導電層によって提供されることを特徴とする請求項７に記載のプログラム可能な集積回路。
９．前記第２導電層を覆い、かつ各アンチヒューズのための開口部を備えた第２絶縁層と、各開口部内の前記プログラム可能な材料の前記側壁を覆うスペーサとを更に有し、前記各開口部が前記第２導電層に端部を有し、前記各アンチヒューズのプログラム可能な材料が前記各開口部の側壁及び底面を覆い、前記プログラム可能な材料が前記各開口部の前記側壁を覆う側壁を備え、前記第３導電層が前記スペーサと前記プログラム可能な材料の一部とを覆いかつ前記スペーサと前記プログラム可能な材料の一部と接触することを特徴とする請求項６に記載のプログラム可能な集積回路。
１０．前記プログラム可能な材料を覆い、かつ前記第３導電層によって覆われる第２絶縁層と、各アンチヒューズに対して、前記アンチヒューズの前記位置で前記第２絶縁層を通過する開口部とを更に有し、各開口部に対して、前記第３導電層が、前記プログラム可能な材料を覆い、かつ前記プログラム可能な材料と接触する開口部内の一部を有することを特徴とする請求項６に記載のプログラム可能な集積回路。
１１．前記プログラム可能な材料がアモルファスシリコンからなることを特徴とする請求項６に記載のプログラム可能な集積回路。
１２．集積回路内に形成されたアンチヒューズであって、金属層を有する第１電極と、前記第１電極の上に位置しかつ前記第１電極と接触し、かつ前記アンチヒューズがプログラムされていないときに非導通状態であり、前記アンチヒューズがプログラムされたときに導通状態である材料と、前記材料を覆い、かつ開口部を備えた絶縁体と、前記材料を覆い、かつ前記材料と接触する、前記開口部内の第２電極とを有することを特徴とする集積回路内に形成されたアンチヒューズ。
１３．前記材料がアモルファスシリコンからなることを特徴とする請求項１２に記載のアンチヒューズ。
１４．前記材料が平坦であることを特徴とする請求項１２に記載のアンチヒューズ。
１５．プログラム可能な相互接続構造であって、第１金属層と、前記構造がプログラムされていないときに非導通状態であり、かつ前記構造がプログラムされたときに導通状態であり、かつ前記第１金属層を覆いかつ前記第１金属層と接触する平坦な材料層と、前記平坦な材料層を覆う絶縁層と、前記絶縁層を通過する開口部と、少なくともその一部が前記開口部内に配置され、かつ前記平坦な材料層の上で前記平坦な材料層と接触する、前記絶縁層を覆う第２導電層とを有することを特徴とするプログラム可能な相互接続構造。
１６．プログラム可能な相互接続構造を製造する方法であって、第１導体を製造する過程と、前記第１導体を覆う絶縁層を製造する過程と、前記絶縁層を通過し、かつ前記第１導体の一部で端部を有する開口部を製造する過程と、前記構造がプログラムされたときに導電性の通路を提供し、かつ前記第１導体と接触した非導電性のプログラム可能な材料を前記開口部内に製造する過程と、前記プログラム可能な材料の第１部分を覆い、かつ前記プログラム可能な材料の第２部分を覆わないスペーサを前記開口部内に製造する過程と、前記プログラム可能な材料の前記第２部分を覆いかつ前記第２部分と接触する第２導体を製造する過程とを有し、前記スペーサが、前記第２導体が前記プログラム可能な材料の前記第１部分と接触して製造されることを防止することを特徴とするプログラム可能な相互接続構造の製造方法。
１７．前記プログラム可能な材料がアモルファスシリコンからなり、前記スペーサ及び前記第２導体が、前記アモルファスシリコンを覆いかつ前記アモルファスシリコンと接触することを特徴とする請求項１６に記載の製造方法。
１８．前記プログラム可能な材料の前記第１部分が、前記プログラム可能な材料の前記第２部分よりも薄いことを特徴とする請求項１６に記載の製造方法。
１９．前記プログラム可能な材料の前記第１部分が、前記開口部の底部の隅を覆い、前記スペーサが前記プログラム可能な前記第１部分を覆うことを特徴とする請求項１８に記載の製造方法。
２０．前記プログラム可能な材料がアモルファスシリコンからなり、前記スペーサがシリコン酸化膜からなることを特徴とする請求項１６に記載の製造方法。
２１．前記プログラム可能な材料がアモルファスシリコンからなり、前記スペーサがシリコン窒化膜からなることを特徴とする請求項１６に記載の製造方法。
２２．前記スペーサを製造する過程が、ほぼ等形な材料層を前記プログラム可能な材料の上に堆積する過程と、前記等形の材料層を異方性エッチングする過程を有することを特徴とする請求項１６に記載の製造方法。
２３．前記等形の材料層を堆積する過程が、プラズマ気相成長法によってシリコン酸化膜を堆積する過程を有することを特徴とする請求項２２に記載の製造方法。
２４．前記等形の材料層が、約２０００オングストロームの厚さを有するシリコン酸化膜からなることを特徴とする請求項２２に記載の製造方法。
２５．前記エッチング過程が、前記等形の材料層をエッチングするために反応性イオンエッチングを用いる過程を更に有することを特徴とする請求項２２に記載の製造方法。
２６．プログラム可能な材料を製造するための前記課程が、プラズマ気相成長法によってアモルファスシリコンを堆積する過程を有することを特徴とする請求項１６に記載の製造方法。
２７．前記第１導体がバリアメタルからなることを特徴とする請求項１６に記載の製造方法。
２８．前記バリアメタルがチタン−タングステンからなることを特徴とする請求項２７に記載の製造方法。
２９．前記第２導体がバリアメタルからなることを特徴とする請求項１６に記載の製造方法。
３０．前記バリアメタルがチタン−タングステンからなることを特徴とする請求項２９に記載の製造方法。
３１．第２導体を製造する前記過程が、バリアメタル層を堆積する過程と、前記バリアメタル層の上部にアルミニウムー銅層を堆積する過程とを有することを特徴とする請求項１６に記載の製造方法。
３２．バリアメタル層を堆積する前記過程が、スパッタリングによって厚さ約２０００オングストロームのチタン−タングステン層を堆積する過程を有することを特徴とする請求項３１に記載の製造方法。
３３．アンチヒューズ構造であって、第１電極と、前記第１電極で端部を有する開口部を備えた第１絶縁体と、前記開口部の底部で前記第１電極を覆いかつ前記第１電極と接触し、かつ前記第１絶縁体に隣接する第１部分と、前記第１部分よりも前記第１絶縁体から隔てられた第２部分とを備えたプログラム可能な材料と、前記第１部分を覆い、かつ前記第２部分を覆わない第２絶縁体と、前記プログラム可能な材料の前記第２部分を覆いかつ前記第２部分と接触し、かつ前記第２絶縁体を覆う第２電極とを有することを特徴とするアンチヒューズ構造。
３４．前記第１部分が前記第２部分よりも薄いことを特徴とする請求項３３に記載の構造。
３５．前記第２導体が、第１導電性材料と、前記第１導電性材料が前記プログラム可能な材料内にスパイクすることを減少させるためまたは防止するために、前記第１導電性材料を前記プログラム可能な材料から分離する導電性バリア材料とを有し、前記スペーサが前記バリア材料のステップの被覆を改良することを特徴とする請求項３３に記載の構造。
３６．プログラム可能な相互接続構造であって、第１導体と、開口部を備え、かつ前記第１導体の上に配置された絶縁層と、前記構造がプログラムされていないときに非導通状態であり、かつ前記構造がプログラムされたときに導電性の通路を提供する、前記開口部の側壁及び底面を覆うプログラム可能な材料と、前記プログラム可能な材料の第１部分を覆う前記開口部内のスペーサと、前記スペーサを覆い、かつ前記開口部の前記底面の前記プログラム可能な材料の第２部分を覆いかつ前記第２部分と接触する第２導体とを有することを特徴とするプログラム可能な相互接続構造。
３７．前記プログラム可能な材料がアモルファスシリコンからなることを特徴とする請求項３６に記載のプログラム可能な相互接続構造。
３８．前記開口部の前記側壁が、前記開口部の前記底面に隅を形成し、前記アモルファスシリコンが、前記隅から離れた前記底部の部分よりも前記隅に於てより薄い厚さを有する層を形成し、前記スペーサが、前記隅の中及び前記隅と隣接した部分の前記アモルファスシリコンの上の表面を滑らかにすることを特徴とする請求項３７に記載のプログラム可能な相互接続構造。
３９．前記プログラム可能な材料が前記開口部の前記側壁を覆う第１部分と、前記開口部の前記底面を覆う第２部分とを有し、前記第１部分及び前記第２部分がステップを形成し、前記スペーサが前記ステップを滑らかにすることを特徴とする請求項３６に記載のプログラム可能な相互接続構造。
４０．前記第２導体が、導電性材料と、前記導電性材料が前記プログラム可能な材料内にスパイクすることを防止するために、前記導電性材料を前記プログラム可能な材料から分離するバリアメタルとを有することを特徴とする請求項３６に記載のプログラム可能な相互接続構造。
４１．前記導電性材料がアルミニウムからなり、前記プログラム可能な材料がアモルファスシリコンからなることを特徴とする請求項４０に記載のプログラム可能な相互接続構造。
４２．前記スペーサが絶縁体からなることを特徴とする請求項３６に記載のプログラム可能な相互接続構造。
４３．プログラム可能な相互接続構造を製造する方法であって、第１導体を製造する過程と、前記構造がプログラムされたときに導電性の通路を提供する非導電性のプログラム可能な材料を前記第１導体上に及び前記第１導体に接触させて製造する過程と、プログラム可能な材料を製造する前記過程の後に、前記プログラム可能な材料を覆う絶縁層を製造する過程と、前記絶縁層を通る開口部を製造する過程と、前記開口部内に、前記プログラム可能な材料を覆いかつ前記プログラム可能な材料と接触する第２導体を製造する過程とを有することを特徴とするプログラム可能な相互接続構造の製造方法。
４４．プログラム可能な材料を製造する前記過程が、プラズマ気相成長法によってアモルファスシリコンを堆積する過程を有することを特徴とする請求項４３に記載の製造方法。
４５．前記第１導体がバリアメタルからなることを特徴とする請求項４３に記載の製造方法。
４６．前記第１導体がチタン−タングステンからなることを特徴とする請求項４３に記載の製造方法。
４７．前記第２導体がバリアメタルからなることを特徴とする請求項４３に記載の製造方法。
４８．前記第２導体がチタン−タングステンからなることを特徴とする請求項４３に記載の製造方法。
４９．第２導体を製造する前記過程が、バリアメタル層を堆積する過程と、前記バリアメタル層の上部にアルミニウムー銅層を堆積する過程とを有することを特徴とする請求項４３に記載の製造方法。
５０．バリアメタルを堆積する前記過程が、チタン−タングステンを堆積する過程を有することを特徴とする請求項４９に記載の製造方法。
５１．プログラム可能な相互接続構造の製造方法であって、金属層を有する第１導体を製造する過程と、前記構造がプログラムされたときに導電性の通路を提供する非導電性のプログラム可能な材料を前記第１導体の上に前記第１導体と接触させて製造する過程と、前記プログラム可能な材料を覆う絶縁層を製造する過程と、前記絶縁層を通過する開口部を製造する過程と、前記プログラム可能な材料を覆いかつ前記プログラム可能な材料と接触する第２導体を前記開口部内に製造する過程とを有することを特徴とするプログラム可能な相互接続部を製造する方法。
５２．プログラム可能な材料を製造する前記過程が、アモルファスシリコンを堆積する過程を有することを特徴とする請求項５１に記載の製造方法。
５３．集積回路内に形成されたアンチヒューズであって、第１電極と、前記アンチヒューズがプログラムされていないときに非導通状態であってかつ前記アンチヒューズがプログラムされたときに導通状態であって、かつ前記第１導体の上に堆積され、かつ前記第１導体と接触する材料と、前記材料を覆い、かつ開口部を備えた絶縁体と、前記材料を覆い、かつ前記材料と接触する、前記開口部内の第２電極とを有することを特徴とする集積回路内に形成されたアンチヒューズ。
５４．前記材料がアモルファスシリコンからなることを特徴とする請求項５３に記載のアンチヒューズ。
５５．前記材料が平坦であることを特徴とする請求項５３に記載のアンチヒューズ。
５６．前記第１電極が金属層からなることを特徴とする請求項５３に記載のアンチヒューズ。
５７．プログラム可能な集積回路であって、基層内に回路要素を備えた半導体構造と、前記基層を覆い、かつ選択された回路要素に接続された第１レベルのラウティングチャネルを提供するべくパターンされた第１導電層と、前記第１導電層を覆う第１絶縁層と、前記第１絶縁層を覆い、かつ選択された回路要素と接続され、かつ１個または複数のアンチヒューズの集合を有するプログラム可能な相互接続構造とを有することを特徴とするプログラム可能な相互接続回路。
５８．各アンチヒューズが、前記第１導電層と接続された第１電極と、前記第１電極を覆う第２電極とを有することを特徴とする請求項５７に記載のプログラム可能な集積回路。
５９．前記アンチヒューズの集合が、互いに接続された第１電極と、前記第１電極を覆う第２電極とを各々が備えた複数のアンチヒューズを有し、前記プログラム可能な相互接続構造が、前記第１電極と前記第１導電層とを接続する間隔を置いて配置された複数の接続部を更に有し、前記接続部が前記第１電極の接続抵抗を減少させることを特徴とする請求項５７に記載のプログラム可能な集積回路。
６０．前記第１電極が、前記第１絶縁層を覆う第２導電層によって提供され、各アンチヒューズが、前記アンチヒューズがプログラムされていないときに非導通状態であり、かつ前記アンチヒューズがプログラムされたときに前記第１電極と前記第２電極とを電気的に接続する導電性の通路を提供し、かつ前記第２導電層を覆いかつ前記第２導電層と接触するプログラム可能な材料を有し、前記第２電極及び前記接続部が、前記プログラム可能な材料を覆いかつ前記プログラム可能な材料と接続した第３導電層によって提供され、前記プログラム可能な相互接続構造が、選択された回路要素に接続さると共にかつ前記第３導電層によって提供された第２レベルのラウティングチャネルを更に有することを特徴とする請求項５９に記載のプログラム可能な集積回路。
６１．前記第２導電層を覆い、かつ各アンチヒューズの前記第１電極に端部を有する、各アンチヒューズ用の開口部を備えた第２絶縁層と、前記各開口部の側壁を覆い、かつ前記アンチヒューズの前記プログラム可能な材料を覆い、かつ前記第３導電層によって覆われそして接触される、各アンチヒューズ用のスペーサとを更に有し、各アンチヒューズの前記プログラム可能な材料が前記各開口部の前記側壁及び前記底面を覆うことを特徴とする請求項６０に記載のプログラム可能な集積回路。
６２．前記プログラム可能な材料を覆い、かつ前記第３導電層によって覆われる第２絶縁層と、各アンチヒューズの位置で前記第２絶縁層を通過する各前記アンチヒューズのための開口部とを更に有し、各前記開口部に対して前記第３導電層が、前記プログラム可能な材料を覆いかつ前記プログラム可能な材料と接触する部分を前記開口部内に有することを特徴とする請求項６０に記載のプログラム可能な集積回路。
６３．前記プログラム可能な材料がアモルファスシリコンからなることを特徴とする請求項６０に記載のプログラム可能な集積回路。
６４．プログラム可能な集積回路の製造方法であって、基層内に回路要素を形成する過程と、選択された回路要素に接続された第１レベルのラウティングチャネルを形成するべく、第１導電層を前記基層の上に堆積し、かつパターンする過程と、前記第１導電層を覆う第１絶縁層を形成する過程と、前記第１絶縁層を覆い、かつ選択された回路要素に接続され、かつ１個または複数のアンチヒューズを有するプログラム可能な相互接続構造を成形する過程とを有することを特徴とするプログラム可能な集積回路の製造方法。
６５．プログラム可能な相互接続構造を形成する前記過程が、各アンチヒューズに第１電極を提供し、かつ前記第１絶縁層を覆う導体を形成する過程と、前記導体を覆う第２絶縁層を形成する過程と、選択された位置で前記第２絶縁層を通して、第１開口部と、前記導体に端部を有する第２開口部とを形成する過程と、前記プログラム可能な相互接続構造がプログラムされていないときに、非導通状態であり、かつ前記各アンチヒューズがプログラムされたときに各アンチヒューズの位置に導電性の通路を提供し、かつ前記導体を覆いかつ前記導体に接触するプログラム可能な材料を各前記アンチヒューズの位置に形成する過程と、前記第１絶縁層及び前記第２絶縁層を通過し、かつ前記第１導電層に端部を有する第３開口部を形成する過程と、選択された回路要素に接続された第２レベルの導電性ラウティングチャネルを形成するべく第２導電層を堆積しかつパターンする過程とを有し、前記第２導電層が、前記第１開口部内に存在し、かつ前記プログラム可能な材料を覆いかつ前記プログラム可能な材料と接触し、かつ前記プログラム可能な材料によって前記導体から隔てられ、各アンチヒューズに第２電極を提供する第１部分を有し、前記導体の接続抵抗を減少させるべく前記第２開口部を通して前記導体と接続し、かつ前記第３開口部を通して前記第１導電層と接続し、かつ前記第１部分から電気的に絶縁された第２部分を有することを特徴とする請求項６４に記載の製造方法。
６６．前記プログラム可能な材料を形成する過程が、前記プログラム可能な材料を前記第２絶縁層の上に堆積する過程と、前記第１開口部の側壁を覆いかつ前記第１開口部の底面の前記導体の一部を覆うプログラム可能な材料の形状を形成するべく前記プログラム可能な材料をパターンする過程と、第２導電層を堆積する前記過程に先立って、前記第１開口部の側壁を覆い、かつ前記プログラム可能な材料の少なくとも一部を覆うスペーサを形成する過程とを更に有することを特徴とする請求項６５に記載の製造方法。
６７．前記プログラム可能な材料を形成する過程が、前記第２絶縁層を形成する過程の前に実施されることを特徴とする請求項６５に記載の製造方法。
６８．前記プログラム可能な材料がアモルファスシリコンからなることを特徴とする請求項６５に記載の製造方法。
６９．前記第１導電層がアルミニウムからなり、前記導体がチタン−タングステンからなることを特徴とする請求項６５に記載の製造方法。
７０．前記第１絶縁層の一部が前記導体によって被覆されず、第３開口部を形成する前記過程が、前記第１絶縁層の前記被覆されていない部分を通して前記第３開口部を形成する過程を有することを特徴とする請求項６５に記載の製造方法。