JPH0650681B2 - 皮膜抵抗器の製造方法 - Google Patents

皮膜抵抗器の製造方法

Info

Publication number
JPH0650681B2
JPH0650681B2 JP59035535A JP3553584A JPH0650681B2 JP H0650681 B2 JPH0650681 B2 JP H0650681B2 JP 59035535 A JP59035535 A JP 59035535A JP 3553584 A JP3553584 A JP 3553584A JP H0650681 B2 JPH0650681 B2 JP H0650681B2
Authority
JP
Japan
Prior art keywords
conductor
laser
land
film resistor
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59035535A
Other languages
English (en)
Other versions
JPS60180157A (ja
Inventor
良男 鍋倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59035535A priority Critical patent/JPH0650681B2/ja
Publication of JPS60180157A publication Critical patent/JPS60180157A/ja
Publication of JPH0650681B2 publication Critical patent/JPH0650681B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

【発明の詳細な説明】 （技術分野） 本発明は皮膜抵抗器の製造方法に関し、特に導電体ラン
ドに近接して形成された矩形抵抗素子のレーザトリミン
グ方法に関する。
（従来技術） 従来、薄膜又は厚膜混成集積回路基板上に形成した矩形
抵抗素子はレーザトリミングにより抵抗調整し使用して
いる。この抵抗調節は導電体ランド部側から行なわれて
いるものが用いられている。第１図は従来の抵抗調節を
した混成集積回路の平面図である。第１図において、１
はセラミック基板、２は導電体ランド、３ａ，３ｂ，３
ｃは矩形抵抗素子、４は保護体で導電体ランドを除く配
線並びに矩形抵抗素子を被覆している。
上記３ａ，３ｂの矩形抵抗素子は導電体ランドに近接し
て、設けられている。これらの矩形抵抗素子は従来導電
体ランド側が配線間隔が広く調節が容易であるため導電
体ランド側にレーザトリミングカット地点５が設けられ
ている。また矩形抵抗素子３ｃは導電体ランドから離れ
ているので第１図では矩形抵抗素子３ａ，３ｂと反対側
にレーザトリミングカット地点５が設けられており、矩
形抵抗素子トリミングの容易性ではよいが、内部の導電
体ランドに近くなってしまっている。すなわち、従来の
調節では専らトリミングの容易性のみが考慮されて行な
われていた。
しかし、矩形抵抗素子３ａ，３ｂのように近接した導電
体ランド側からレーザトリミングを行なうと隣接する導
電体ランド上にレーザビームにより溶解した抵抗皮膜ク
ズが付着してしまうという問題があり、ワイヤボンディ
ング，半田付が困難となり、接続の信頼性が大幅に低下
するという欠点があった。
（発明の目的） 本発明の目的は、上記欠点を除去し、ワイヤ接続強度又
は半田取付け強度を維持せしめることが出来る抵抗値の
調整方法を含む皮膜抵抗器の製造方法を提供することに
ある。
（発明の構成） 本発明の皮膜抵抗器の製造方法は、薄膜又は厚膜の矩形
抵抗素子をレーザトリミングにより抵抗値を調整する皮
膜抵抗器の製造方法において、前記矩形抵抗素子が導電
体ランドに隣接する個所に有るとき、レーザトリミング
地点を前記導電体ランド側の反対側地点に求めてレーザ
トリミングすることにより構成される。
（実施例） 以下、本発明の実施例について、図面を参照して説明す
る。第２図は本発明の一実施例を説明するための混成集
積回路基板の平面図である。第２図に示すようにセラミ
ック基板１に導電体ランド２を含む配線及び矩形抵抗素
子３ａ，３ｂ，３ｃを形成し、導電体ランド２を除く配
線並びに矩形抵抗素子３ａ，３ｂ，３ｃ上はレーザトリ
ミングに先立ち保護体４で被覆する。
次に矩形抵抗素子３ａ，３ｂ，３ｃをレーザビームによ
り抵抗調節するのであるが、導電体ランド２に隣接して
設けられた３ａ，３ｂのレーザトリミングは従来方法と
逆の、すなわち隣接する導電体ランド側と反対側にレー
ザトリミングカット地点を求めて実施すれば第２図３
ａ，３ｂの５に示すレーザカットが形成でき矩形抵抗素
子の抵抗調節が達成できる。
また、矩形抵抗素子３ｃは従来と反対に内部導電ランド
２の反対側からレーザカットを実施した。
本実施例は従来のレーザトリミング地点と異なり隣接す
る導電ランドと反対側にレーザトリミング地点を設定し
行なっているので、レーザトリミングで発生する溶解し
た抵抗膜や保護体のクズが飛散し導電体ランドに付着す
ることをなくすことができる。従って、導電ランドに対
するワイヤボンディングの接続強度、また半田付け強度
の信頼性を向上させることができる。
（発明の効果） 以上説明したとおり、本発明によれば、導電ランドに対
するワイヤ接続強度又は半田取付け強度の信頼性を落と
すことなく、皮膜抵抗器のレーザトリミングを可能にす
ることが出来る。
【図面の簡単な説明】
第１図は従来のレーザトリミングを行った薄膜又は厚膜
混成集積回路基板の平面図、第２図は本発明の一実施例
を説明するための混成集積回路基板の平面図である。 １……セラミンク基板、２……導電体ランド、３……矩
形抵抗素子、４……保護体、５……レーザトリミングカ
ット地点。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】基板の周縁部に沿って設けられた複数の第
    １の導電体ランドと、前記基板の内部に設けられた複数
    の第２の導電体ランドとをそれぞれ接続する複数の配線
    間に設けられた複数の抵抗素子のそれぞれをレーザトリ
    ミングして抵抗値を調整する皮膜抵抗器の製造方法にお
    いて、前記複数の抵抗素子のうち前記第１の導電体ラン
    ドに隣接する箇所にある抵抗素子については前記第２の
    導電体ランド側の地点をレーザトリミングし、前記複数
    の抵抗素子のうち前記第２の導電体ランドに隣接する箇
    所にある抵抗素子については前記第１の導電体ランド側
    の地点をレーザトリミングすることを特徴とする皮膜抵
    抗器の製造方法。
JP59035535A 1984-02-27 1984-02-27 皮膜抵抗器の製造方法 Expired - Lifetime JPH0650681B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59035535A JPH0650681B2 (ja) 1984-02-27 1984-02-27 皮膜抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59035535A JPH0650681B2 (ja) 1984-02-27 1984-02-27 皮膜抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JPS60180157A JPS60180157A (ja) 1985-09-13
JPH0650681B2 true JPH0650681B2 (ja) 1994-06-29

Family

ID=12444424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59035535A Expired - Lifetime JPH0650681B2 (ja) 1984-02-27 1984-02-27 皮膜抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JPH0650681B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610932A (zh) * 2019-08-27 2019-12-24 华东光电集成器件研究所 一种防止厚膜集成电路导电带断裂的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5379334U (ja) * 1976-12-06 1978-07-01
JPS6141210Y2 (ja) * 1981-06-12 1986-11-25

Also Published As

Publication number Publication date
JPS60180157A (ja) 1985-09-13

Similar Documents

Publication Publication Date Title
JPH0440878B2 (ja)
US20040041278A1 (en) Method of manufacturing flip chip resistor
JPH07106729A (ja) 厚膜回路部品の製造方法
US4419818A (en) Method for manufacturing substrate with selectively trimmable resistors between signal leads and ground structure
US4646057A (en) Method of making chip resistors and in the chip resistors resulting from the method
US5428339A (en) Trimmable resistors with reducible resistance and method of manufacture
JP2635263B2 (ja) 正確な低電力抵抗部材
JPH0650681B2 (ja) 皮膜抵抗器の製造方法
EP0072644B1 (en) Semiconductor chip carrier
JP3167968B2 (ja) チップ抵抗器の製造方法
JPS6320081Y2 (ja)
JPS61148859A (ja) 混成集積回路装置およびその製造方法
JP2581253B2 (ja) 混成集積回路基板
JPS60144965A (ja) 混成集積回路
JP3165517B2 (ja) 回路装置
JPS61193401A (ja) チツプ形正特性サ−ミスタ
JPH025538Y2 (ja)
JPH0156556B2 (ja)
JPH0553285B2 (ja)
JPH05347202A (ja) 電子部品及び電子部品の抵抗値調整方法
JPS5814503A (ja) チツプ抵抗器
JP3308448B2 (ja) 終端抵抗アレー及びこれを備えた基板
JPS6390113A (ja) 抵抗−コンデンサ複合部品
JPH10173080A (ja) 回路基板装置
JPH0824215B2 (ja) 厚膜回路装置の製造方法