JPH06502032A - 複数のアプリケーション間で集積回路のメモリを分配する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 複数のアプリケーション間で集積回路のメモリを分配する方法本発明は、集積回 路のメモリ内容を、場合によっては異なったユーザに割り当てられた数個のアプ リケーション間で分配する方法に関するものである。本発明方法は、さらに特定 するならば、ＩＣカードとして知られるメモリーカード内に搭載するために設計 された集積回路に連層される。特に、マイクロプロセッサを持たないが、メモリ 内容を活用するためのいくつかの論理回路のみを備えた集積回路に対して有用で ある。

メモリ内の所定のアドレスに秘密コードを書き込むことによってメモリへのアク セスを禁止する、つまり集積回路の使用を禁止する公知の方法がある。ユーザが 集積回路の入力にこの秘密コードを入力しない限りは、集積回路は少なくとも部 分的にオフ状態のままとなる。

さらに、同一の集積回路を、例えば銀行のキャッシュカードとテレホンカードの ように異なったアプリケーションに使用できるような機能が望まれている。その 場合、これらの用途への・　アクセスを別々に保護する必要がある。例えば電話 操作に利用する場合には銀行操作への利用にはアクセスできないようにしなけれ ばならない。集積回路がマイクロプロセッサを備えている場合には、ソフトウェ アを用いてこの問題を解決する方法は容易に考えられる。反対に、マイクロプロ セッサを備えていない場合には、集積回路はマイクロプロセッサを備えたものと 同程度に複雑であるが機能は劣るという危険をおかして、メモリ中の演算論理回 路を増加させないような、単純な解決法を見出す必要がある。

この単純さを保つために、本発明では、集積回路のメモリを数個のアプリケーシ ョンに分配する方法において、それぞれが１個のアプリケーションに対応するよ うな数個の領域にメモリを分割し、それぞれの領域ごとに、ユーザにより集積回 路に入力されるコードが関連付けられており、そのコードが認識された時に当該 コードが関連付けられている領域にアクセス可能となるように構成されている方 法を提供する。

さらに、本発明は、ソフトウェアで本発明方法を実施することによって、マイク ロプロセッサを有する集積回路に適用するとも可能で、この結果対応するソフト ウェア部分は小型で非常に効率の良いものとなる。

本発明のその他の特筆すべき特徴および利点は、添付図面を面を参照しての以下 の記載により、さらに明らかになろう。

図１は本発明方法の進行の概略を示しており、図２は領域へのアクセスを可能に するコードの構造を示し、図３は本発明による集積回路の部分図を示す。

本発明に従うと、メモリに実装されたアプリケーションごとにアクセスコードが 関連付けられている。このコードは、使用の認められたユーザのためにに確保さ れた秘密コードで、対応するアプリケーションが属するメモリー内の特定領域へ のアクセスを開くようになっている。

図１に示すように、特定のアプリケーションの開発を担当する技術者または集積 回路を含むＩＣカードを最終的に使用する個人といったユーザは、ステップ１０ １を開始して集積回路にコードを入力する。このコードはステップ１０２で解読 されてメモを月０３の複数の領域のうちの１領域にアクセスする許可を得、この 時点から、ユーザはこの領域の内容を使用する自由を獲得し、自分が開発したア プリケ−／ヨンをその中に実装するが、あるいは働かせることができるようにな る。最も単純かつ一般的な場合では、別の領域へのアクセスは禁止されているが 、場合によっては、例えば別のアプリケーションに含まれるサブ−プログラムを 使用する場合などは、部分的なアクセスを認めることが可能である。

有望な改良点は、領域のスタート点のアドレスと、それ以降最後までのアドレス が同一の長さである場合には、ユーザ側から見た時にこれらが同一であるように 、回路の論理またはマイクロプロセンサのソフトウェアを構成することにある。

当然、物理的なアドレスは異なるが、これはユーザ側からは認められない。実際 には、ユーザは、相対アドレシングの同等物を使用することになるが、これはユ ーザには見えない。アプリケーション開発者の作業の簡略化は別として、プログ ラミングのバクまたは使用上の誤りによって起こる可能性のある禁止されたアド レスへの迂回経路によるアクセスを防ぎ、安全性を高めることができる。

特定のコードの認識および対応するメモリ領域の選択は、マイクロプロセッサに よって容易に行うこきができるが、ワイヤード論理システムにおいては、これら の動作は、マイクロプロセッサが無い場合にメモリの管理のために厳密に必要と されるハードウェアに比べて、比較的大型のハードウェアを必要とする。

この問題を解決するために、本発明方法では、図２に示すように２個の部分より 成るコードの使用を提案する。従ってコードは、Ｘビットで構成され使用可能な 領域番号を示す第１部位２０１と、Ｘビットで構成され、コードが示す領域への アクセスに必要な秘密のくまたは秘匿の）コードを含む第２部位２０２とを有す る。

ユーザが提示するコードの長さは、従ってｘ＋ｙビットとなり、この長さは、集 積回路の論理回路を作り易くするために、メモリのワードの長さと等しくするの が好ましい。

領域番号は、ユーザがコードを連続モードで回路に導入する方向に鑑みて、コー ドの冒頭に持ってくるのが好ましく、このコードの連続モード入力は、特にＩＣ カードの場合に最も頻繁に行われるものであり、入／出力コネクタで使用可能な コンタクトの数が少ないことによる。このようにしてコードが回路に入力される きすぐに、最初のＸビットが、最初に読み取られ、ユーザによって導入されるコ ードの第２部位のＸビットが示す外部秘密コードと比較すべき、回路に記憶され た内部秘密コードを指示する。次いで、回路の内部ポインタが、記憶されている 秘密コードを選択し、続いて、比較結果に間違いがなければ、コードの第１部位 を構成している番号が示すメモリ領域へのアクセスが与えられる。

当然、比較結果に間違いがあれば、例えばエラーメツセージを出す領域へアクセ スする場合以外は、アクセスが拒否される。

記憶されている秘密コードは、例えば特別な表に含まれているが、ここでもまた 集積回路の内部回路を簡単にするために、メモリ内のアクセスされる領域の冒頭 に位置するのが好ましい。

この場合、内部ポインタは、領域番号に制御されてメモリの最初のワードを直接 アドレスし、秘密コードが認識されると直ぐにアプリケーションが起動する。さ らに、このような表や、表と集積回路の残りの部分とのインターフェイスを形成 するために必要となる回路を節約することができる。秘密コードが特別な表に含 まれている場合は、この表は、コードの解読により、秘密コードによってアクセ ス可能となるメモリ領域を選択する役目を行う共通アドレシング部位となること ができる。

さらに上記したように、コードの全長（秘密コード＋領域番号）が、メモリのワ ードの長さに等しければ、番号に対応する　。

ビットを無効化するか、または、この番号自体をその中に位置させてワードとコ ード全体の比較を行うことができ、こうして領域番号の検証を冗長化して、さら に安全性を高めることができる。

マイクロプロセッサをベースとする回路の場合には、ソフトウェアによって選択 を行う。提示されたコードの最初のＸビットを取り出した後、ソフトウェアが、 Ｘビットによって示される番号に対応する領域の最初のワードに内部インジケー タを向け、このモードの読み取りが開始され、読み取ったワードと最後のＸビッ トが比較され、最終的に比較結果に間違いがなければ、アプリケーションが起動 する。

回路にマイクロコンピュータが備えられていない場合には、例えば図３に示すよ うな本発明の特別な回路に限定された論理回路を用いることが可能である。

ユーザによって入力されるフードは、“コード入力”接続ラインによってレジス タ３０１内に到達しそこに記憶される。

択”接続線に得られる。この論理回路がアプリケーション終了までこの信号を記 憶する。

こうして得られた選択信号は、集積回路のメモリ３０４をアドレシングするユニ ット３０３に送られる。これらアドレシングユニットはさらに、“アドレス入力 ”接続ラインを通して、アプリケ−／ヨン内で読み取られるべきワードのアドレ スを受け取る。普通Ｏである最初のアドレスは常に同じで、選択信号と組み合わ されて、メモリ内の、記憶された内部秘密コードを含む指定された領域の最初の ワードの読み取りを可能化する。

この内部コードはレジスタ３０１から送られてくる外部秘密コードと共にコンパ レータ３０５に送られ、比較結果に間違いがなければこのコンパレータが読み取 り確認信号を出し、これがボート３０６を開いて、メモリで読み取られたワード が集積回路の他のユニットへと出てゆくことができるようになる。この確認信号 はまた、必要に応じてその他のエレメントの全であるいは一部を解除し、例えば メモリへの書込みを許可することもできる。

さらに、アプリケーション継続時間中ずっと、“選択”信号は、アドレス信号と 比較して、あたかもそれがメモリの冒頭にあるかのように、領域の内容を読み取 ることを可能にする。もちろん、その他のアプリケーションについても同じこと が言える。

なお、各秘密コードは、そのメモリ領域の開始点に位置する必要は全くない。つ まりコードを提示した後、全ての領域が同じサイズであれば、本発明の構造はま た非常に有望である。そうでない場合は、秘密コードが小さい領域に記憶される ような構成を使用する。

次に図４を参照して、集積回路内にマイクロプロセッサが存在する必要性をなく し、同時に、本発明に従ってＩＣカードを用いて複数のアプリケーションの実施 を可能にする簡単な論理回路の説明を行う。マイクロプロセッサを持たないその ような回路では、メモリワードが連続的にアドレスされる。このアドレシング動 作の原則によれば、クロックが、メモリに内蔵されたカウンタを用いて、アドレ スカウント操作を開始させる。その後、回路の外部より送られた確認信号が、カ ウンタの状態を確認して、到達すべきワードのアドレスを指定する。本発明では さらに、異なったアプリケーションに関係した安全システムを組み立てるために このようなシステムを使用する。

以下に述べる実施例では、簡便化のために、秘密コードを記憶する領域の番号は 、メモリの１６分割（２４）を指定するように４ビツトでコードする。しかし、 ４以外のいずれの数字でも可能である。タロツクの最初の４個のパルスＣＬＫの 印加の間に、秘密コードの最初の４ビツト（アドレスを示す）が、集積回路の入 力ビンＩＮを介して、カスケード式に連結された４個のシフトレジスタ４０１〜 ４０４上に送られる。５番目のクロックビットが出る前に、領域論理回路３０２ によって供給され、初めはゼロに設定されている信号ＡＰＬが、状態１となる。

これは、レジスタ４０１〜４０４へのクロックパルスの供給を無効化する。

これらのパルスはもとの状態のままとなる。従って、出力における次の使用期間 中、レジスタはそれぞれＡ３〜ＡＯの信号を出す。各レジスタの出力は、アドレ スのぞれぞれの桁のすなわち重みを持つビットを構成する。このアドレスは、１ ６の出力を有する領域ブレコーダ４０５で解読される。これら１６の出力の各々 は、メモリ４０７のワードラインデコーダ４０６の入力に到達する。このデコー ダ入力への到達は、さらにプレコーダ４０６からの信号と信号ＡＰＬを受ける、 参照番号４０８で示すような一組のＡＮＤゲートによって許可される。

従って５番目のクロックビットと共に、デコーダ４０６にブレコーダ４０５の１ ６個の信号が供給される。デコーダ４０６のその他の入力はまだゼロのままであ る。従って、デコーダ４０６はアドレスされた区分（１６個のうちの１つ）の最 初のワードにアクセスできるようになされる。次に、秘密コードを正に含むこの ワードが読み取られ、上記したようにして比較される。

本発明の重要な特徴によれば、秘密コード（コードＮα１、コードＮα２、など ）は従って、メモリのアドレスされた区分に物理的に配列された最初のワードの 位置をしめる。もう１つ重要な特徴によれば、メモリ４０７の使用可能な区分、 例えば秘密コードＮ０１１を含む領域４１０の最初のワードに付属する区分４０ ９は、物理的にこのワード４１０に近接している。この物理的な近さは、メモリ ４０７の区分４０９のメモリワードは、この領域４０９を支配する秘密コードの アドレスワードと同じアドレスワードＡＯ〜Ａ３を有するということによって説 明できる。

区分４０９における異なるメモリーワードのアドレシングは以下のようになされ る。プレデコーダ４０５によってアドレスの一部がデコーダ４０６に与えられる （アプリケーション中、この状態に固定される）。残りの部分は、確認済のクロ ック信号ＣＬＫＶ（記憶されている正しいワードに到達するためのもの）を受取 りブレコーダ４１２に接続されたカウンタ４１１により、標準的な方法で与えら れる。後者の接続は、レジスタ４０１〜４０４をブレコーダ４０５に接続してい る接続と同じものである。プレデコーダ４１２は、カウンタ４１１のカウント値 をアドレス信号に変換する。例えば、カウンタは０〜２″をカウントすることが でき、従って、プレデコーダ４１２が出力にｎ個の接続ラインを有する。ｎ個の 接続ラインはデコーダ４０６のｎ個の入力につながっている。これらｎ個の入力 のうち、ｎ−１個は、区分４０９の全てのメモリワードにアクセスするのに有用 である。一旦このアクセスが達成されれば、カウンタ４１１はｎまでカウントす るようになる。そのとき、架空メモリワードがデコーダ４０６の出力に達する。

架空メモリワードは、カウンタ４１１のゼロ設定入力に接続された接続ライン４ １３によって構成される。その後、再度区分４０９のアドレスへアクセスするた めに、もう１つのカウントを開始することが可能となる。この区分のワード以外 のワードへのアクセスは不可能である。

このような動作により、ユーザが自由になるアドレスワードをｎ個しか持たない ので、それぞれの領域におけるアドレシング動作がユーザから見れば同一となる 最初の効果が得られる。

言い換えれば、アドレシングは１〜２ｈ−１に限られ、このアドレシングは全て の領域について同じになる。第２に、確実なメモリ区分が得られる。つまり最初 の４つのアドレスビットが固定されたままであるために、１つの領域を割り当て られたアプリケーションでは、別の領域に位置する情報を使用することができな い。

補正書の翻訳文提出書（特許法第１８４条の８）平成５年４月９日

Claims (3)

【特許請求の範囲】
1. １．マイクロプロセッサを持たない集積回路のメモリを複数のアプリケーシヨン 間で分配する方法において、メモリ（１０３）を、それぞれが１個のアプリケー ションに対応する複数の領域（ｎ）に分割し、 各領域ごとに１つの秘密コードを関連付け、秘密コードが認識されればその秘密 コードが関連付けられている領域へのアクセスが許可される（１０２）ように、 上記秘密コードを上記集積回路に入力し（１０１）、その際 上記秘密コードを２つの部位に分割し、一方の部位（２０１）を、関連付けられ ている領域の番号に対応させ、他方の部位（２０２）で、上記領域に含まれるア プリケーシヨンヘのアクセスを保護するように構成された秘密コードを形成し、 領域番号に対応する上記一方の部位（２０１）を、コードが集積回路に入力され る方向を考慮して、上記他方の部位の前に位置し、 領域番号に対応する上記一方の部位を、特に領域のアドレスとして使用され、ユ ーザ側から見た場合に領域内でのアドレシングが限定され同一となるようにした ことを特徴とする方法。
2. ２．秘密コードが、メモリ（１０３）内の対応する領域（４０９）の冒頭（４１ ０）に位置する請求項１に記載の方法。
3. ３．秘密コードが、秘密コードの表の中に位置する請求項２に記載の方法。