JPH0648280B2 - Current detection circuit - Google Patents
Current detection circuitInfo
- Publication number
- JPH0648280B2 JPH0648280B2 JP58050714A JP5071483A JPH0648280B2 JP H0648280 B2 JPH0648280 B2 JP H0648280B2 JP 58050714 A JP58050714 A JP 58050714A JP 5071483 A JP5071483 A JP 5071483A JP H0648280 B2 JPH0648280 B2 JP H0648280B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- transistors
- power supply
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、たとえばラジオ受信機の同調状態指示回路と
かレベルメータ回路などに用いられ、入力電流が基準値
以上か否かの判別を行なう電流検出回路に係り、特にモ
ノリシツク集積回路化される電流検出回路に関する。Description: TECHNICAL FIELD OF THE INVENTION The present invention is used in, for example, a tuning state indicating circuit of a radio receiver, a level meter circuit, or the like, and current detection for determining whether or not an input current is a reference value or more. The present invention relates to a circuit, and more particularly to a current detection circuit which is integrated into a monolithic integrated circuit.
この種の電流検出回路の従来例を第1図に示している。
即ち、QP1およびQP2はPNP形のトランジスタであつ
て第1のカレントミラー回路1を形成しており、QN1お
よびQN2はNPN形のトランジスタであつて第2のカレ
ントミラー回路2を形成している。そして、第1のカレ
ントミラー回路1の入力側が入力電流端子3に接続さ
れ、第2のカレントミラー回路2の入力側に基準電流値
IRの定電流源4が接続され、上記両カレントミラー回
路1,2の出力側同志が一括されて電流出力端子5に接
続されている。A conventional example of this type of current detection circuit is shown in FIG.
That is, Q P1 and Q P2 are PNP type transistors and form the first current mirror circuit 1, and Q N1 and Q N2 are NPN type transistors and form the second current mirror circuit 2. is doing. Then, the input side of the first current mirror circuit 1 is connected to the input current terminal 3, and the constant current source 4 of the reference current value I R is connected to the input side of the second current mirror circuit 2, and both the current mirror circuits are connected. Output side 1 and output side 2 are collectively connected to the current output terminal 5.
而して、入力電流端子3を流れる入力電流Iinが基準電
流値IRより小さいときには、トランジスタQP2の電流
(=Iin)がトランジスタQN2の電流(=IR )より小
さくなるので、電流出力端子5から(Iin−IR )なる
電流が流入する。これに対して、IinがIRより大きく
なると、電流出力端子5から(Iin−IR )なる電流が
流出する。したがつて、電流出力端子5からの流出電流
IOに着目すれば、入力電流Iinが基準電流値IR より
大きいときにIinの変化に応じた電流変化が検出可能に
なつている。Therefore, when the input current I in flowing through the input current terminal 3 is smaller than the reference current value I R , the current (= I in ) of the transistor Q P2 becomes smaller than the current (= I R ) of the transistor Q N2 . A current (I in −I R ) flows from the current output terminal 5. On the other hand, when I in becomes larger than I R , the current (I in −I R ) flows out from the current output terminal 5. Therefore, paying attention to the outflow current I O from the current output terminal 5, when the input current I in is larger than the reference current value I R , a current change corresponding to the change in I in can be detected.
ところで、第1図の回路をモノリシツク集積回路のチツ
プ上に形成する場合に、次のような不具合が生じる。即
ち、電流検出用のカレントミラー回路1,2のほかに基
準電流用の定電流源4を必要とし、パターン面積が大き
くなる。また、電流検出回路のパターン上において、上
記基準電流用の定電流源4を構成するのに必要な回路
(たとえば定電圧回路)を必ずしも前記第2のカレント
ミラー回路2の近くに形成できるとは限らず、この場合
には定電流源4と第2のカレントミラー回路2との間の
配線の引き廻しによりチツプサイズを大きくする必要が
生じるおそれがある。By the way, when the circuit of FIG. 1 is formed on a chip of a monolithic integrated circuit, the following problems occur. That is, the constant current source 4 for the reference current is required in addition to the current mirror circuits 1 and 2 for current detection, and the pattern area becomes large. In addition, on the pattern of the current detection circuit, it is not always possible to form a circuit (for example, a constant voltage circuit) necessary to configure the constant current source 4 for the reference current near the second current mirror circuit 2. Not limited to this, in this case, it may be necessary to increase the chip size by arranging the wiring between the constant current source 4 and the second current mirror circuit 2.
本発明は上記の事情に鑑みてなされたもので、回路構成
が簡単になり、モノリシツク集積回路化に際してチツプ
占有面積が小さくて済む電流検出回路を提供するもので
ある。The present invention has been made in view of the above circumstances, and provides a current detection circuit which has a simple circuit configuration and requires a small chip occupying area when a monolithic integrated circuit is formed.
即ち、本発明の電流検出回路は、第1,第2の電源端子
と、前記第1の電源端子にエミツタが接続される第1導
電型の第1のトランジスタと、前記第1のトランジスタ
よりもそのエミツタ面積が大でかつそのベースが前記第
1のトランジスタのベースに直流接続される第1導電型
の第2のトランジスタと、前記第2のトランジスタのエ
ミツタを前記第1の電源端子に接続する抵抗手段と、前
記第1,第2のトランジスタのコレクタと前記第2の電
源端子間に接続され入力端子からの入力電流に応じた各
々同じ値の電流を供給する第1,第2の電流源とを具備
することを特徴とするものである。That is, the current detection circuit of the present invention is more preferable than the first and second power supply terminals, the first conductivity type first transistor to which the emitter is connected to the first power supply terminal, and the first transistor. A second transistor of the first conductivity type, whose emitter area is large and whose base is DC-connected to the base of the first transistor, and the emitter of the second transistor are connected to the first power supply terminal. Resistor means, first and second current sources connected between the collectors of the first and second transistors and the second power supply terminal and supplying currents of the same value according to the input current from the input terminal. And is provided.
以下、図面を参照して本発明の一実施例を詳細に説明す
る。第2図は電流検出回路の基本構成を示しており、2
0はPNP形のトランジスタQ1〜Q3からなるカレン
トミラー回路である。このカレントミラー回路20にお
いて、トランジスタQ1はエミツタが第1電源+Vcに
接続され、そのベースおよびコレクタが相互に接続され
ると共に入力電流端子21に接続され、トランジスタQ
2およびQ3はそれぞれのエミツタが前記電源+Vcに
接続され、それぞれのベースが前記トランジスタQ1の
ベースに直流接続され、それぞれのコレクタが第1出力
端N1および第2出力端N2となつている。一方、NP
N形のトランジスタQ4および同じくNPN形のマルチ
エミツタトランジスタQ5は、それぞれのベースが直流
接続されている。そして、上記トランジスタQ4は、エ
ミツタが第2電源(本例では接地電位)に接続され、そ
のコレクタ・ベースが相互に接続されると共に前記カレ
ントミラー回路20の第1出力端N1に接続されてい
る。また、前記マルチエミツタトランジスタQ5は、エ
ミツタが抵抗Rを介して接地され、そのコレクタが前記
カレントミラー回路20の第2出力端N2に接続される
と共に出力端子22に接続されている。An embodiment of the present invention will be described in detail below with reference to the drawings. FIG. 2 shows the basic configuration of the current detection circuit.
Reference numeral 0 is a current mirror circuit composed of PNP type transistors Q 1 to Q 3 . In the current mirror circuit 20, the transistor Q 1 has an emitter connected to the first power supply + V c , a base and a collector connected to each other, and an input current terminal 21, and the transistor Q 1.
2 and Q 3 have their respective emitters connected to the power source + V c , their respective bases connected to the base of the transistor Q 1 by direct current, and their respective collectors connected to the first output terminal N 1 and the second output terminal N 2 . I'm running. On the other hand, NP
The bases of the N-type transistor Q 4 and the NPN-type multi-emitter transistor Q 5 are DC-connected to each other. The emitter of the transistor Q 4 is connected to the second power source (ground potential in this example), the collector and the base are connected to each other, and the first output terminal N 1 of the current mirror circuit 20 is connected. ing. The emitter of the multi-emitter transistor Q 5 is grounded through the resistor R, and the collector of the multi-emitter transistor Q 5 is connected to the second output terminal N 2 of the current mirror circuit 20 and the output terminal 22.
上記電流検出回路において、トランジスタQ1〜Q3の
エミツタ面積比は1:1:1,トランジスタQ4および
Q5のエミツタ面積比は1:Aであり、電流入力端子2
1を流れる入力電流(本例では入力電流源側に吸い込ま
れる電流)をIinで表わすものとする。したがつて、カ
レントミラー回路20の各トランジスタQ1〜Q3にはそ
れぞれIinに等しいコレクタ電流I1が流れ、トランジ
スタQ4にもI1なるコレクタ電流が流れる。そして、
マルチエミツタトランジスタQ5のコレクタ電流をI2
で表わせば、そのエミツタ電位I2Rは次式で示され
る。In the current detection circuit, the emitter area ratio of the transistors Q 1 to Q 3 is 1: 1: 1, the emitter area ratio of the transistors Q 4 and Q 5 is 1: A, and the current input terminal 2
The input current flowing through 1 (in this example, the current drawn to the input current source side) is represented by I in . It was but connexion, the collector current I 1 flows equal to I in each of the respective transistors Q 1 to Q 3 in the current mirror circuit 20, also flows collector current becomes I 1 to the transistor Q 4. And
The collector current of the multi-emitter transistor Q 5 is set to I 2
The emission potential I 2 R can be expressed by the following equation.
ここで、上記電流I1,I2の関係をグラフ化すると、
第3図に示すようになる。而して、入力電流Iin(=I
1)がマルチエミツタトランジスタQ5の電流I2より
大きくなると、両者の差の電流(I1−I2)が出力電
流I0として出力端子22から外部へ流出するようにな
るので、この出力電流あるいは出力端子22の出力電圧
を用いて電流検出レベルの表示を行なうことが可能にな
る。 Here, when the relationship between the currents I 1 and I 2 is graphed,
As shown in FIG. Therefore, the input current I in (= I
1 ) becomes larger than the current I 2 of the multi-emitter transistor Q 5 , the current (I 1 −I 2 ) of the difference between the two flows out as the output current I 0 from the output terminal 22 to the outside. The current detection level can be displayed using the current or the output voltage of the output terminal 22.
即ち、上記電流検出回路は、カレントミラー回路20の
入力側に入力電流源を接続し、このカレントミラー回路
20の2個の出力端のうち第1出力端N1の電流を基準
電流としてトランジスタQ4に供給し、このトランジス
タQ4のコレクタ・ベースを相互接続すると共にマルチ
エミツタトランジスタQ5のベースに直流接続し、この
マルチエミツタトランジスタQ5のエミツタ回路に抵抗
を挿入し、このコレクタを前記カレントミラー回路20
の第2出力端N2に接続したものである。したがつて、
上記回路によれば、従来の電流検出回路でカレントミラ
ー回路以外に別途必要としたような基準電流用の定電流
源(第1図4)およびこれとの間の配線が不要になり、
モノリシツク集積回路化に際してチツプ上の占有面積が
小さくて済む。That is, in the current detection circuit, an input current source is connected to the input side of the current mirror circuit 20, and the current of the first output terminal N 1 of the two output terminals of the current mirror circuit 20 is used as a reference current for the transistor Q. fed to 4, the collector-base of the transistor Q 4 mutually DC connected to the base of the multi-emitter ivy transistor Q 5 with connecting, insert a resistor in the emitter circuit of the multi-emitter ivy transistor Q 5, the collector The current mirror circuit 20
Is connected to the second output terminal N 2 . Therefore,
According to the above circuit, the constant current source for the reference current (FIG. 1), which is required separately from the current mirror circuit in the conventional current detection circuit, and the wiring between the constant current source and the constant current source are not required.
The area occupied on the chip can be made small when a monolithic integrated circuit is formed.
第4図は、第2図の電流検出回路の一具体例を示すと共
に電流検出出力によりたとえば発光ダイオードを点灯制
御するための発光表示回路の一具体例を示している。即
ち、電流検出回路40において、Q1,Q2,Q3はカ
レントミラー用のラテラルPNP形トランジスタであつ
てエミツタ面積比は1:1:1である。Q6は上記トラ
ンジスタQ1〜Q3のベース電流補正用のPNP形トラン
ジスタである。Q4およびQ5はNPN形トランジスタ
であり、そのエミツタ面積比は1:4である。R1〜R
3は前記ラテラルPNP形トランジスタQ1〜Q3のエ
ミツタ回路に挿入された抵抗、R4は前記マルチエミツ
タのトランジスタQ5のエミツタ回路に挿入された抵
抗、41は入力電流端子、42は出力端子である。一
方、発光表示回路43において、Q7およびQ8は電流
増幅用NPN形トランジスタであり、上記トランジスタ
Q7のコレクタは第1電源+Vc に接続され、ベースは
前記出力端子42に接続され、エミツタは電流制限用抵
抗R5を介して前記トランジスタQ8のベースに接続さ
れている。このトランジスタQ8のエミツタは第2電源
(たとえば接地電位)に接続され、そのコレクタと第1
電源+Vcとの間には発光ダイオード44および電流制
限用抵抗R6が直列に接続されている。なお、D1およ
びD2はトランジスタQ7の電流を制限するためにその
ベースとエミツタ回路の抵抗R5の一端との間に直列に
接続されたダイオードである。FIG. 4 shows a specific example of the current detection circuit of FIG. 2 and a specific example of a light emitting display circuit for controlling lighting of, for example, a light emitting diode by a current detection output. That is, in the current detection circuit 40, Q 1 , Q 2 , and Q 3 are lateral PNP transistors for the current mirror, and the emitter area ratio is 1: 1: 1. Q 6 is a PNP type transistor for the base current compensation of the transistor Q 1 to Q 3. Q 4 and Q 5 are NPN type transistors, and their emitter area ratio is 1: 4. R 1 to R
3 is a resistor inserted in the emitter circuit of the lateral PNP type transistors Q 1 to Q 3 , R 4 is a resistor inserted in the emitter circuit of the multi-emitter transistor Q 5 , 41 is an input current terminal, and 42 is an output terminal. is there. On the other hand, in the light emitting display circuit 43, Q 7 and Q 8 are current amplifying NPN transistors, the collector of the transistor Q 7 is connected to the first power source + V c , and the base is connected to the output terminal 42. Is connected to the base of the transistor Q 8 via a current limiting resistor R 5 . Emitter of the transistor Q 8 is connected to the second power supply (e.g., ground potential), the collector and the first
A light emitting diode 44 and a current limiting resistor R 6 are connected in series between the power source + V c . D 1 and D 2 are diodes connected in series between the base of the transistor Q 7 and one end of the resistor R 5 of the emitter circuit to limit the current of the transistor Q 7 .
而して、上記電流検出回路40の動作は第2図を参照し
て前述したと同様であり、入力電流Iinに等しいトラン
ジスタQ3の電流I1がマルチエミツタトランジスタQ
5の電流(基準電流)I2より大きくなると、両電流I
1,I2の差の出力電流I0が得られるようになる。こ
こでは、たとえばIin>5μAを検出したときにI0が
出力するようにマルチエミツタトランジスタQ5のエミ
ツタに接続された抵抗R4の値が設定されている。発光
表示回路43は、上記電流検出回路40からの電流I0
が入力するとこれを増幅して発光ダイオード44を点灯
駆動する。The operation of the current detection circuit 40 is similar to that described above with reference to FIG. 2, and the current I 1 of the transistor Q 3 that is equal to the input current I in is the multi-emitter transistor Q.
When it becomes larger than the current (reference current) I 2 of 5 , both currents I
The output current I 0, which is the difference between 1 and I 2 , is obtained. Here, the value of the resistor R 4 connected to the emitter of the multi-emitter transistor Q 5 is set so that I 0 is output when I in > 5 μA is detected, for example. The light emitting display circuit 43 uses the current I 0 from the current detection circuit 40.
Is input, it is amplified and the light emitting diode 44 is driven to light.
なお、上記実施例の電流検出回路は入力電流Iinが入力
電流源へ流れ出す負電流の場合であつたが、入力電流I
inが入力電流源から流れ込む正電流の場合には第5図に
示すように回路変更された電流検出回路を用いればよ
い。ここで、Q51,Q52はNPNトランジスタ、Q53は
NPN形のマルチエミツタトランジスタ、Q54,Q55は
PNPトランジスタ、R51〜R53は抵抗であり、上記ト
ランジスタQ51〜Q53および抵抗R53はカレントミラー
回路50を形成している。入力電流端子51からの入力
電流をIin,トランジスタQ51,Q52,Q54,Q55の電
流をI1(=Iin)、トランジスタQ53の電流をI2、
出力端子52からの出力電流をI0で表わせば、I0と
Iinとの関係は第2図の回路におけると同様になる。In the current detection circuit of the above embodiment, the input current I in is a negative current flowing out to the input current source.
If in is a positive current flowing from the input current source, a circuit-modified current detection circuit as shown in FIG. 5 may be used. Here, Q 51 and Q 52 are NPN transistors, Q 53 is an NPN type multi-emitter transistor, Q 54 and Q 55 are PNP transistors, and R 51 to R 53 are resistors, and the transistors Q 51 to Q 53 and The resistor R 53 forms the current mirror circuit 50. The input current from the input current terminal 51 is I in , the currents of the transistors Q 51 , Q 52 , Q 54 , and Q 55 are I 1 (= I in ), and the current of the transistor Q 53 is I 2 ,
If the output current from the output terminal 52 is represented by I 0 , the relationship between I 0 and I in is the same as in the circuit of FIG.
上述したように本発明の電流検出回路によれば、回路構
成が簡単になり、モノリシツク集積回路化に際してチツ
プ占有面積が小さくて済む利点がある。As described above, according to the current detection circuit of the present invention, the circuit configuration is simplified, and there is an advantage that the chip occupying area is small when the monolithic integrated circuit is formed.
第1図は従来の電流検出回路を示す回路図、第2図は本
発明に係る電流検出回路の一実施例を示す回路図、第3
図は第2図の回路の動作特性を示す特性図、第4図は第
2図の回路の一具体例を示す回路図、第5図は本発明の
他の実施例を示す回路図である。 Q1〜Q5,Q51〜Q55……トランジスタ、20,50
……カレントミラー回路、21,51……入力電流端
子。FIG. 1 is a circuit diagram showing a conventional current detection circuit, FIG. 2 is a circuit diagram showing an embodiment of the current detection circuit according to the present invention, and FIG.
2 is a characteristic diagram showing operation characteristics of the circuit of FIG. 2, FIG. 4 is a circuit diagram showing a specific example of the circuit of FIG. 2, and FIG. 5 is a circuit diagram showing another embodiment of the present invention. . Q 1 ~Q 5, Q 51 ~Q 55 ...... transistor, 20, 50
...... Current mirror circuit 21,51 …… Input current terminal.
Claims (2)
端子にエミッタが接続されベース、コレクタが接続され
る第1導電型の第1のトランジスタと、前記第1のトラ
ンジスタよりもエミッタ面積が大でかつベースが前記第
1のトランジスタのベースに接続される第1導電型の第
2のトランジスタと、前記第2のトランジスタのエミッ
タを前記第1の電源端子に接続する抵抗手段と、前記第
1、第2のトランジスタのコレクタと前記第2の電源端
子間に接続され入力端子からの入力電流に応じた各々同
じ値の電流を供給する第1、第2の電流源とを具備し、
前記第1、第2の電流源は、エミッタが各々前記第2の
電源端子に接続されベース同志が互いに接続されてカレ
ントミラー回路を構成する第3乃至第5の第2導電型の
トランジスタを具備し、前記第3のトランジスタのベー
スおよびコレクタが前記入力端子に接続されるととも
に、前記第4、前記第5のトランジスタは、そのコレク
タが各々前記第1、第2のトランジスタのコレクタに接
続されて前記第1、第2の電流源を構成し、前記第2の
トランジスタのコレクタから被検出出力電流を取り出す
ようにしてなり、前記第1の電流源の電流である基準電
流と第2のトランジスタのコレクタ電流との大小関係に
より決定される前記被検出出力電流の流れる方向から、
前記入力電流の電流値の範囲を知る検出手段を具備した
ことを特徴とする電流検出回路。1. A first conductivity type first transistor having first and second power supply terminals, an emitter connected to the first power supply terminal and a base and a collector connected to the first power supply terminal, and the first transistor. A second transistor of a first conductivity type having a large emitter area and a base connected to the base of the first transistor, and a resistance means for connecting the emitter of the second transistor to the first power supply terminal. And first and second current sources connected between the collectors of the first and second transistors and the second power supply terminal and supplying currents of the same value according to the input current from the input terminal. Be equipped with
The first and second current sources include third to fifth transistors of the second to fifth conductivity type, the emitters of which are connected to the second power supply terminal and the bases of which are connected to each other to form a current mirror circuit. The base and collector of the third transistor are connected to the input terminal, and the collectors of the fourth and fifth transistors are connected to the collectors of the first and second transistors, respectively. The first and second current sources are configured to output the detected output current from the collector of the second transistor, and the reference current, which is the current of the first current source, and the second transistor From the flowing direction of the detected output current determined by the magnitude relationship with the collector current,
A current detection circuit comprising a detection means for knowing a range of a current value of the input current.
端子にエミッタが接続される第1導電型の第1のトラン
ジスタと、前記第1のトランジスタよりもエミッタ面積
が大でかつベースが前記第1のトランジスタのベースに
接続される第1導電型の第2のトランジスタと、前記第
2のトランジスタのエミッタを前記第1の電源端子に接
続する抵抗手段と、前記第1のトランジスタのコレクタ
と前記第2の電源端子間に接続された入力側経路、およ
び前記第2のトランジスタのコレクタと前記第2の電源
端子間に接続された出力側経路ともに、同じ電流を流す
カレントミラー回路とを具備し、前記カレントミラー回
路は、第2導電型の第3、第4のトランジスタのエミッ
タがそれぞれ前記第2の電源端子に接続され、前記第3
のトランジスタのベースとコレクタが接続されかつ前記
第3、第4のトランジスタのベース同志が互いに接続さ
れ、前記第3、第4のトランジスタのコレクタがそれぞ
れ前記第1、第2のトランジスタのコレクタに接続され
てなり、一方、ダイオード接続され、ベースが前記第
1、第2のトランジスタのベースと接続され、エミッタ
が前記第1の電源端子に接続された第1導電型の第5の
トランジスタをさらに具備し、前記ダイオード接続され
た前記第5のトランジスタのベース及びコレクタが入力
端子に接続され、前記第3、第4のトランジスタのコレ
クタ出力はそれぞれ前記第1、第2のトランジスタのコ
レクタ側への電流源となり、前記第2のトランジスタの
コレクタから被検出出力電流を取り出すようにしてな
り、前記第3のトランジスタのコレクタ出力の電流であ
る基準電流と第2のトランジスタのコレクタ電流との大
小関係により決定される前記被検出出力電流の流れる方
向から、前記入力電流の電流値の範囲を知る検出手段を
具備したことを特徴とする電流検出回路。2. A first and a second power supply terminals, a first conductivity type first transistor having an emitter connected to the first power supply terminal, and an emitter area larger than that of the first transistor. And a second transistor of the first conductivity type whose base is connected to the base of the first transistor, resistance means for connecting the emitter of the second transistor to the first power supply terminal, and the first transistor. A current mirror that allows the same current to flow in both the input-side path connected between the collector of the transistor and the second power supply terminal and the output-side path connected between the collector of the second transistor and the second power supply terminal The current mirror circuit is configured such that the emitters of the third and fourth transistors of the second conductivity type are connected to the second power supply terminal, respectively.
The bases and collectors of the transistors are connected to each other, the bases of the third and fourth transistors are connected to each other, and the collectors of the third and fourth transistors are connected to the collectors of the first and second transistors, respectively. On the other hand, there is further provided a fifth transistor of the first conductivity type which is diode-connected and whose base is connected to the bases of the first and second transistors and whose emitter is connected to the first power supply terminal. The base and collector of the diode-connected fifth transistor are connected to the input terminal, and the collector outputs of the third and fourth transistors are currents to the collector side of the first and second transistors, respectively. It serves as a power source and takes out the detected output current from the collector of the second transistor. A detection means for knowing the range of the current value of the input current from the direction in which the detected output current flows, which is determined by the magnitude relationship between the reference current, which is the collector output current of the star, and the collector current of the second transistor. A current detection circuit characterized in that
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58050714A JPH0648280B2 (en) | 1983-03-26 | 1983-03-26 | Current detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58050714A JPH0648280B2 (en) | 1983-03-26 | 1983-03-26 | Current detection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59176680A JPS59176680A (en) | 1984-10-06 |
JPH0648280B2 true JPH0648280B2 (en) | 1994-06-22 |
Family
ID=12866553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58050714A Expired - Lifetime JPH0648280B2 (en) | 1983-03-26 | 1983-03-26 | Current detection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0648280B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0666600B2 (en) * | 1989-10-02 | 1994-08-24 | 株式会社東芝 | Current detection circuit |
DE102006061512A1 (en) * | 2006-12-18 | 2008-06-19 | Atmel Germany Gmbh | Circuit arrangement for temperature compensation voltage or current reference value generation from supply voltage, comprises reference value monitoring circuit (203) formed in such that a current or voltage is generated |
US7786765B2 (en) * | 2007-02-20 | 2010-08-31 | Analog Devices, Inc. | Low voltage shutdown circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56147212A (en) * | 1980-04-18 | 1981-11-16 | Fujitsu Ltd | Integrated circuit for generation of reference voltage |
JPS5750066U (en) * | 1980-09-09 | 1982-03-20 | ||
JPH0237548B2 (en) * | 1981-07-31 | 1990-08-24 | Sharp Kk | BATSUTERIICHETSUKAAKAIRO |
-
1983
- 1983-03-26 JP JP58050714A patent/JPH0648280B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS59176680A (en) | 1984-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61230411A (en) | Electric circuit | |
JPH02288607A (en) | Output stage for operational amplifier | |
JPH0648280B2 (en) | Current detection circuit | |
JPH03788B2 (en) | ||
EP0110720A1 (en) | Current mirror circuit | |
JPH0831972B2 (en) | Gamma correction circuit | |
JP2776318B2 (en) | Operational amplifier circuit | |
JPS6051309A (en) | Gain control circuit | |
JPH07112135B2 (en) | Current amplifier circuit | |
JPH0434567Y2 (en) | ||
JP3049712B2 (en) | Gain control amplifier circuit | |
JPH0352031Y2 (en) | ||
JP2547896B2 (en) | Current inversion circuit | |
JP3036925B2 (en) | Differential amplifier circuit | |
JP2623954B2 (en) | Variable gain amplifier | |
JP3509167B2 (en) | Current mirror device | |
JPS645369Y2 (en) | ||
JPH07112137B2 (en) | Base current compensation circuit | |
JPH04208709A (en) | Semiconductor device for voltage comparison | |
JPS6325769Y2 (en) | ||
JP2596151B2 (en) | Voltage comparator | |
JPH0680997B2 (en) | Multiplication circuit | |
JPH07336161A (en) | Differential amplifier | |
JPH0519844B2 (en) | ||
JPH0722868A (en) | Operational amplifier |