JPH0646567A - 出力特性が不安定な負荷用電源の出力安定化法およびそれに用いる電流形インバータの出力電流のパルス幅制御装置 - Google Patents
出力特性が不安定な負荷用電源の出力安定化法およびそれに用いる電流形インバータの出力電流のパルス幅制御装置Info
- Publication number
- JPH0646567A JPH0646567A JP4218497A JP21849792A JPH0646567A JP H0646567 A JPH0646567 A JP H0646567A JP 4218497 A JP4218497 A JP 4218497A JP 21849792 A JP21849792 A JP 21849792A JP H0646567 A JPH0646567 A JP H0646567A
- Authority
- JP
- Japan
- Prior art keywords
- current
- pulse width
- output
- load
- integrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 レーザ装置等出力特性が不安定な負荷に対し
ても制御系が不安定とならないために出力が安定化でき
る電源の出力安定化法を提供する。 【構成】 フィードバック制御を用いた電流形インバー
タ方式による出力特性が不安定な負荷用電源の出力安定
化法であって、電流設定値Ｉｓと負荷電流検出値Ｉｒと
の差を比較器１により算出する手順と、前記負荷電流の
立上り部分を除いて得られた前記差に対して積分器２に
より積分処理をすることにより、電流制御信号Ｉｃを発
生させる手順と、前記電流制御信号Ｉｃを断続的にパル
ス幅制御回路３に入力し、それに対応した制御パルスを
出力させる手順と、前記制御パルスにより電流形インバ
ータ４からの出力電流Ｉのパルス幅を調整する手順とを
含んでなるものである。
ても制御系が不安定とならないために出力が安定化でき
る電源の出力安定化法を提供する。 【構成】 フィードバック制御を用いた電流形インバー
タ方式による出力特性が不安定な負荷用電源の出力安定
化法であって、電流設定値Ｉｓと負荷電流検出値Ｉｒと
の差を比較器１により算出する手順と、前記負荷電流の
立上り部分を除いて得られた前記差に対して積分器２に
より積分処理をすることにより、電流制御信号Ｉｃを発
生させる手順と、前記電流制御信号Ｉｃを断続的にパル
ス幅制御回路３に入力し、それに対応した制御パルスを
出力させる手順と、前記制御パルスにより電流形インバ
ータ４からの出力電流Ｉのパルス幅を調整する手順とを
含んでなるものである。
Description
【０００１】
【産業上の利用分野】本発明は出力特性が不安定な負荷
用電源の出力安定化法およびそれに用いる電流形インバ
ータの出力電流のパルス幅制御装置に関する。
用電源の出力安定化法およびそれに用いる電流形インバ
ータの出力電流のパルス幅制御装置に関する。
【０００２】
【従来の技術】従来より、各種負荷に所望動作に応じた
電流を供給するために、電流形インバータ方式によるス
イッチング電源が用いられている。その負荷の中でもレ
ーザ装置等の出力特性が不安定なものの出力を安定化さ
せるために、負荷用電源においてフィードバック制御が
なされている。このフィードバック制御においては、比
例動作（Ｐ制御）により、電流設定値と電流検出値との
差に比例ゲインを掛けて電流制御信号としてパルス幅制
御回路に入力して、インバータ出力電流のパルス幅を調
整することがなされている。
電流を供給するために、電流形インバータ方式によるス
イッチング電源が用いられている。その負荷の中でもレ
ーザ装置等の出力特性が不安定なものの出力を安定化さ
せるために、負荷用電源においてフィードバック制御が
なされている。このフィードバック制御においては、比
例動作（Ｐ制御）により、電流設定値と電流検出値との
差に比例ゲインを掛けて電流制御信号としてパルス幅制
御回路に入力して、インバータ出力電流のパルス幅を調
整することがなされている。
【０００３】しかしながら、電流をパルス状に出力する
電流形インバータ方式の場合、比例ゲインが小さいと制
御偏差が大きくなるため、出力電流の立上りが悪くな
る。これを改善するために比例ゲインを大きくすると、
高周波域において制御系が不安定になることがある。こ
の種の不安定が発生する可能性を有する制御系により制
御されている電源を用いて早い応答（最高２ｋＨｚ）が
要求されるレーザ装置等の負荷を動作させた場合、出力
電流が振動してレ−ザ出力が不安定となったり、電流波
形のリップルが大きくなりインバータ等に用いられてい
るトランジスタ等の発熱が大きくなるなどの問題があ
る。
電流形インバータ方式の場合、比例ゲインが小さいと制
御偏差が大きくなるため、出力電流の立上りが悪くな
る。これを改善するために比例ゲインを大きくすると、
高周波域において制御系が不安定になることがある。こ
の種の不安定が発生する可能性を有する制御系により制
御されている電源を用いて早い応答（最高２ｋＨｚ）が
要求されるレーザ装置等の負荷を動作させた場合、出力
電流が振動してレ−ザ出力が不安定となったり、電流波
形のリップルが大きくなりインバータ等に用いられてい
るトランジスタ等の発熱が大きくなるなどの問題があ
る。
【０００４】
【発明が解決しようとする課題】本発明はかかる従来技
術の問題点に鑑みなされたものであって、レーザ装置等
の出力特性が不安定な負荷に対しても、制御系が安定し
ていることにより出力が不安定となることがない電源の
出力安定化法およびそれに用いる電流形インバータの出
力電流のパルス幅制御装置を提供することを目的として
いる。
術の問題点に鑑みなされたものであって、レーザ装置等
の出力特性が不安定な負荷に対しても、制御系が安定し
ていることにより出力が不安定となることがない電源の
出力安定化法およびそれに用いる電流形インバータの出
力電流のパルス幅制御装置を提供することを目的として
いる。
【０００５】
【課題を解決するための手段】本発明者等はかかる従来
技術の問題点につき鋭意研究した結果、制御系にさらに
積分器を導入するとともに、パルス信号がオンの時のみ
積分動作（Ｉ制御）をさせ、パルス信号がオフの時は前
回のパルス電流に対する制御偏差をホ−ルドさせ、しか
も積分器を切り離し強制的に電流制御信号（電流指令
値）を０として出力させることにより、早い応答（最高
２ｋＨｚ）が要求されるレ−ザ装置等の負荷用電源の出
力を安定化できることを見出し本発明を完成するに至っ
た。
技術の問題点につき鋭意研究した結果、制御系にさらに
積分器を導入するとともに、パルス信号がオンの時のみ
積分動作（Ｉ制御）をさせ、パルス信号がオフの時は前
回のパルス電流に対する制御偏差をホ−ルドさせ、しか
も積分器を切り離し強制的に電流制御信号（電流指令
値）を０として出力させることにより、早い応答（最高
２ｋＨｚ）が要求されるレ−ザ装置等の負荷用電源の出
力を安定化できることを見出し本発明を完成するに至っ
た。
【０００６】しかして、本発明の電源の出力安定化法
は、フィードバック制御を用いた電流形インバータ方式
による、出力特性が不安定な負荷用電源の出力安定化法
であって、電流設定値と負荷電流検出値との差を算出す
る手順と、前記負荷電流の立上り部分を除いて得られた
前記差に対して積分処理をすることにより、電流制御信
号を発生させる手順と、前記電流制御信号を断続的にパ
ルス幅制御回路に入力し、それに対応した制御パルスを
出力させる手順と、前記制御パルスにより電流形インバ
ータからの出力電流のパルス幅を調整する手順とを含ん
でなることを特徴としている。
は、フィードバック制御を用いた電流形インバータ方式
による、出力特性が不安定な負荷用電源の出力安定化法
であって、電流設定値と負荷電流検出値との差を算出す
る手順と、前記負荷電流の立上り部分を除いて得られた
前記差に対して積分処理をすることにより、電流制御信
号を発生させる手順と、前記電流制御信号を断続的にパ
ルス幅制御回路に入力し、それに対応した制御パルスを
出力させる手順と、前記制御パルスにより電流形インバ
ータからの出力電流のパルス幅を調整する手順とを含ん
でなることを特徴としている。
【０００７】本発明の電流形インバータの出力電流のパ
ルス幅制御装置の第１態様は、電流設定値と負荷電流検
出値とを比較してその差を出力する比較器と、前記比較
器からの入力により電流形インバータのパルス幅制御信
号を生成する積分器と、前記積分器からのパルス幅制御
信号が入力されるパルス幅制御回路と、前記比較器と前
記積分器との間に介装された第１スイッチ素子と、前記
積分器と前記パルス幅制御回路との間に介装された第２
スイッチ素子と、外部からの信号により前記第１スイッ
チ負荷の開閉を制御する時間遅れ素子を有する第１スイ
ッチ制御回路と、前記第１スイッチ制御回路と同一の信
号により第２スイッチ素子の開閉を制御する第２スイッ
チ制御回路とからなることを特徴としている。
ルス幅制御装置の第１態様は、電流設定値と負荷電流検
出値とを比較してその差を出力する比較器と、前記比較
器からの入力により電流形インバータのパルス幅制御信
号を生成する積分器と、前記積分器からのパルス幅制御
信号が入力されるパルス幅制御回路と、前記比較器と前
記積分器との間に介装された第１スイッチ素子と、前記
積分器と前記パルス幅制御回路との間に介装された第２
スイッチ素子と、外部からの信号により前記第１スイッ
チ負荷の開閉を制御する時間遅れ素子を有する第１スイ
ッチ制御回路と、前記第１スイッチ制御回路と同一の信
号により第２スイッチ素子の開閉を制御する第２スイッ
チ制御回路とからなることを特徴としている。
【０００８】また、本発明の電流形インバータの出力電
流のパルス幅制御装置の第２態様は、電流設定値と負荷
電流検出値とを比較してその差を出力する比較器と、前
記比較器からの入力により電流形インバータのパルス幅
制御信号を生成する積分器と、前記積分器からのパルス
幅制御信号が入力されるチョッパパルス幅制御回路と、
前記比較器と前記積分器との間に介装されたスイッチ素
子と、前記チョッパパルス幅制御回路により駆動される
チョッパと、外部からの信号により前記スイッチ素子の
開閉を制御する時間遅れ素子を有するスイッチ制御回路
とからなることを特徴としている。
流のパルス幅制御装置の第２態様は、電流設定値と負荷
電流検出値とを比較してその差を出力する比較器と、前
記比較器からの入力により電流形インバータのパルス幅
制御信号を生成する積分器と、前記積分器からのパルス
幅制御信号が入力されるチョッパパルス幅制御回路と、
前記比較器と前記積分器との間に介装されたスイッチ素
子と、前記チョッパパルス幅制御回路により駆動される
チョッパと、外部からの信号により前記スイッチ素子の
開閉を制御する時間遅れ素子を有するスイッチ制御回路
とからなることを特徴としている。
【０００９】
【作用】本発明の電源の出力安定化法においては、フィ
ードバック制御を用いた電流形インバータ方式による制
御において積分処理がなされている。しかも、検出電流
の立上り部分を除いて得られた制御偏差に対して積分処
理を行い電流制御信号（電流指令値）を得ているので、
得られた電流制御信号には制御偏差がないのみならず安
定している。また、積分処理時間を適宜調整することに
より、ゲインを小さくすることができるので、制御系が
不安定になることはない。したがって、出力特性が不安
定な負荷用電源の出力安定化を図ることができる。
ードバック制御を用いた電流形インバータ方式による制
御において積分処理がなされている。しかも、検出電流
の立上り部分を除いて得られた制御偏差に対して積分処
理を行い電流制御信号（電流指令値）を得ているので、
得られた電流制御信号には制御偏差がないのみならず安
定している。また、積分処理時間を適宜調整することに
より、ゲインを小さくすることができるので、制御系が
不安定になることはない。したがって、出力特性が不安
定な負荷用電源の出力安定化を図ることができる。
【００１０】
【実施例】以下、添付図面を参照しながら本発明を実施
例に基づいて説明するが、本発明はかかる実施例のみに
限定されるものではない。
例に基づいて説明するが、本発明はかかる実施例のみに
限定されるものではない。
【００１１】図１は本発明の電源の出力安定化法に用い
られる制御系の一実施例のブロック図、図２は同ブロッ
ク図の要部回路図、図３は同ブロック図のタイムチャー
ト、図４は本発明の電源の出力安定化法に用いられる回
路の他の実施例のブロック図、図５は同要部制御ブロッ
ク図を示す。図において、１は比較器、２は積分器、３
はパルス幅制御回路（ＰＷＭ変調回路）、４は電流形イ
ンバータ、５は時間遅れ素子、６は直流電源、７はチョ
ッパ、８は整流器、９はレーザ装置、１０は比例器、１
１はチョッパパルス幅制御回路、Ｚはインピーダンスを
示す。
られる制御系の一実施例のブロック図、図２は同ブロッ
ク図の要部回路図、図３は同ブロック図のタイムチャー
ト、図４は本発明の電源の出力安定化法に用いられる回
路の他の実施例のブロック図、図５は同要部制御ブロッ
ク図を示す。図において、１は比較器、２は積分器、３
はパルス幅制御回路（ＰＷＭ変調回路）、４は電流形イ
ンバータ、５は時間遅れ素子、６は直流電源、７はチョ
ッパ、８は整流器、９はレーザ装置、１０は比例器、１
１はチョッパパルス幅制御回路、Ｚはインピーダンスを
示す。
【００１２】図１〜３に示される実施例において、ま
ず、放電管にオン・オフのパルス電流を流す場合につい
て考える。このパルス電流制御では、パルスのオン・オ
フを制御するパルス信号と、電流指令値を与える電流設
定値Ｉｓが用いられる。まず、比較器１により電流設定
値Ｉｓと電流検出値Ｉｒとが比較されてその偏差（制御
偏差）ΔＩが求められる。その求められた偏差ΔＩは、
パルスのオン・オフを制御しているパルス信号により断
続的に開閉されるスイッチＳ１を介して積分器２に入力
される。積分器２は入力された偏差ΔＩに対してスイッ
チＳ１がオンの期間、すなわちパルス信号がオンのとき
のみ積分処理を行い電流制御信号Ｉｃを出力する。出力
された電流制御信号（電流指令値）Ｉｃは、スイッチＳ
１と同じパルス信号により開閉されるスイッチＳ２を介
してパルス幅制御回路（ＰＷＭ変調回路）３に入力され
る。なお、パルス信号がオフのときは積分器２はホ−ル
ドされるとともに、電流制御信号Ｉｃは０とされる。パ
ルス幅制御回路３は入力された電流制御信号Ｉｃに対応
したパルス幅を有するパルス電流Ｉｐを電流形インバー
タ４の出力電流制御部に入力する。これにより、電流形
インバータ４は、入力されたパルス電流Ｉｐに対応した
パルス幅を有する電流Ｉを負荷に出力することができ
る。
ず、放電管にオン・オフのパルス電流を流す場合につい
て考える。このパルス電流制御では、パルスのオン・オ
フを制御するパルス信号と、電流指令値を与える電流設
定値Ｉｓが用いられる。まず、比較器１により電流設定
値Ｉｓと電流検出値Ｉｒとが比較されてその偏差（制御
偏差）ΔＩが求められる。その求められた偏差ΔＩは、
パルスのオン・オフを制御しているパルス信号により断
続的に開閉されるスイッチＳ１を介して積分器２に入力
される。積分器２は入力された偏差ΔＩに対してスイッ
チＳ１がオンの期間、すなわちパルス信号がオンのとき
のみ積分処理を行い電流制御信号Ｉｃを出力する。出力
された電流制御信号（電流指令値）Ｉｃは、スイッチＳ
１と同じパルス信号により開閉されるスイッチＳ２を介
してパルス幅制御回路（ＰＷＭ変調回路）３に入力され
る。なお、パルス信号がオフのときは積分器２はホ−ル
ドされるとともに、電流制御信号Ｉｃは０とされる。パ
ルス幅制御回路３は入力された電流制御信号Ｉｃに対応
したパルス幅を有するパルス電流Ｉｐを電流形インバー
タ４の出力電流制御部に入力する。これにより、電流形
インバータ４は、入力されたパルス電流Ｉｐに対応した
パルス幅を有する電流Ｉを負荷に出力することができ
る。
【００１３】ここに用いられている積分器２としては、
例えば図２に示すように、オペアンプが用られ、その入
力端および出力端のスイッチＳ１およびスイッチＳ２が
開となったときに、その値が保持できる機能を有してい
る。また、時間遅れ素子５はインピーダンスＺ１および
Ｚ２により形成されており、その値は所望の時定数に応
じて適宜設定される。なお、符号Ｚで表わされているそ
の他のインピーダンスの値は、挿入されている個所の必
要に応じて適宜設定されており、その値は同一とは限ら
ない。
例えば図２に示すように、オペアンプが用られ、その入
力端および出力端のスイッチＳ１およびスイッチＳ２が
開となったときに、その値が保持できる機能を有してい
る。また、時間遅れ素子５はインピーダンスＺ１および
Ｚ２により形成されており、その値は所望の時定数に応
じて適宜設定される。なお、符号Ｚで表わされているそ
の他のインピーダンスの値は、挿入されている個所の必
要に応じて適宜設定されており、その値は同一とは限ら
ない。
【００１４】次に、積分器２の前後に設けられているス
イッチＳ１およびスイッチＳ２の構成および動作につい
て詳細に説明する。
イッチＳ１およびスイッチＳ２の構成および動作につい
て詳細に説明する。
【００１５】スイッチＳ１およびスイッチＳ２ともにア
ナログスイッチにより構成されている。このスイッチＳ
１およびスイッチＳ２の開閉は、前述のようにパルスの
オン・オフを制御しているパルス信号によりなされる。
そして、図２〜３に示すように、スイッチＳ１は時間遅
れ素子５を経由しているパルス信号により、その開閉が
制御されているので、かかる時間遅れ素子を経由してい
ないパルス信号によりその開閉が制御されているスイッ
チＳ２より遅れて開となる。この時間遅れ素子５の時定
数は、電流検出値Ｉｒが検出直後の立上り状態から安定
状態に達するまでの立上り時間を考慮して設定されてい
る（図３参照）。すなわち、電流検出値Ｉｒが安定状態
に達した後にスイッチＳ１が、開となるように設定され
ている。スイッチＳ１の開閉がこの様に制御されている
ので、積分器２への入力信号が安定し、電流制御信号Ｉ
ｃが不安定になることはない。したがって、インバータ
４の出力電流Ｉも安定するので、負荷を安定に動作させ
ることができる。また、前述したように、スイッチＳ１
およびスイッチＳ２が閉のときにも、積分器２はその値
を保持しており、またスイッチＳ２も電流検出のタイミ
ングに同期させられて開閉されているので、電流検出と
同時に、積分器２が保持している値が出力される（図３
参照）。さらに、パルス信号がオフの時は積分器２を切
離しし、電流制御信号Ｉｃが０とされている。したがっ
て、電流形インバータ４からの出力電流の立上りがシャ
ープになるとともに、早い応答が要求される負荷に対し
ても制御系が不安定になることはない。なお、パルス信
号がオフのときには電流制御信号Ｉｃは０とされている
が、これは、例えば積分器２の出口側（しかもスイッチ
Ｓ２の下流）をパルス信号がオフのときオンし、パルス
信号がオンのときオフするスイッチを介して接地するこ
とによっても達成される。
ナログスイッチにより構成されている。このスイッチＳ
１およびスイッチＳ２の開閉は、前述のようにパルスの
オン・オフを制御しているパルス信号によりなされる。
そして、図２〜３に示すように、スイッチＳ１は時間遅
れ素子５を経由しているパルス信号により、その開閉が
制御されているので、かかる時間遅れ素子を経由してい
ないパルス信号によりその開閉が制御されているスイッ
チＳ２より遅れて開となる。この時間遅れ素子５の時定
数は、電流検出値Ｉｒが検出直後の立上り状態から安定
状態に達するまでの立上り時間を考慮して設定されてい
る（図３参照）。すなわち、電流検出値Ｉｒが安定状態
に達した後にスイッチＳ１が、開となるように設定され
ている。スイッチＳ１の開閉がこの様に制御されている
ので、積分器２への入力信号が安定し、電流制御信号Ｉ
ｃが不安定になることはない。したがって、インバータ
４の出力電流Ｉも安定するので、負荷を安定に動作させ
ることができる。また、前述したように、スイッチＳ１
およびスイッチＳ２が閉のときにも、積分器２はその値
を保持しており、またスイッチＳ２も電流検出のタイミ
ングに同期させられて開閉されているので、電流検出と
同時に、積分器２が保持している値が出力される（図３
参照）。さらに、パルス信号がオフの時は積分器２を切
離しし、電流制御信号Ｉｃが０とされている。したがっ
て、電流形インバータ４からの出力電流の立上りがシャ
ープになるとともに、早い応答が要求される負荷に対し
ても制御系が不安定になることはない。なお、パルス信
号がオフのときには電流制御信号Ｉｃは０とされている
が、これは、例えば積分器２の出口側（しかもスイッチ
Ｓ２の下流）をパルス信号がオフのときオンし、パルス
信号がオンのときオフするスイッチを介して接地するこ
とによっても達成される。
【００１６】図４〜５には、本発明の他の実施例が示さ
れている。図４〜５に示される実施例においては、スイ
ッチＳ２の代わりにチョッパ７が用いられている。その
ため、積分器２の出力（電流制御信号Ｉｃ）は、チョッ
パパルス幅制御回路１１に入力されている。また、チョ
ッパパルス幅制御回路１１は、電流制御信号Ｉｃにした
がって、チョッパ７はパルス電流Ｉｐを電流形インバー
タ４の出力電流制御部に入力する。これにより、前記実
施例と同様に電流形インバータ４は、入力されたパルス
電流Ｉｐに対応したパルス幅を有する電流Ｉを負荷に出
力することができる。
れている。図４〜５に示される実施例においては、スイ
ッチＳ２の代わりにチョッパ７が用いられている。その
ため、積分器２の出力（電流制御信号Ｉｃ）は、チョッ
パパルス幅制御回路１１に入力されている。また、チョ
ッパパルス幅制御回路１１は、電流制御信号Ｉｃにした
がって、チョッパ７はパルス電流Ｉｐを電流形インバー
タ４の出力電流制御部に入力する。これにより、前記実
施例と同様に電流形インバータ４は、入力されたパルス
電流Ｉｐに対応したパルス幅を有する電流Ｉを負荷に出
力することができる。
【００１７】なお、本実施例においては、チョッパパル
ス幅制御回路１１の前に比例器１０が設けられている。
ス幅制御回路１１の前に比例器１０が設けられている。
【００１８】
【発明の効果】以上説明してきたように、本発明によれ
ば、制御偏差が発生せずまた高周波域においても制御系
が不安定になることもないので、電源出力が安定化でき
る。そのため、負荷を安定に動作させることができる。
したがって、早い応答が要求されるレーザ装置等の負荷
の出力を安定化させることができる。
ば、制御偏差が発生せずまた高周波域においても制御系
が不安定になることもないので、電源出力が安定化でき
る。そのため、負荷を安定に動作させることができる。
したがって、早い応答が要求されるレーザ装置等の負荷
の出力を安定化させることができる。
【図１】本発明の電源の出力安定化法に用いられる制御
系の一実施例のブロック図である。
系の一実施例のブロック図である。
【図２】同ブロック図の要部回路図である。
【図３】同ブロック図のタイムチャートである。
【図４】本発明の電源の出力安定化法に用いられる回路
の他の実施例のブロック図である。
の他の実施例のブロック図である。
【図５】同要部制御ブロック図である。
１ 比較器 ２ 積分器 ３ パルス幅制御回路（ＰＷＭ変調回路） ４ 電流形インバータ ５ 時間遅れ素子 ６ 直流電源 ７ チョッパ ８ 整流器 ９ レーザ装置 １０ 比例器 １１ チョッパパルス幅制御回路 Ｚ インピーダンス
Claims (3)
- 【請求項１】 フィードバック制御を用いた電流形イン
バータ方式による出力特性が不安定な負荷用電源の出力
安定化法であって、 電流設定値と負荷電流検出値との差を算出する手順と、 前記負荷電流の立上り部分を除いて得られた前記差に対
して積分処理をすることにより、電流制御信号を発生さ
せる手順と、 前記電流制御信号を断続的にパルス幅制御回路に入力
し、それに対応した制御パルスを出力させる手順と、 前記制御パルスにより電流形インバータからの出力電流
のパルス幅を調整する手順とを含んでなることを特徴と
する電源の出力安定化法。 - 【請求項２】 電流設定値と負荷電流検出値とを比較し
てその差を出力する比較器と、前記比較器からの入力に
より電流形インバータのパルス幅制御信号を生成する積
分器と、前記積分器からのパルス幅制御信号が入力され
るパルス幅制御回路と、前記比較器と前記積分器との間
に介装された第１スイッチ素子と、前記積分器と前記パ
ルス幅制御回路との間に介装された第２スイッチ素子
と、外部からの信号により前記第１スイッチ素子の開閉
を制御する時間遅れ素子を有する第１スイッチ制御回路
と、前記第１スイッチ制御回路と同一の信号により第２
スイッチ素子の開閉を制御する第２スイッチ制御回路と
からなることを特徴とする電流形インバータの出力電流
のパルス幅制御装置。 - 【請求項３】 電流設定値と負荷電流検出値とを比較し
てその差を出力する比較器と、前記比較器からの入力に
より電流形インバータのパルス幅制御信号を生成する積
分器と、前記積分器からのパルス幅制御信号が入力され
るチョッパパルス幅制御回路と、前記比較器と前記積分
器との間に介装されたスイッチ素子と、前記チョッパパ
ルス幅制御回路により駆動されるチョッパと、外部から
の信号により前記スイッチ素子の開閉を制御する時間遅
れ素子を有するスイッチ制御回路とからなることを特徴
とする電流形インバータの出力電流のパルス幅制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21849792A JP3250185B2 (ja) | 1992-07-23 | 1992-07-23 | 出力特性が不安定な負荷用電源の出力安定化法およびそれに用いる電流形インバータの出力電流のパルス幅制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21849792A JP3250185B2 (ja) | 1992-07-23 | 1992-07-23 | 出力特性が不安定な負荷用電源の出力安定化法およびそれに用いる電流形インバータの出力電流のパルス幅制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0646567A true JPH0646567A (ja) | 1994-02-18 |
| JP3250185B2 JP3250185B2 (ja) | 2002-01-28 |
Family
ID=16720864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21849792A Expired - Fee Related JP3250185B2 (ja) | 1992-07-23 | 1992-07-23 | 出力特性が不安定な負荷用電源の出力安定化法およびそれに用いる電流形インバータの出力電流のパルス幅制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3250185B2 (ja) |
-
1992
- 1992-07-23 JP JP21849792A patent/JP3250185B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3250185B2 (ja) | 2002-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8704607B2 (en) | Pulse modulated RF power control method and pulse modulated RF power supply device | |
| US20060262843A1 (en) | Digital amplifier, pulse width modulator thereof and method for reducing pop noise for the same | |
| JP2884056B2 (ja) | 放電プラズマ発生用高周波電源装置及び半導体製造装置 | |
| RU2008131329A (ru) | Резонансный преобразователь постоянного тока и способ управления этим преобразователем | |
| JPH05176549A (ja) | 電力変換器のための適応制御の方法および装置 | |
| EP0540146B1 (en) | Apparatus for controlling consumption power for GaAs fet | |
| JPH0646567A (ja) | 出力特性が不安定な負荷用電源の出力安定化法およびそれに用いる電流形インバータの出力電流のパルス幅制御装置 | |
| WO2004065996A3 (en) | Feed forward amplifier system employing self-generating alignment lists and adaptive controller | |
| JPH06310949A (ja) | 高周波増幅回路及びその制御方法 | |
| JP2001060123A (ja) | 太陽電池の最大電力制御方法 | |
| JP3088640B2 (ja) | 高周波電源 | |
| JPH01125993A (ja) | レーザ制御装置 | |
| JP4298351B2 (ja) | 高圧回路の共振点の調整装置 | |
| JPH0555935A (ja) | 送信出力電力制御装置 | |
| KR20030013858A (ko) | 출력 전압을 제어하는 레귤레이터 시스템 및 그 제어 방법 | |
| JPH05199051A (ja) | 増幅用トランジスタのゲートバイアス発生回路 | |
| JP2003216249A (ja) | スイッチング電源のソフトスタート装置 | |
| JP3436648B2 (ja) | 波形補正増幅器 | |
| JPH04208583A (ja) | レーザ用高周波電源の制御方法 | |
| JP2004247803A (ja) | 高周波電源 | |
| JPH11178346A (ja) | 高周波電源 | |
| JPH03123913A (ja) | 高周波電源装置 | |
| JPH01274346A (ja) | 液体金属イオン源のコントロール方式 | |
| JPH03125867A (ja) | 温度制御回路 | |
| JPS6142484A (ja) | 溶接電源の出力制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011023 |
|
| LAPS | Cancellation because of no payment of annual fees |