JPH064452A - パーソナルコンピュータシステム及びそのためのインタフェースコントローラ - Google Patents

パーソナルコンピュータシステム及びそのためのインタフェースコントローラ

Info

Publication number
JPH064452A
JPH064452A JP5043774A JP4377493A JPH064452A JP H064452 A JPH064452 A JP H064452A JP 5043774 A JP5043774 A JP 5043774A JP 4377493 A JP4377493 A JP 4377493A JP H064452 A JPH064452 A JP H064452A
Authority
JP
Japan
Prior art keywords
register
interface
storage device
controller
microprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5043774A
Other languages
English (en)
Inventor
Don S Keener
スティーヴン キーナー ドン
Richard W Voorhees
ダブリュー． ヴーアヒーズ リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH064452A publication Critical patent/JPH064452A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】 システムＣＰＵ３２がインタフェースコント
ローラ４０の全ての内部レジスタへアクセスできるよう
にする。 【構成】 コントローラ４０は記憶装置とのデータ交換
を指示するためにＣＰＵ３２及び記憶装置と接続されて
おり、記憶装置によるデータの取扱いを指示する高レベ
ルコマンドを交換するためにＣＰＵ３２へアクセス可能
なインタフェースレジスタと、記憶装置との対話を指示
する低レベルコマンドを受信、記憶及び配信するために
備えられたオペレーションレジスタと、を有する。コン
トローラ４０はシステム３２によるオペレーションレジ
スタへのアクセスを提供し、インタフェースレジスタ及
びオペレーションレジスタへのＣＰＵアクセスの順序付
けを指示する。これにより、多重タスキングが所望され
ないところでは、必要なパーツ数を減らし、コストを大
幅に低減できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はパーソナルコンピュータ
に係り、更に詳細には、小型コンピュータシステムイン
タフェースによる直接アクセス記憶装置へのアクセスを
達成する経済的方法を提供するインタフェースコントロ
ーラを有するパーソナルコンピュータに係る。
【０００２】
【従来の技術】汎用のパーソナルコンピュータシステ
ム、特にＩＢＭパーソナルコンピュータは、現在社会の
大部分に対してコンピュータパワーを提供するために広
範囲にわたって使用されている。パーソナルコンピュー
タシステムは、単一のシステムプロセッサと関連の揮発
性及び不揮発性メモリを有するシステムユニットと、デ
ィスプレイモニタと、キーボードと、１つ又はそれ以上
のディスケットドライブと、固定ディスク記憶装置（直
接アクセス記憶装置、即ちＤＡＳＤとしても知られる）
と、任意のプリンタと、から成るデスクトップ、フロア
ースタンディング又は携帯型のマイクロコンピュータと
して通常定義することができる。これらのシステムの顕
著な特性の１つは、これらの構成要素を互いに電気接続
するためにマザーボード又はシステムプレーナを使用す
ることである。これらのシステムは、主に、単一のユー
ザへ独立したコンピューティングパワー（演算能力）を
与えるために設計されており、個人又は小企業により購
入されるため安い価格となっている。このようなパーソ
ナルコンピュータシステムの例としては、 IBM's PERSO
NAL COMPUTER AT 及び IBM's PERSONAL SYSTEM/2 Model
s 25, 30, L40SX, 50, 55, 56, 57, 65, 70, 80, 90 及
び 95 がある。
【０００３】これらのシステムは、２つの一般的ファミ
リーに分類することができる。第１のファミリーは通常
Family I モデルと称され、 IBM PERSONAL COMPUTER A
T 及び他の「ＩＢＭ互換性」マシンによって例示される
バスアーキテクチャを使用する。第２のファミリーは F
amily IIモデルと称され、IBM's PERSONAL SYSTEM/2Mod
els 50 乃至 95 により例示される IBM's MICRO CHANNE
Lバスアーキテクチャを使用する。 Family I モデル
は、典型的に、一般によく普及している INTEL 8088 又
は 8086 マイクロプロセッサをシステムプロセッサとし
て使用している。これらのプロセッサは、１メガバイト
のメモリをアドレスする能力を有する。Family II モデ
ル（及びいくつかの Family I モデル）は、あるモデル
に対してアドレッシング範囲を１メガバイトから４ギガ
バイトへ拡張する低速の INTEL 8086 マイクロプロセッ
サ又は保護モードをエミュレートするために、リアルモ
ードで作動する高速の INTEL 80286、80386 及び80486
マイクロプロセッサを使用するのが典型的である。本質
的に、80286 、80386 及び80486 プロセッサのリアルモ
ード機能は、 8086 及び 8088 マイクロプロセッサのた
めに書かれたソフトウェアとのハードウェア互換性を提
供する。
【０００４】現在の市場では、常に、必要なコンピュー
タ機能を実行するためにより安価な方法が必要とされて
いる。多くのパーソナルコンピュータユーザは、先端テ
クノロジ及び速度に対して支払う必要はないし、またそ
れを望まない。むしろ、彼らは、コンピュータツールを
得るための最も安価な方法を捜している。これらのユー
ザは、多重タスキングオペレーティングシステムを使用
しない。実際、多くのユーザはＤＯＳを使用する。彼ら
の要求は簡単であり、彼らにとっては低コストの解決が
最も有利である。
【０００５】Family II システムで直接アクセス記憶装
置（即ちＤＡＳＤ）を制御するために実行されている小
型コンピュータシステムインタフェース（即ちＳＣＳ
Ｉ）コントローラ（ここではインタフェースコントロー
ラとしても知られる）は、非常に高い機能性を有し、多
数の動作を同時に支援する。これは、多重タスキングオ
ペレーティングシステムからできる限り最高の性能を得
るために行われた。勿論、この性能は費用がかかり、不
要又は使用しないものに対して全てのユーザが支払を望
むわけではない。従って、性能がそれほど重要でない部
分の市場で製品が競争するためには、低コストの解決が
必要とされる。
【０００６】高技術水準のシステムのための好ましいイ
ンタフェースコントローラは、高集積化且つ高機能性の
解決である。これは、サブシステムを駆動するために、
ＡＳＩＣチップ、マイクロプロセッサ、ローカルＲＯ
Ｍ、ローカルＲＡＭ、及びオシレータを使用するのが典
型的である。ホストシステムには、サブシステム駆動用
のＣＰＵコードと、ＳＣＳＩコントローラに関連しない
他の機能を駆動するためのコードと、を含む２つのＢＩ
ＯＳ・ＲＯＭが含まれる。
【０００７】１つの大型ＡＳＩＣによって、ＳＣＳＩコ
ントローラサブシステムのハードウェア機能の多くが提
供される。これは、本質的に３つのインタフェースを有
する。１つは、システムＣＰＵのローカルプロセッサバ
スへのものである。これは、システムへ又はシステムか
らデータを転送するために使用され、システムを主制御
レジスタと通信させる。第２のインタフェースは、サブ
システムの低レベル機能を制御するローカルマイクロプ
ロセッサへのものである。このインタフェースを介し
て、ＡＳＩＣの全てのレジスタは、読取及び書込が可能
である。低レベル機能のどれも制御する必要はないの
で、これらのレジスタの多くはシステムＣＰＵによって
アクセスできないことに注意する。最後に、ＳＣＳＩバ
スへのインタフェースがある。このインタフェースを介
して、データ及び制御信号は、ＤＡＳＤ等の種々の周辺
装置との間で伝達される。
【０００８】このような設計の一例においてサブシステ
ムプロセッサとして使用されるプロセッサは、 Intel 8
032 である。ＲＯＭはサブシステムを駆動するためのマ
イクロコードを含み、ＲＡＭはローカル記憶のために使
用される。これによって、全ての低レベル処理ワークは
メインシステムＣＰＵからオフロードされる。ＣＰＵは
サブシステムへ複雑なコマンドを与え、サブシステムは
それらを全て実行し、データ及び結果をシステムへ戻
す。この設計は、多重タスキングが要求される場合に理
想的であると考えられる。
【０００９】このＳＣＳＩコントローラ及び他の全ての
現存のＳＣＳＩコントローラは、定義されたレジスタセ
ットを有するシステムとインタフェースをとる。これら
のレジスタは機能及び相対位置において固定されてお
り、ベースアドレスのみがカードからカードへ変化する
ことができる。このアーキテクチャは、Family II ＳＣ
ＳＩコントローラのための事実上の基準となっており、
現存の設計は全てこの協定に従っている。レジスタは以
下の通りである。
【００１０】ＣＩＲ コマンドインタフェースレジスタ
（Command Interface Register） このレジスタは、４バイト即時コマンド、又は処理すべ
きシステム制御ブロック（ＳＣＢ）のシステムメモリア
ドレスの何れかを通信する。
【００１１】ＡＴＴＮ アテンションレジスタ（Attent
ion Register） このレジスタはコマンドを開始するようサブシステムへ
通知する。
【００１２】ＢＣＲ 基本制御レジスタ（Basic Contro
l Register） このレジスタは、リセットを実行し、システム割込み又
はデータ転送を可能にしたり不可能にするようサブシス
テムへ通知する。
【００１３】ＩＳＲ 割込み状態レジスタ（Interrupt
Status Register ） このレジスタは、未解決コマンドにとって状態が使用可
能であることをシステムへ警告する。
【００１４】ＢＳＲ 基本状態レジスタ（Basic Status
Register ） このレジスタは、割込みが保留である、あるいはコマン
ドインタフェースレジスタが満杯又は空である、等のサ
ブシステムの一般的状態をシステムへ提供するビットを
有する。
【００１５】通常、これらのレジスタはＳＣＳＩコント
ローラの主機能論理へハード配線されておらず、むしろ
ウィンドウを提供し、このウィンドウを介してシステム
ＣＰＵはサブシステムマイクロプロセッサへ通話でき
る。従って、ＡＴＴＮレジスタがシステムによって書き
込まれると、ＡＳＩＣは８０３２への割込みを発生す
る。この割込みは、レジスタがシステムによってロード
されたことをマイクロプロセッサへ通知する。次に、マ
イクロプロセッサは、レジスタを読み取り、発行された
高レベルコマンドを解釈し、コマンド処理に必要な低レ
ベル動作を実行する。リトライ、エラー回復又はキャッ
チングを行う決定は、サブシステムマイクロプロセッサ
によって行われ、実行される。コマンドが完了される
と、状態は、インタフェースレジスタ又はウィンドウの
１つを介して、システムＣＰＵへ戻される。これらのレ
ジスタへ書き戻すことによって、サブシステムマイクロ
プロセッサはシステムＣＰＵに対して割込みを発生さ
せ、コマンドが完了したことを表示する。
【００１６】
【発明が解決しようとする課題】以上の点を背景とし
て、本発明の目的は、メインシステムＣＰＵがインタフ
ェースコントローラの全ての内部レジスタへアクセスで
きるようにすることである。
【００１７】
【課題を解決するための手段】本発明の第１の態様は、
システム中央処理装置として機能するマイクロプロセッ
サと、ディジタルデータを受信、記憶、及び配信するた
めの直接アクセス記憶装置と、インタフェースレジスタ
及びオペレーションレジスタを含む内部レジスタを有す
ると共に、前記記憶装置とのデータ交換を指示するため
に前記マイクロプロセッサ及び前記記憶装置と動作的に
接続されているインタフェースコントローラと、を備え
たパーソナルコンピュータシステムであって、前記イン
タフェースレジスタは前記記憶装置によるデータの取扱
いを指示する高レベルコマンドを交換するために前記マ
イクロプロセッサによりアクセス可能であり、前記オペ
レーションレジスタは前記記憶装置との対話を指示する
低レベルコマンドを受信、記憶及び配信するためのもの
であり、前記コントローラは、前記マイクロプロセッサ
による前記オペレーションレジスタへのアクセスを提供
すると共に、前記インタフェースレジスタ及び前記オペ
レーションレジスタへのマイクロプロセッサのアクセス
の順序付けを指示する。
【００１８】本発明の第２の態様は、システム中央処理
装置として機能するマイクロプロセッサと、ディジタル
データを受信、記憶、及び配信するための直接アクセス
記憶装置と、前記記憶装置によるデータの取扱いを指示
する高レベルコマンドを前記中央処理装置と交換するた
めの内部インタフェースレジスタ、及び、前記記憶装置
との対話を指示する低レベルコマンドを受信、記憶及び
配信するための内部オペレーションレジスタを有すると
共に、前記記憶装置とのデータ交換を指示するために前
記マイクロプロセッサ及び前記記憶装置と動作的に接続
されたインタフェースコントローラと、を備えたパーソ
ナルコンピュータシステムであって、前記コントローラ
は、前記インタフェースレジスタとの高レベルコマンド
の交換と前記オペレーションレジスタとの低レベルコマ
ンドの交換とを順次行うために前記インタフェースレジ
スタ及び前記オペレーションレジスタとの動作的接続間
で前記中央処理装置が選択的に切換えられる第１状態
と、前記インタフェースレジスタが前記中央処理装置と
動作的に接続され、前記オペレーションレジスタが低レ
ベルコマンドを交換するために専用インタフェースプロ
セッサと動作的に接続される第２状態と、のうちの１つ
へ制御可能に設定できる。
【００１９】本発明の第３の態様は、システム中央処理
装置として機能するマイクロプロセッサと、ディジタル
データを受信、記憶及び配信するための直接アクセス記
憶装置と、を有するパーソナルコンピュータシステムで
使用するためのインタフェースコントローラであって、
記憶装置によるデータの取扱いを指示する高レベルコマ
ンドを中央処理装置と交換するための内部インタフェー
スレジスタと、記憶装置との対話を指示する低レベルコ
マンドを受信、記憶及び配信するための内部オペレーシ
ョンレジスタと、を備え、前記インタフェースレジスタ
との高レベルコマンドの交換と前記オペレーションレジ
スタとの低レベルコマンドの交換とを順次行うために前
記インタフェースレジスタ及び前記オペレーションレジ
スタとの動作的接続間で中央処理装置が選択的に切換え
られる第１状態と、前記インタフェースレジスタが前記
中央処理装置と動作的に接続され、前記オペレーション
レジスタが低レベルコマンドを交換するために専用イン
タフェースプロセッサと動作的に接続される第２状態
と、のうちの１つへ制御可能に設定できる。
【００２０】
【作用】本発明は、レジスタへの現存のサブシステムマ
イクロプロセッサインタフェースと共に実行される。あ
るいは、レジスタは、モードピンにより排他的且つ選択
可能である。モードピンは＋５ボルト又はアースへ接続
されるピンであり、これによりチップは、１つのモード
又は他のモードで連続的に作動させられる。この変化で
は、いずれかのインタフェースがインタフェースコント
ローラの内部レジスタへの完全アクセスを有する。この
ようなアクセスを可能にすることによって、多重タスキ
ングの可能性が所望されないところでは、必要とされる
構成要素パーツ数を減少させることができる。また、以
下により詳細に説明されるように、ＳＣＳＩ能力を提供
するコストが大幅に低減される。
【００２１】
【実施例】図面を参照すると、本発明が適用されたマイ
クロコンピュータ１０が示されている（図１）。上述の
ように、コンピュータ１０は、対応のモニタ１１と、キ
ーボード１２と、プリンタ又はプロッタ１４と、を有し
ている。コンピュータ１０は、図２に示されるように、
ディジタルデータを処理し記憶するために給電されたデ
ータ処理及び記憶構成要素を受け入れるように密閉され
た包囲空間をシャシー１９と共働して画定するカバー１
５を有する。これらの構成要素のうちの少なくともどれ
かは、シャシー１９へ搭載された多層プレーナ２０又は
マザーボードに取り付けられている。多層プレーナ２０
は、上記のような構成要素や、フロッピーディスクドラ
イブ、種々の形の直接アクセス記憶装置、アクセサリカ
ード又はボード等の他の関連要素等を含むコンピュータ
１０の構成要素を電気的に相互接続するための手段を提
供する。
【００２２】シャシー１９はベース及びリヤパネル（図
２）を有し、磁気ディスク又は光学ディスク用のディス
クドライブやテープバックアップドライブのようなデー
タ記憶装置を受け入れるための少なくとも１つの開放区
画を画定する。図示された形では、上部区画２２は第１
の大きさの周辺ドライブ（３．５インチドライブとして
知られるようなもの）を受け入れるのに用いられる。フ
ロッピーディスクドライブ、即ち、一般に知られている
ように挿入されたディスケットを受け取り、ディスケッ
トを使用してデータを受信、記憶及び配信できる取外し
可能な媒体直接アクセス記憶装置は、上部区画２２に提
供される。
【００２３】上記構造を本発明に関連付ける前に、パー
ソナルコンピュータシステム１０の一般的な動作の要約
を概説する。図３を参照すると、本発明に従うシステム
１０等のコンピュータシステムの種々の構成要素を説明
するパーソナルコンピュータシステムのブロック図が示
されている。これには、プレーナ２０に取り付けられた
構成要素と、Ｉ／Ｏスロット及びパーソナルコンピュー
タシステムの他のハードウェアへのプレーナの接続と、
が含まれる。プレーナにはシステムプロセッサ３２が接
続されている。任意の適切なマイクロプロセッサをＣＰ
Ｕ３２として使用することができるが、その１つとし
て、インテル社により販売されている８０３８６が挙げ
られる。ＣＰＵ３２は、高速ＣＰＵローカルバス３４に
よって、バスインタフェースコントロールユニット３５
と、単一インラインメモリモジュール（ＳＩＭＭ）とし
てここでは示される揮発性ランダムアクセスメモリ（Ｒ
ＡＭ）３６と、ＣＰＵ３２への基本入出力動作のための
命令を記憶するＢＩＯＳ・ＲＯＭ３８と、へ接続されて
いる。ＢＩＯＳ・ＲＯＭ３８には、Ｉ／Ｏ装置とマイク
ロプロセッサ３２のオペレーティングシステムとの間で
インタフェースをとるために使用されるＢＩＯＳが含ま
れる。ＲＯＭ３８に記憶される命令は、ＢＩＯＳの実行
時間を減少させるためにＲＡＭ３６にコピーされること
ができる。
【００２４】本発明は特に図３のシステムブロック図に
関して以下に説明されるが、まず始めに、本発明に従う
装置及び方法はプレーナボードの他のハードウェア構成
でも使用できると考えられることを理解すべきである。
例えば、システムプロセッサは、Intel 80286 又は 804
86マイクロプロセッサでもよい。
【００２５】図３において、ＣＰＵローカルバス３４
（データ、アドレス及び制御構成要素を含む）は、演算
コプロセッサ３９及び小型コンピュータシステムインタ
フェース（ＳＣＳＩ）コントローラ４０と、マイクロプ
ロセッサ３２との接続も提供する。ＳＣＳＩコントロー
ラ４０は、コンピュータ設計及び操作の当業者に知られ
ているように、また上述のように、読取専用メモリ（Ｒ
ＯＭ）４１と、ＲＡＭ４２と、図面の右側に示されたＩ
／Ｏ接続により容易にされる種々のタイプの適切な外部
装置と、へ接続されている。あるいは、接続可能であ
る。ＳＣＳＩコントローラ４０は、固定又は取外し可能
な媒体電磁記憶装置（ハード及びフロッピーディスクド
ライブとしても知られる）、電気光学的テープ及び他の
記憶装置等の記憶メモリ装置を制御する際に、インタフ
ェースコントローラとして機能する。本発明によると、
インタフェースコントローラ４０はある特性を有し、以
下により詳細に説明されるように、パーソナルコンピュ
ータシステム１０の他の構成要素と共働する。
【００２６】バスインタフェースコントローラ（ＢＩ
Ｃ）３５は、ＣＰＵローカルバス３４をＩ／Ｏバス４４
と結合させる。バス４４によって、ＢＩＣ３５は、MICR
O CHANNEL アダプタカード４５を受け入れるための複数
のＩ／Ｏスロットを有する MICRO CHANNELバス等の任意
の機能バスと結合される。 MICRO CHANNELアダプタカー
ド４５は、更に、Ｉ／Ｏ装置又はメモリ（図示せず）へ
接続される。Ｉ／Ｏバス４４は、アドレス、データ及び
制御構成要素を含む。
【００２７】Ｉ／Ｏバス４４に沿って結合されているの
は、グラフィック情報を記憶するためのビデオＲＡＭ
（ＶＲＡＭ）４８及び画像情報を記憶するためＶＲＡＭ
４９と関連するビデオ信号プロセッサ４６等の種々のＩ
／Ｏ構成要素である。プロセッサ４６とで交換されるビ
デオ信号は、ディジタル−アナログ変換器（ＤＡＣ）５
０を通ってモニタ又は他のディスプレイ装置へ渡され
る。また、ビデオレコーダ／プレーヤ、カメラ等の形を
とり、ここでは自然画像入出力と称される装置へＶＳＰ
４６を直接接続させる備えが成される。またＩ／Ｏバス
４４は、ＤＳＰ５１による信号の処理及びこのような処
理に含まれるデータに対するソフトウェア命令を記憶す
るのに使用可能である対応の命令ＲＡＭ５２及びデータ
ＲＡＭ５４を有するディジタル信号プロセッサ（ＤＳ
Ｐ）５１と結合される。ＤＳＰ５１は、音声コントロー
ラ５５を備えることにより音声入力及び出力を処理し、
アナログインタフェースコントローラ５６を備えること
によって他の信号を取扱うことを提供する。最後に、Ｉ
／Ｏバス４４は、対応する電気的消去可能なプログラマ
ブル読取専用メモリ（ＥＥＰＲＯＭ）５９を有する入出
力コントローラ５８と結合される。これによって、入力
及び出力は、フロッピーディスクドライブ、プリンタ又
はプロッタ１４、キーボード１２、マウス又はポインテ
ィング装置（図示せず）及びシリアルポートによるもの
を含む従来の周辺機器とで交換される。
【００２８】本発明によると、メインシステムＣＰＵ
は、上述のように、インタフェースコントローラ４０の
全ての内部レジスタ（図３には図示せず）をアクセスす
ることができる。これは、レジスタへの現存のマイクロ
プロセッサインタフェースと共に実行することができ
る。あるいは、レジスタはモードピンによって排他的且
つ選択可能である。モードピンは＋５ボルト又はアース
へ接続されるピンであり、これにより、チップは１つの
モード又は他のモードで連続的に作動させられる。この
変化では、何れかのインタフェースがインタフェースコ
ントローラの内部レジスタへの完全アクセスを有する。
従って、本発明によると、インタフェースコントローラ
４０はインタフェースレジスタ及びオペレーションレジ
スタを含む内部レジスタを有し（上記のように）、記憶
装置とのデータ交換を指示するためにシステムＣＰＵ３
２及び記憶装置と動作的に接続される。インタフェース
コントローラ４０は、記憶装置によるデータの取扱いを
指示する高レベルコマンドを交換するためにシステムＣ
ＰＵ３２へアクセス可能なインタフェースレジスタと、
記憶装置との対話を指示する低レベルコマンドを受信、
記憶及び配信するために備えられたオペレーションレジ
スタと、を有する。インタフェースコントローラ４０は
システムＣＰＵ３２によるオペレーションレジスタへの
アクセスを提供し、以下により詳細に説明されるインタ
フェースレジスタ及びオペレーションレジスタへのＣＰ
Ｕアクセスの順序付けを指示する。
【００２９】インタフェースコントローラ４０は、本発
明によると、２つの状態のうちの１つに制御可能に設定
できる。これらの状態とは、インタフェースレジスタと
での高レベルコマンドの交換と、オペレーションレジス
タとでの低レベルコマンドの交換とを順次行うために、
インタフェースレジスタ及びオペレーションレジスタと
の動作的接続間でＣＰＵ３２が選択的に切り換えられる
第１状態と、インタフェースレジスタがＣＰＵ３２と動
作的に接続され、オペレーションレジスタが低レベルコ
マンドを交換するために専用インタフェースプロセッサ
と動作的に接続されている第２状態と、である。その変
化が実行されると、コスト及びパーツ数の低減という目
標は、所望される場合に実現させることができる。即
ち、サブシステムマイクロプロセッサは、低レベル処理
を行うために使用されているＣＰＵについては省略可能
である。これによって、ＲＡＭ、ＲＯＭ及びオシレータ
も省くことができ、さもなくばサブシステムで使用され
る可能性のある構成要素の半分以上を排除することがで
きる。
【００３０】インタフェースコントローラを第１状態へ
設定するための選択は、交換条件を示す。システムＣＰ
Ｕ３２は、サブシステムマイクロプロセッサ（図３には
示さず）により既に実行された機能を実行しなければな
らない。これは、最適な多重タスキングではない。しか
しながら、単一タスキングオペレーティングシステムで
は、未解決のＩ／Ｏコマンドがある場合、システムＣＰ
Ｕは、それが終了するのを待機しなければならず、他の
ワークを実行することができない。無為に待機するくら
いなら、システムＣＰＵはＳＣＳＩサブシステムを駆動
するのに使用することができる。従って、単一タスキン
グオペレーティングシステムでは、性能は損失されず
に、利用可能な処理資源がより良く使用されており、全
体のシステムコストも低減される。
【００３１】理想的な解決であるためには、このサブシ
ステムは、上記第２状態に設定されたインタフェースコ
ントローラと上記の専用インタフェースプロセッサとを
使用する他のＳＣＳＩサブシステムと互換性のあるソフ
トウェアでなければならない。これは、基本入出力シス
テム（即ちＢＩＯＳ）と現存のコントローラ用に書かれ
た装置ドライバとが、このコントローラと共に作動しな
ければならないことを意味する。明らかに、ＣＰＵが低
レベル処理を実行する場合、このサブシステムは既に設
計されたものとは根本的に異なる。しかしながら、この
実行は、ＢＩＯＳ又は装置ドライバの観点からは同一に
見えるように行われなければならない。
【００３２】ＢＩＯＳインタフェースを排他的に使用す
るオペレーティングシステムでは、サブシステムを駆動
するために要求される余分のコードを現存のＢＩＯＳコ
ードへ追加することによって、互換性はかなり容易に保
証される。これによって、ＢＩＯＳとインタフェースを
とる割込み１３が支援すべき全てのものなので、互換性
が保証される。
【００３３】ＳＣＳＩサブシステムをプログラムするた
めにその独自の装置ドライバを使用するオペレーティン
グシステムについては、互換性はそれほど簡単ではな
い。これらの装置ドライバはＢＩＯＳインタフェースを
使用しない。これらは、上記セクションで記載したイン
タフェースレジスタへ書き込むことによって、サブシス
テムのハードウェアを直接プログラムする。次に、サブ
システムがコマンド処理を終了したことを示す割込みを
待機する。これは、勿論、設計にサブシステムマイクロ
プロセッサが存在していると仮定している。
【００３４】この問題を解決するために、装置ドライバ
を「造り上げる（fake out）」必要があり、マイクロプ
ロセッサ駆動ＳＣＳＩサブシステムと、本発明により可
能なコスト低減ＳＣＳＩサブシステムとの間に明白な違
いは全くない。これを行うために、通常はサブシステム
マイクロプロセッサへいくＡＳＩＣからの割込み信号
は、システムＣＰＵへ接続される。使用されていない割
込みレベルが好ましいが、もし利用できるものがなけれ
ば、現在使用されているものを共用することができ、Ｃ
ＰＵは割込みのソースを見つけるためにポーリングす
る。サブシステム機能を駆動するのに必要なコードは割
込みに続いて実行される。
【００３５】このような命令の流れは図５に示されてお
り、以下に説明される。第１に、装置ドライバはインタ
フェースコントローラ４０へコマンドを送信する。これ
は、サブシステムコマンドブロック、即ちＳＣＢのアド
レスでＣＩＲを書き込み、インタフェースコントローラ
を起動するためにＡＴＴＮレジスタへ書き込むことによ
って行われる。ＡＴＴＮレジスタがシステムＣＰＵによ
り書き込まれると、ここではＭＰＩＮＴと識別される信
号をＡＳＩＣが発生する。従来の設計（即ち、上記第２
状態にコントローラ４０を設置する設計）では、これ
は、サブシステムマイクロプロセッサへ割込み、コマン
ド完了に必要なステップを実行する。図示された実行
（上記第１状態にコントローラ４０を設置）では、ＭＰ
ＩＮＴはＣＰＵ３２へ配線されている。このソースによ
り割り込まれると、ＣＰＵ３２は、図４に概略的に示さ
れる「サブシステムマイクロコードエミュレーション割
込みルーチン」へ制御を転送する。
【００３６】このエミュレーションルーチン及びインタ
フェースコントローラ４０レジスタアクセスへの変化に
よって、ＣＰＵ３２は、通常サブシステムマイクロプロ
セッサ（今は存在しない）により実行される機能を実行
することができる。これらには、タイミング、プロトコ
ル、及びＳＣＳＩ装置との低レベル対話が全て含まれ
る。これが単一タスキングシステムであるとすれば、こ
れらの機能を実行する際にＣＰＵ３２により費やされる
時間は、さもなくばサブシステムの終了を待機するのに
消費される時間である。従って、これは、プロセッサ資
源のより効率的使用である。ＣＰＵ３２はサブシステム
マイクロプロセッサよりかなり速く、短時間でコマンド
を取り出し変換することができるので、ある場合には、
この実行は従来のアプローチより高速である。サブシス
テム機能が完了すると、ＣＰＵはＩＳＲへ書き込み、イ
ンタフェースコントローラ４０にＳＹＳＩＮＴを発生さ
せる。通常は、これはＣＰＵへ直ちに割込み、エミュレ
ーションルーチンからブランチアウトさせる。従って、
このルーチンの末端は、割込みが不可能になるようにコ
ード化されなければならない。そして、ＩＳＲが書き込
まれ、ＣＰＵがエミュレーションルーチンから戻る際に
再度使用可能にされる。
【００３７】エミュレーションルーチンから戻った直
後、ＣＰＵは、主装置ドライバコードから再度割り込ま
れる。このときは、ＳＣＳＩサブシステムからのコマン
ド完了割込みによる。制御が装置ドライバの割込みルー
チンへ転送される。このルーチンがＳＣＳＩサブシステ
ムレジスタをポーリングすると、コマンドが完了し、従
来の設計と全く同様に、状態が利用可能であることがわ
かる。装置ドライバの観点からは、何も変わらない。新
しいスタイルの実行による影響はなく、任意の他のＳＣ
ＳＩサブシステムにおけると同様に正確に機能する。こ
のＳＣＳＩコントローラの実行は、現存のＳＣＳＩコン
トローラよりも、論理及びボードスペース、更にコスト
において、大幅な節約を示す。また、システムレジスタ
インタフェースアーキテクチャへの他の全ての実行と完
全に互換性がある。
【００３８】
【発明の効果】以上説明したように、本発明によって、
メインシステムＣＰＵは、インタフェースコントローラ
の全ての内部レジスタをアクセスできるようになる。
【図面の簡単な説明】
【図１】本発明が適用されたパーソナルコンピュータの
斜視図である。
【図２】図１のパーソナルコンピュータの特定要素（シ
ャシー、カバー及びプレーナボード等を含む）の分解斜
視図であり、これらの要素間の関係を説明している。
【図３】図１及び図２のパーソナルコンピュータのある
構成要素の略図である。
【図４】本発明が適用されたインタフェースコントロー
ラの機能の概略的なフローチャートである。
【符号の説明】
１０ マイクロコンピュータ １１ モニタ １２ キーボード １４ プリンタ又はプロッタ １５ カバー １９ シャシー ２０ 多層プレーナ ３２ システムプロセッサ ４０ 小型コンピュータシステムインタフェースコン
トローラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リチャード ダブリュー． ヴーアヒーズ アメリカ合衆国33431、フロリダ州ボカ ラトン、ノースウエスト サード アヴェ ニュー 4072

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 システム中央処理装置として機能するマ
    イクロプロセッサと、 ディジタルデータを受信、記憶、及び配信するための直
    接アクセス記憶装置と、 インタフェースレジスタ及びオペレーションレジスタを
    含む内部レジスタを有すると共に、前記記憶装置とのデ
    ータ交換を指示するために前記マイクロプロセッサ及び
    前記記憶装置と動作的に接続されるインタフェースコン
    トローラと、 を備えたパーソナルコンピュータシステムであって、 前記インタフェースレジスタは、前記記憶装置によるデ
    ータの取扱いを指示する高レベルコマンドを交換するた
    めに、前記マイクロプロセッサによりアクセス可能であ
    り、 前記オペレーションレジスタは、前記記憶装置との対話
    を指示する低レベルコマンドを受信、記憶及び配信する
    ためのものであり、 前記コントローラは、前記マイクロプロセッサによる前
    記オペレーションレジスタへのアクセスを提供すると共
    に、前記インタフェースレジスタ及び前記オペレーショ
    ンレジスタへのマイクロプロセッサのアクセスの順序付
    けを指示する、 パーソナルコンピュータシステム。
  2. 【請求項２】 前記オペレーションレジスタとで低レベ
    ルコマンドを交換するために前記コントローラと動作的
    に接続された専用インタフェースプロセッサを更に備え
    た請求項１記載のパーソナルコンピュータシステム。
  3. 【請求項３】 システム中央処理装置として機能するマ
    イクロプロセッサと、 ディジタルデータを受信、記憶、及び配信するための直
    接アクセス記憶装置と、 前記記憶装置によるデータの取扱いを指示する高レベル
    コマンドを前記中央処理装置とで交換するための内部イ
    ンタフェースレジスタと、前記記憶装置との対話を指示
    する低レベルコマンドを受信、記憶及び配信するための
    内部オペレーションレジスタと、を有すると共に、前記
    記憶装置とのデータ交換を指示するために前記マイクロ
    プロセッサ及び前記記憶装置と動作的に接続されたイン
    タフェースコントローラと、 を備えたパーソナルコンピュータシステムであって、 前記コントローラは、 前記インタフェースレジスタとの高レベルコマンドの交
    換と、前記オペレーションレジスタとの低レベルコマン
    ドの交換と、を順次行うために、前記インタフェースレ
    ジスタ及び前記オペレーションレジスタとの動作的接続
    間で、前記中央処理装置が選択的に切換えられる第１状
    態と、 前記インタフェースレジスタが前記中央処理装置と動作
    的に接続され、前記オペレーションレジスタが低レベル
    コマンドを交換するために専用インタフェースプロセッ
    サと動作的に接続される第２状態と、 のうちの１つへ制御可能に設定できる、 パーソナルコンピュータシステム。
  4. 【請求項４】 前記コントローラは前記第１状態へ設定
    される請求項３記載のパーソナルコンピュータシステ
    ム。
  5. 【請求項５】 前記オペレーションレジスタとで低レベ
    ルコマンドを交換するために前記コントローラと動作的
    に接続された専用インタフェースプロセッサを更に含
    み、前記コントローラは前記第２状態へ設定される請求
    項３記載のパーソナルコンピュータシステム。
  6. 【請求項６】 システム中央処理装置として機能するマ
    イクロプロセッサと、ディジタルデータを受信、記憶及
    び配信するための直接アクセス記憶装置と、を有するパ
    ーソナルコンピュータシステムで使用するためのインタ
    フェースコントローラであって、 記憶装置によるデータの取扱いを指示する高レベルコマ
    ンドを中央処理装置と交換するための内部インタフェー
    スレジスタと、記憶装置との対話を指示する低レベルコ
    マンドを受信、記憶及び配信するための内部オペレーシ
    ョンレジスタと、を備え、 前記インタフェースレジスタとの高レベルコマンドの交
    換と、前記オペレーションレジスタとの低レベルコマン
    ドの交換と、を順次行うために、前記インタフェースレ
    ジスタ及び前記オペレーションレジスタとの動作的接続
    間で、中央処理装置が選択的に切換えられる第１状態
    と、 前記インタフェースレジスタが前記中央処理装置と動作
    的に接続され、前記オペレーションレジスタが低レベル
    コマンドを交換するために専用インタフェースプロセッ
    サと動作的に接続される第２状態と、 のうちの１つへ制御可能に設定できる、 インタフェースコントローラ。
JP5043774A 1992-04-06 1993-03-04 パーソナルコンピュータシステム及びそのためのインタフェースコントローラ Pending JPH064452A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/864,267 US5293590A (en) 1992-04-06 1992-04-06 Personal computer with interface controller
US864267 1992-04-06

Publications (1)

Publication Number Publication Date
JPH064452A true JPH064452A (ja) 1994-01-14

Family

ID=25342881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5043774A Pending JPH064452A (ja) 1992-04-06 1993-03-04 パーソナルコンピュータシステム及びそのためのインタフェースコントローラ

Country Status (2)

Country Link
US (1) US5293590A (ja)
JP (1) JPH064452A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371861A (en) * 1992-09-15 1994-12-06 International Business Machines Corp. Personal computer with small computer system interface (SCSI) data flow storage controller capable of storing and processing multiple command descriptions ("threads")
US5884093A (en) * 1994-09-02 1999-03-16 Rock Solid Systems, Inc. Hard disk cache for CD-ROM and other slow access time devices
US5661848A (en) * 1994-09-08 1997-08-26 Western Digital Corp Multi-drive controller with encoder circuitry that generates ECC check bytes using the finite field for optical data for appending to data flowing to HDA
US5790837A (en) * 1996-09-11 1998-08-04 Ensoniq Corporation Method and system for device virtualization based on an interrupt request in a dos-based environment
US5937185A (en) * 1996-09-11 1999-08-10 Creative Technology, Inc. Method and system for device virtualization based on an interrupt request in a DOS-based environment
FR2812502B1 (fr) * 2000-07-25 2002-12-20 Canon Kk Insertion et extraction de message dans des donnees numeriques
US9910801B2 (en) * 2014-08-01 2018-03-06 Universiti Teknologi Malaysia Processor model using a single large linear registers, with new interfacing signals supporting FIFO-base I/O ports, and interrupt-driven burst transfers eliminating DMA, bridges, and external I/O bus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034914A (en) * 1986-05-15 1991-07-23 Aquidneck Systems International, Inc. Optical disk data storage method and apparatus with buffered interface
US4864532A (en) * 1987-09-21 1989-09-05 Unisys Corporation Small computer systems interface--data link processor
US4965801A (en) * 1987-09-28 1990-10-23 Ncr Corporation Architectural arrangement for a SCSI disk controller integrated circuit

Also Published As

Publication number Publication date
US5293590A (en) 1994-03-08

Similar Documents

Publication Publication Date Title
JP2507227B2 (ja) デ―タ・フロ―・コントロ―ラ
US5299315A (en) Personal computer with programmable threshold FIFO registers for data transfer
US5353417A (en) Personal computer with bus interface controller coupled directly with local processor and input/output data buses and for anticipating memory control changes on arbitration for bus access
JPH03660B2 (ja)
US5276864A (en) Personal computer with alternate system controller error detection
JPH064452A (ja) パーソナルコンピュータシステム及びそのためのインタフェースコントローラ
US5287476A (en) Personal computer system with storage controller controlling data transfer
EP0518504B1 (en) Personal computer with local bus arbitration
US5655106A (en) Personal computer with riser connector for expansion bus and alternate master
CA2145924C (en) Dasd capacity in excess of 528 megabytes apparatus and method for personal computers
CA2065997C (en) Personal computer with alternate system controller
US5550991A (en) Personal computer system having high speed local processor bus and storage controller with FIFO memory coupled directly thereto
US5630078A (en) Personal computer with processor reset control
JP2982839B2 (ja) パーソナルコンピュータシステム
JP2829098B2 (ja) コンピュータシステム
EP0516323A1 (en) Personal computer systems
CA2065992A1 (en) Personal computer with enhanced memory access and method
JPH06168061A (ja) Ｓｃｓｉバス電源制御を備えたパーソナル・コンピュータ
JPH05143517A (ja) パーソナル・コンピユータ・システム
JPH0628311A (ja) 代替システムコントローラサブシステムを備えたパーソナルコンピュータ
JPH05128055A (ja) 代替システム制御装置用の装備を有したパーソナル・コンピユータ・システム
JPH04316123A (ja) 磁気ディスク制御装置