JPH0642450B2 - 半導体薄膜の形成方法 - Google Patents

半導体薄膜の形成方法

Info

Publication number
JPH0642450B2
JPH0642450B2 JP58035762A JP3576283A JPH0642450B2 JP H0642450 B2 JPH0642450 B2 JP H0642450B2 JP 58035762 A JP58035762 A JP 58035762A JP 3576283 A JP3576283 A JP 3576283A JP H0642450 B2 JPH0642450 B2 JP H0642450B2
Authority
JP
Japan
Prior art keywords
thin film
glow discharge
disilane
semiconductor thin
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58035762A
Other languages
English (en)
Other versions
JPS59161811A (ja
Inventor
信弘 福田
賢司 宮地
隆行 寺本
秀実 竹之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Toatsu Chemicals Inc
Original Assignee
Mitsui Toatsu Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Toatsu Chemicals Inc filed Critical Mitsui Toatsu Chemicals Inc
Priority to JP58035762A priority Critical patent/JPH0642450B2/ja
Publication of JPS59161811A publication Critical patent/JPS59161811A/ja
Publication of JPH0642450B2 publication Critical patent/JPH0642450B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】 本発明はp型の非晶質シリコンからなる半導体薄膜の形
成方法に関し、特に広い光学禁制帯巾を有する該薄膜の
形成方法に関する。
非晶質シリコン(以下a−Si:Hと記す)薄膜は最近よ
く研究されており、その用途は太陽電池、感光ドラム、
画像読取装置の走査回路、画像表示デバイスの駆動回路
等に開けている。
しかして、かかるp型のa−Si:H薄膜を太陽電池の窓
材料すなわち低入射光損失の薄膜として用いる場合、該
シリコン薄膜の光学禁制帯巾(以下Eoptと記す)は
できるだけ大きいことが望ましい。なぜならEoptよ
りも大なるエネルギーを有する光は、光活性層に届く前
に該p型のa−Si:H層でカットされてしまい有効に利
用されないからである。
従来技術では、シリコン原料のみでかかる窓材料を形成
することは困難であった故、シリコンに炭素や窒素を導
入した非晶質シリコンカーバイト(以下a−SiCxと記
す)や非晶質シリコンナイトライド(以下a−SiNyと記
す)が検討され、ボロンをドープしたp型a−SiCxはヘ
テロ接合の窓材料として一部実用に供せられている。
しかしながら、(i)a−SiCxやa−SiNyは本来電気を
通しにくい性質のものであり、これらを窓材料として用
いる場合には低い電気伝導性に起因する問題を含むもの
であった。a−SiCxやa−SiNyにおいては、CやNの量
を大にしてxやyの値を大きくするとEoptが大きく
なるが、電気伝導性が著しく低下するので、やたらxや
yの値を大きくしてEoptを増大せしめることができ
なかった。たとえばp型a−SiCxではEoptを1.9〜
2.0eVで用いる時が電気伝導性とのバランスの上から最
適であるとされているが、この時の導電率は約10-7s・
cm-1とやはり低く、太陽電池のような光電変換素子にお
いては窓材料が抵抗成分として作用し、効率の改善には
不利になる。
(ii)さらにa−SiCx形成のためには炭素源を原料とし
て用いねばならない。この結果グロー放電室内部には炭
素が析出するので、該析出炭素を除去せねばならぬとい
う新たな問題が発生する。上記の如く導電率はa−SiCx
のxの値に大きく影響されるので、シリコン原料と炭素
原料との組成、制御を厳密に行わねばならず、プロセス
が複雑になる。
本発明にかかる点に鑑みてなされたもので、その目的
は、窓材料として好適な半導体薄膜をシリコン原料のみ
から形成する方法を提供することにある。
本発明者らは、上記観点から鋭意検討した結果、ジシラ
ンガスを用いてグロー放電分解することにより形成した
シリコン薄膜はEoptが増大するという知見を得(特
開昭57-134709号)、さらに放電条件の検討を進めた結
果、驚くべきことにp型の導電性付与物質を添加して、
広いEopt、場合によっては1.8eVを越えるEopt
を有するp型a−Si:H膜を得ることのできる放電条件
を見出して本発明を完成した。該p型a−Si:H膜は、
導伝度が10-4S/cmを越えて大きいことから、pin型
非晶質太陽電池の光入射側に用いる窓材料として好適な
性質を有するものである。
すなわち、本発明は、ジシランまたはジシランと希釈ガ
スにさらにp型の導電性付与物質を添加した混合ガスを
原料としてグロー放電により分解し、基板上のp型の半
導体薄膜を形成する方法において、上記ジシラン単位質
量(g)当たり式(I) グロー放電エネルギー(J/g−Si2H6)={(印加す
るグロー放電電力(W))×(ジシラン重量分率)}/
{(原料ガス流量(L/sec))×(平均分子量
(g)/22.4(L))}(I) で算出される5.5kJ以下のグロー放電エネルギーを印加
して上記薄膜を形成することを特徴とする広い光学禁制
帯巾を有する窓材用半導体薄膜の形成方法を提供するも
のである。
以下、本発明の構成要件を詳細に分解する。
本発明においてジシランとは一般式SinH2n+2であらわさ
れるポリシラン化合物においてn=2の物質である。勿
論、高純度であることが好ましいが、グロー放電中でジ
シラン等(該一般式においてn=3,4)等高度のもの
が含まれていることは何らさしつかえないが、これらの
含有量は5%以下であることが好ましい。また、ジシラ
ンの代わりにモノシラン(n=1)を使用したのでは本
発明の目的を達成することができないので決して使用し
てはならないことに注意すべきである。
ジシランはモノシランを無声放電して一部ジシランに変
化せしめる物理的な合成方法によったものでもよいが、
太陽電池を工業的に生産する点から、安定した品質のも
のが大量に得られる科学的な合成方法(たとえばヘキサ
クロロジシランを還元する等の方法)によるものがより
好ましい。
本発明において、必要に応じて使用するp型の導電性付
与物質とは、たとえばB2H6(ジボラン)等III族元素化
合物である。これらの物質のジシランに対する使用割合
はジシラン100容量部に対して0.1〜5容量部である。ジ
シラン等を希釈する希釈ガスとしては、H2、He,Ne、Ar等
が用いられる。ジシランに対して用いる希釈ガスの総量
はジシラン1容量部あたり4容量部ないし20容量部好ま
しくは10容量部以上である。また、p型の導電性付与物
質に対しては、該物質1容量部に対し、10〜1000容量部
の希釈ガスを用いる。
本発明においてはかかる希釈ガスを用いてa−Si:H薄
膜を形成することが好ましい。該ガスを用いることによ
り、電気的特性が向上するが、多分微量不純物の影響を
少なくし、プラズマによる膜の損傷を緩和する役割を有
しているのではなかろうかと考えられる。希釈の割合に
ついては、特に限定されるものではないが上記のごとく
5〜20vol%の範囲にあることが製造上便利であり、前
記の効果が大いに発揮される。
本発明においては、上記のごとく、ジシラン単位質量当
り5.5KJ以下のグロー放電エネルギーを印加して薄膜を
形成するが、ジシラン単位質量当りのグロー放電エネル
ギーの算出は次の式で行う。
たとえばヘリウム(He)で10vol%に希釈されたジシラ
ン(Si2H6)からなる原料ガス0.5/分に10wのグロー
放電電力を加える場合の該エネルギーはつぎのように計
算する。
原料ガスの平均分子量=(62.2184×0.1+4.0026×0.
9)=9.824(gr) S12H6の重量分率=(62.2184×0.1)/9.824=0.633 これを上記(I)式に代入して いま103JをKJと表わせば、該エネルギーは、1.7[KJ/
g-Si2H6]と表すことができる。我々はこのように定義
してエネルギーを「供給エネルギー」と呼んでいる。し
かして、該供給エネルギー5.5[KJ/g-Si2H6]以下という
条件は、ドーピングを実質的に行わないi層を形成する
という観点からは、むしろ特性の悪い膜が形成される条
件であり、避けなければならないとされている条件であ
ることに注意しなければならない。
上記のグロー放電エネルギーの下限値については特に制
限がない。要するに、安定したグロー数電状態を形成し
うるものであればよい。この値はグロー放電設備の状況
及び使用する原料ガスの状況によっても変化する。好ま
しい具体例としては、ジシラン単独やHeやAr(アルゴ
ン)等の希釈ガスで希釈された原料ガスの場合には0.5K
J/g−Si2H6以上であり、H2(水素)希釈の場合、やや
大きくして1.5KJ/g−Si2H6以上である。なお、この印
加グロー放電エネルギーを、5.5KJを越えて大ならしめ
ると、Eoptが急激に低下して仕舞い、本発明の目的
を達成することができない。
本発明においてはa−Si:H薄膜を形成する時に、原料
ガス流量を多くすることが好ましい。前記のエネルギー
算出式において、該流量は分母にあり、流量を大きくす
ればそれだけ印加できるグロー放電電力を大きくでると
ともに、電力のバラツキの許容範囲も大きくなり、放電
管理が容易になるからである。そして、流量が多くなっ
た分だけa−Si:H薄膜の形成速度も大きくなるという
利点があり、p型a−Si:Hの導電率のバラツキが少な
くなるとともにi型a−Si:H薄膜の光感度を大きくす
るという好ましい結果も得ることができる。好ましい流
量の範囲はグロー放電設備の形状、容量、材質等により
変化するのでその範囲を一義的に特定することは困難で
あるが、i型a−Si:H薄膜の形成時には10Å/sec好
ましくは20Å/secを越える形成速度を維持するような
原料ガス流量が好ましい。
さらに本発明においては、a−Si:H薄膜形成時の圧力
を高くして1〜10Torrの範囲で行うことが好ましい。圧
力を上昇せしめることにより光感度が改善される。この
詳細な理由は不明であるが、圧力上昇によって、プラズ
マの平均自由工程が小さくなり、プラズマが直接a−S
i:H薄膜を損傷するように働かなくなるのではないか
と考えられる。
本発明においては、a−Si:H薄膜を形成するときの温
度は450℃以下に維持される。好ましくは100℃〜400℃
である。
グロー放電エネルギーを等しくする場合には、温度の低
い方がEoptは大きくなるが、100℃よりも低い温度
ではa−Si:H薄膜の形成が効果的に進行しない。具体
的には膜が剥離したり、黄色のアモルファスシリコンの
粉末が発生するようになり本発明の目的を達しえない。
また400℃を越える温度においては、アモルファスシリ
コンの膜形成はできるが電気的特性、たとえば光感度が
低下する。
つぎに本発明の実施の態様について記す。グロー放電可
能な反応室中に半導体薄膜を形成すべき基板を配置す
る。減圧下100〜400℃の温度に加熱、保持する。ついで
原料ガスを導入し、ジシラン単位質量当たり5.5KJ以下
のグロー放電エネルギーを印加して圧力1〜10Torrで水
素を含有するa−Si:H薄膜を形成すればよい。
本発明において得られる半導体掃く膜は広い光学禁制帯
巾を有する故に、特にアモルファスシリコン太陽電池を
はじめとする非晶質シリコン光電変換素子の窓材料とし
て好適に使用できるものである。また、バックコンタク
ト材料タンデム接合素子の光入射側に配置される素子の
材料として用いるのに好適である他に、非晶質シリコン
を用いる各種のデバイスにも有用に用いることができ
る。
以下実施例をあげて本発明をさらに具体的に説明する。
実施例1〜3 基板加熱手段、真空排気手段、ガス導入手段及び基板を
設置することのできる平行平板電極を有するグロー放電
室をもつ容量結合型高周波プラズマCVD(Chemical V
apor Deposition)装置の該基板設置部へ、コーニング
社製7059ガラス基板を設置した。油拡散ポンプにより10
-7Torr以下に真空排気しながら、該基板設置部の温度
(薄膜の形成温度)が300℃になるように加熱した。
Heで希釈したジシラン(希釈比Si2H6/He=1/9)お
よびH2希釈のB2H6(希釈比;B2H6/H2=1/99)を導
入し、第1表に示したグロー放電条件によりp型半導体
薄膜を形成した。第1表におけるジシラン、B2H6の流量
は前記の希釈ガスを含んだ全流量を示すものである。薄
膜の形成時間、即ちグロー放電時間は薄膜の膜厚がほぼ
5000Åになるように決定した。この時間は、平均値とし
て13分40秒を要した。Eoptは分光光度計で薄膜の光
吸収係数αを測定した後、入射光のエネルギー(hν)
に対して(αhν)1/2をプロットし、その直線部分を
外挿しhν軸との切片の値として求めた。導電率の測定
は200μの間隔をあけて電極を形成し、この電極間に電
圧を印加し、電流を測る方法で行った。グロー放電エネ
ルギーとEoptの関係を含め結果を第1表に示す。
上記第1表の導電率は光を照射しない場合の値である。
第1表に示したグロー放電条件においてH2希釈のB2H6
添加しないで形成したi型a−Si:H薄膜においては、
AM1.0、100mW/cm2の光導電率は約10-7〜10-6s・cm-1
である。
第1表に示すように、B2H6をジシランに対して4%ドー
プした実施例3においてさえも、そのEoptは1.76eV
と大きいもので、窓材料用の半導体薄膜として好適なも
のであった。
比較例1 実施例1において、放電電力を50Wに増加せしめて、1
3.2kJ/gSi2H6の放電エネルギーでp型a−Si:H薄膜
を形成したところ、Eoptは本発明の実施例1よりも
0.13eVも小さい僅か1.62eVに低下して仕舞った。すなわ
ち、印加する放電エネルギーを、5.5KJを越えて大なら
しめると、Eoptが急激に低下して仕舞い、到底窓材
料用の半導体薄膜を提供すると云う本発明の目的を達成
することができないことがわかる。
実施例4〜6 先の実施例1と同じ条件において、薄膜の形成温度のみ
第2表に示すように変更して行った結果を第2表に記
す。何れも、窓材料として好適に使用できる半導体薄膜
が形成されることが明らかである。
比較例2 実施例1において、薄膜の形成温度150℃および6.0kJ/
gSi2H6の放電エネルギーでp型a−Si:H薄膜を形成
したところ、Eoptは、1.73eV、導電率は2.2×10-4
S/cmであった。すなわち、印加する放電エネルギー
を、5.5KJを越えて大ならしめると、Eoptが急激に
低下して仕舞い、到底窓材料用の半導体薄膜を提供する
と云う本発明の目的を達成することができないことがわ
かる。
比較例3 実施例1において、薄膜の形成温度100℃および7.0kJ/
gSi2H6の放電エネルギーでp型a−Si:H薄膜を形成
したところ、Eoptは、1.73eV、導電率は2.5×10-4
S/cmであった。すなわち、印加する放電エネルギー
を、5.5KJを越えて大ならしめると、Eoptが急激に
低下して仕舞い、到底窓材料用の半導体薄膜を提供する
と云う本発明の目的を達成することができないことがわ
かる。
比較例4 実施例1において、薄膜の形成温度150℃および、信学
技報81〔213〕,(1982-1-19),5第7頁〜第9頁〔CPM
81-80〕の開示にならって、10.8kJ/gSi2H6の放電エネ
ルギーでp型a−Si:H薄膜を形成したところ、Eop
tは、1.62eV、導電率は3.1×10-4S/cmであった。す
なわち、印加する放電エネルギーを、5.5KJを越えて大
ならしめると、Eoptが急激に低下して仕舞い、到底
窓材料用の半導体薄膜を提供すると云う本発明の目的を
達成することができないことがわかる。
フロントページの続き (56)参考文献 1.信学技報 81[21],(1982−1− 19),P.7〜9(CPM81−80) Appl.Phys.Leett.37 [8」,(’80−10−15),PP.725〜 727 J.Non−cryst.Solid s.34,(1979),PP.1〜11 信学技報Vol.81,No.255, (1982−2−19),P.29〜36(CPM81 −89)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】ジシランと希釈ガスにさらにp型の導電性
    付与物質を添加した混合ガスを原料としてグロー放電に
    より分解し、基板上にp型の半導体薄膜を形成する方法
    において、上記ジシラン単位質量(g)当たり式(I) グロー放電エネルギー(J/g−Si2H6)={(印加す
    るグロー放電電力(W))×(ジシラン重量分率)}/
    {(原料ガス流量(L/sec))×(平均分子量
    (g)/22.4(L))}(I) で算出される0.5KJ以上、5.5kJ以下のグロー放電エネル
    ギーを印加し、形成温度を100℃以上、250℃以下として
    上記薄膜を形成することを特徴とする1.80eV以上の広い
    光学禁制帯巾を有する窓材料用半導体薄膜の形成方法。
  2. 【請求項2】ジシラン単位質量当たり0.5KJ以上、1.7kJ
    以下のグロー放電エネルギーを印加する特許請求の範囲
    第1項記載の窓材料用半導体薄膜の形成方法。
JP58035762A 1983-03-07 1983-03-07 半導体薄膜の形成方法 Expired - Lifetime JPH0642450B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58035762A JPH0642450B2 (ja) 1983-03-07 1983-03-07 半導体薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58035762A JPH0642450B2 (ja) 1983-03-07 1983-03-07 半導体薄膜の形成方法

Publications (2)

Publication Number Publication Date
JPS59161811A JPS59161811A (ja) 1984-09-12
JPH0642450B2 true JPH0642450B2 (ja) 1994-06-01

Family

ID=12450859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58035762A Expired - Lifetime JPH0642450B2 (ja) 1983-03-07 1983-03-07 半導体薄膜の形成方法

Country Status (1)

Country Link
JP (1) JPH0642450B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2609844B2 (ja) * 1985-06-10 1997-05-14 三洋電機株式会社 エピタキシヤル成長方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
1.信学技報81[21,(1982−1−19),P.7〜9(CPM81−80)
Appl.Phys.Leett.37[8」,(’80−10−15),PP.725〜727
J.Non−cryst.Solids.34,(1979),PP.1〜11
信学技報Vol.81,No.255,(1982−2−19),P.29〜36(CPM81−89)

Also Published As

Publication number Publication date
JPS59161811A (ja) 1984-09-12

Similar Documents

Publication Publication Date Title
JP2579900B2 (ja) アモルフアス半導体膜の堆積方法
EP0309000B1 (en) Amorphous semiconductor and amorphous silicon photovoltaic device
JP2533639B2 (ja) P形炭素添加非晶質シリコンの生成方法
JPH09512665A (ja) 高水素希釈低温プラズマ沈着によって製造される非晶質珪素ベースの器具の向上せしめられた安定化特性
JP2616929B2 (ja) 微結晶炭化ケイ素半導体膜の製造方法
JPH07123112B2 (ja) p形アモルファス半導体を堆積させる方法及び電子写真用光受容体の製造方法
US5151255A (en) Method for forming window material for solar cells and method for producing amorphous silicon solar cell
Kim et al. Use of a carbon‐alloyed graded‐band‐gap layer at the p/i interface to improve the photocharacteristics of amorphous silicon alloyed p‐i‐n solar cells prepared by photochemical vapor deposition
JP2692091B2 (ja) 炭化ケイ素半導体膜およびその製造方法
JP3106810B2 (ja) 非晶質酸化シリコン薄膜の生成方法
JPH0642450B2 (ja) 半導体薄膜の形成方法
JP3238929B2 (ja) 非晶質シリコンカーバイド膜の形成方法並びに光起電力装置
Nakano et al. High quality a-Si films and superlattice structure p-layer a-Si solar cells
JPH0669029B2 (ja) P型半導体薄膜の形成方法
JPH0691010B2 (ja) 非晶質薄膜の製法
JPH0563950B2 (ja)
JP2543498B2 (ja) 半導体薄膜
JPH0554272B2 (ja)
JP2575397B2 (ja) 光電変換素子の製造方法
JP3014912B2 (ja) 非晶質半導体の製造方法及び非晶質半導体
JPH0563951B2 (ja)
JPH0552673B2 (ja)
JPH0519833B2 (ja)
JPH0584051B2 (ja)
JPH0612836B2 (ja) 光電変換素子の製造方法