JPH0638083B2

JPH0638083B2 - 波形表示装置

Info

Publication number: JPH0638083B2
Application number: JP15141088A
Authority: JP
Inventors: 晋松倉; 吉信杉原
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1988-06-20
Filing date: 1988-06-20
Publication date: 1994-05-18
Anticipated expiration: 2009-05-18
Also published as: JPH01318966A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、波形表示装置に関するものであり、詳しく
は、リフレッシュメモリを用いた波形表示装置の改良に
関するものである。

（従来の技術）波形表示装置の一種に、２次元的に配列された複数の表
示画素をリフレッシュメモリから読み出される波形表示
データに従って選択的に駆動することにより波形を表示
するように構成されたものがある。

ところで、振幅変動や時間ジッタのある波形観測にあた
っては、表示画面上に時間の経過に応じた複数の波形を
同時に表示させることにより、波形の変化の状態を効率
よく測定できる。

そこで、ある種の波形表示装置では、リフレッシュメモ
リに複数の波形表示データを順次蓄積して複数の波形を
同時に表示させるように構成されている。

（発明が解決しようとする問題点）しかし、従来のこのようなリフレッシュメモリを用いた
波形表示装置では、複数の波形を常に等しい輝度で表示
しているために、表示波形から波形相互間の経過に伴う
履歴関係を把握することは困難である。

本発明は、このような点に着目したものであり、その目
的は、複数の表示波形相互間に時間の経過に関連した表
示輝度の階調性を持たせることにより、表示波形から波
形相互間の経過に伴う履歴関係が把握できる波形表示装
置を提供することにある。

（問題点を解決するための手段）本発明の波形表示装置は、２次元的に配列された複数の表示画素をリフレッシュメ
モリから読み出される波形表示データに従って選択的に
駆動することにより波形を表示する波形表示装置におい
て、前記リフレッシュメモリの各アドレスに新たな波形表示
データとしてそれぞれの格納時点における時間に応じた
重みを持った任意の設定周期で循環する時間データを格
納し、既に格納されている時間データについてはその重
みを格納時点からの時間経過に従って循環復帰しないレ
ベルに順次書き換える時間データ格納制御手段と、前記リフレッシュメモリから読み出される時間データの
重みを前記循環周期に同期して各データの蓄積時間の経
過に応じた表示輝度値に変換し、前記各表示画素の表示
輝度を漸次低下させる表示輝度制御手段、を設けたことを特徴とする。

（実施例）以下、図面を用いて本発明の実施例を詳細に説明する。

第１図は、本発明の一実施例を示すブロック図である。
第１図において、１は図示しないデジタル化回路から加
えられる波形表示データＤ_１を格納するリフレッシュメ
モリであり、例えばデュアルポート型ＤＲＡＭを用い
る。２は時間データ格納制御回路であり、リフレッシュ
メモリ１に波形表示データＤ_１を格納するのにあたって
任意に設定される周期で値が循環する時間データＤ_２を
与える。３は表示輝度制御回路であり、リフレッシュメ
モリ１から読み出される波形表示データＤ_３の値を時間
データＤ_２の循環に同期して変換し、表示器４の表示信
号Ｓ_Ｖの輝度に循環周期に応じた階調度を与える。表示
器４としては、例えばラスタスキャン型のＣＲＴを用い
る。５は外部から加えられる循環周期設定信号Ｓ_１に従
って各部の動作を統轄して制御する表示制御回路であ
る。すなわち、表示制御回路５は、時間データ制御回路
２に時間データ制御信号Ｓ_２を送出し、リフレッシュメ
モリ１にアドレスデータＡＤおよびリード，ライトの制
御信号Ｓ_３を送出し、表示輝度制御回路３に変換制御信
号Ｓ_４を送出する。

このような構成において、表示器４に表示される各波形
の輝度は、設定される循環周期に応じて漸次低下するこ
とになる。

このように構成された装置の各部分について説明する。

第２図はリフレッシュメモリ１の概念説明図であり、ラ
スタ走査方向（ｙ軸）は波形の振幅に対応し、ラスタ配
列方向（ｔ軸）は時間に対応している。なお、表示分解
能は、２５６ドット（ｙ）×２５６ドット（ｔ）とす
る。

第３図は、リフレッシュメモリ１として用いるデュアル
ポートＤＲＡＭの説明図である。ここでは、４ビット×
６４ＫＷ＝２５６Ｋビットのものを考える。このような
メモリによれば、４ビットを１画素とする画素単位で書
換可能な２５６行×２５６列の表示空間が得られる。そ
こで、１ラスタについて４ビット×２５６列を割り宛て
ることにする。このデータは、デュアルポートＤＲＡＭ
内に設けられているシリアルアクセスメモリ（ＳＡＭ）
に一括転送でき、その後シリアルモードによりダイレク
トにドットクロックに同期した４ビットの表示データに
変換でき、この表示データを４ビットのＤ／Ａ変換器に
加えることにより１６階調のアナログ表示信号が得られ
る。

第４図は、このようなリフレッシュメモリ１の４ビット
×２５６列のメモリセルにおけるデータ格納説明図であ
る。図において、６は列アドレスデコーダであり、８ビ
ットの波形データ系列Ｄ_１をｙ軸上の１列から２５６列
までの対応する位置にデコードする。これにより、行ア
ドレスで表される各ラスタの波形の振幅に対応した列ア
ドレスの位置には、設定された周期で時間データ格納制
御回路２から循環出力される４ビット単位の時間データ
Ｄ_２が順次格納される。すなわち、ある任意のラスタに
対応したメモリセルに着目すると、入力波形データの振
幅が１表示波形（フレーム）単位で変動することによっ
てｙ軸上の対応した位置には逐次その時点における時間
データが書き込まれることになり、表示波形の数に応じ
た時間データが格納されることになる。

このようにしてリフレッシュメモリ１に格納された波形
データを読み出すのにあたっては、ラスタに対応した行
アドレスを順次発生させて１ラスタ毎にリード転送によ
り対応する４ビット×２５６列のデータをＳＡＭに転送
し、ラスタ毎にドットクロックによりシリアルリードモ
ードで４ビットの表示データを得る。この表示データは
４ビットのＤ／Ａ変換器に加えられて１６階調の輝度に
対応したアナログ表示信号に変換される。

第５図は、表示輝度を４ビット（１６レベル）の階調で
漸次低減させる場合の輝度変化状態説明図であり、横軸
には時間ｔをとり、縦軸には輝度Ｉをとっている。図に
示すように、輝度Ｉを０〜１５までの１６段階に量子化
するためには、輝度Ｉが１６段階に変化するのに要する
時間Ｔ_Ｐも時間幅Ｔ_Ｉを有するＴＳ_ｉ−１５〜ＴＳ_ｉよ
りなる１６のタイムスロットに量子化される。なお、添
字のｉは現時点を示す。

すなわち、第５図のタイムスロットＴＳ_ｉ（現在）でリ
フレッシュメモリ１に書き込まれている時間データを持
つ波形データは輝度１５で表示され、現時点よりも１タ
イムスロット前のタイムスロットＴＳ_ｉ−１で書き込ま
れた時間データを持つ波形データは輝度１４で表示され
る。このようにして１５タイムスロット前のタイムスロ
ットＴＳ_ｉ−１５で書き込まれた時間データを持つ波形
データが輝度０で消え去るまでの時間Ｔ_Ｐが時間幅Ｔ_Ｉ
を有するＴＳ_ｉ−１５〜ＴＳ_ｉよりなる１６タイムスロ
ットに量子化され、輝度Ｉは１５〜０の１６レベルで漸
次低下することになる。ここで、時間Ｔ_Ｐは時間幅Ｔ_Ｉ
を調整することにより任意の値に設定できる。

第６図はこのような輝度変化に関連した時間データの遷
移説明図であり、説明を簡単にするために時間データを
２ビットで説明している。第６図において、現在波形デ
ータを書き込んでいるタイムスロットはＴＳ_ｉであり、
この区間でリフレッシュメモリ１に格納される時間デー
タの重みは“１１”である。この時間データは最大輝度
レベル“３”を与えることになるが、この輝度レベルは
タイムスロットの経過に従って１レベルずつ低下し、４
タイムスロットが経過すると０になり消去される。この
区間に先行する各タイムスロットで最大輝度になるよう
に時間データに重みを付けて書き込まれた波形データの
輝度変化に着目すると、１つ前のタイムスロットＴＳ
_ｉ−１で重み“１０”で書き込まれた輝度レベルは
“２”に低下し、２つ前のタイムスロットＴＳ_ｉ−２で
重み“０１”で書き込まれた輝度レベルは“１”に低下
し、３つ前のタイムスロットＴＳ_ｉ−３で重み“００”
で書き込まれた輝度レベルは“０”に低下して消去され
る。すなわち、リフレッシュメモリ１から読み出される
２ビットの表示データをアナログ信号に変換するのにあ
たっては、Ｄ／Ａ変換器の重みを時間データの循環周期
に同期して変化させる。例えばタイムスロットＴＳ_ｉの
場合には“１１”の波形データが加えられた場合に最大
輝度になるように重みをつけ、タイムスロットＴＳ
_ｉ＋１の場合には“００”の波形データが加えられた場
合に最大輝度になるように重みをつける。

このようにＤ／Ａ変換器の重みは２^２のタイムスロット
周期で循環することになり、表示波形の蓄積効果および
表示輝度の漸次低減効果が得られる。

なお、このような構成によれば、直前のタイムスロット
で最低輝度になっていたデータがそのままのデータレベ
ルで次のタイムスロットに移行すると本来表示されては
ならないにも拘らず最大輝度で表示されることになる。
そこで、タイムスロットの移行に先行して、そのタイム
スロットで最低輝度になっているデータのみ（例えばＴ
Ｓ_ｉの“００”）を強制的に次のタイムスロットで最低
輝度になるレベル（例えばＴＳ_ｉ＋１の“０１”）に書
き換えるようにする。このようなデータの書き換えは、
ノーマルＤＲＡＭの「リード・モディファイ・ライト」
で実行できる。

第７図は第１図の具体例を示す構成説明図であり、第１
図，第４図と同一部分には同一符号をつけている。図に
おいて、７は表示ラスタアドレスデータＡＤをデコード
する行アドレスデコーダ、８は１行あたり４ビット×２
５６列よりなる２５６行のメモリセルのデータが一括転
送されるシリアルアクセスメモリ、９はシリアルアクセ
スメモリ８から出力される４ビットの波形データＤ_３の
重みを表示輝度に応じた所定の重みに変換出力する重み
変換回路、１０は重み変換回路９から出力されるデジタ
ルデータをアナログ信号Ｓｖに変換するＤ／Ａ変換器で
ある。

第８図はリフレッシュメモリ１に格納される時間データ
の遷移図であり、１６進数（ＨＥＸ）で示している。

第９図は前述のリード・モディファイ・ライトの処理の
流れを示すフローチャートであり、１行分の処理を示し
ている。第８図は遷移図のあるタイムスロットにおい
て、例えば時間データレベル“Ｆ”が最低輝度レベルに
対応しているものとすると、次のタイムスロットにおけ
る最低輝度レベルに対応した時間データは“０”にな
る。そこで、リードデータが“Ｆ”のデータについては
すべて“０”に書き換える。このようなデータの書き換
え処理をすべての行について行う。

この処理が表示フレーム周期内に実行できれば瞬時に終
了することになるが、現状のＤＲＡＭのリード・モディ
ファイ・ライト・サイクルは約３００nsecである。従っ
て、実施例のような２５６ドット×２５６ドットの表示
画面の場合には、 300nsec × 256× 256＝19.6608msec かかることになり、２５６ドット×５１２ドットの表示
画面の場合には、 300nsec × 256× 512＝39.3216msec かかることになる。そこで、実際には数フレームに渡っ
て順次処理することになるが、通常の波形蓄積時間は最
低でも数100msec 以上に設定されるので不都合を生じる
ことはない。

第１０図は、全体のタイムシーケンスの説明図である。
水平周期の帰線期間内にデコードとデータ蓄積による波
形データの入力処理とリード転送による行指定処理が行
われ、表示期間にシリアルリードにより表示信号が出力
されるとともにタイムスロット遷移時にはリード・モデ
ィファイ・ライトによるデータクリア処理が行われる。

第１１図は、タイムスロットの遷移近傍のタイムシーケ
ンスの説明図である。図では、３フレーム周期に渡って
１／３ずつデータをクリアする例を示している。ここ
で、データがクリアされた場合には次のタイムスロット
に対応した重みに従って書込み・表示が行われ、クリア
されていない部分については現在のタイムスロットに対
応した重みに従って書込み・表示が行われる。

リフレッシュメモリ１に書込むデータの重みレベルと重
み変換回路９の重みレベルとを同時に切り換えることは
簡単であるが、遷移直前に書き込まれたデータが最大輝
度レベルにとどまる時間は極めて短くなってしまう。そ
こで、第１２図に示すように、重み変換回路９の重みレ
ベルを各タイムスロットにおける最新入力レベルが最大
輝度レベルになるようにタイムスロットの遷移後の一定
時間オーバーラップさせて、各タイムスロットの最新の
入力データが少なくとも一定時間は最大輝度レベルにと
どまるようにすればよい。また、Ｄ／Ａ変換器の変換特
性上、第１３図に示すように最大輝度付近の傾斜を緩か
に設定してもよい。

第１４図は、時間データの入力説明図である。図におい
て、１１は４ビットのバイナリカウンタであり、入力端
子にはタイムスロット遷移クロックφ_ＴＴが加えられ、
出力端子はリフレッシュメモリ１のデータ入力端子Ｉ／
Ｏ_１〜Ｉ／Ｏ_４に接続されている。これにより、第１５
図に示すように、タイムスロット遷移クロックφ_ＴＴが
加えられる毎にタイムスロットが遷移するとともにカウ
ンタ１１のカウント値が変化し、各時点におけるカウン
ト値が各タイムスロットの時間データとして格納される
ことになる。

第１６図は、表示輝度制御回路３の説明図である。重み
変換回路９にはタイムスロット遷移クロックφ_ＴＴに同
期した出力レベル遷移クロックφ_ＬＴが加えられるとと
もにＳＡＭ８から４ビットの波形データｄ_０〜ｄ_３が加
えられ、所定の重みで変換された４ビットの波形データ
Ｌ_０〜Ｌ_３が出力される。重み変換回路９は、第１７図
に示すように出力レベル遷移クロックφ_ＬＴに応じて変
換特性を順次シフトさせる。このような変換特性のシフ
トは、第１８図に示すような無限に繰返す鋸波状波の変
換特性において、窓Ｗを順次移動させることと等価であ
る。

このような変換特性を１０進数について説明する。

入力データｘ_ｉを０，１，２，…，１０，１１，１２，
…よりなる整数とし、出力データｙ_ｉを０，１，２，
…，９，０，１，２，…よりなる整数とする。これらの
関係は、ｙ_ｉ＝ｘ_ｉMOD １０ …(1) で表すことができる。ある窓の位置における変換特性を
ｆ_ｊとすると、ｙ_ｉ＝ｆ_ｉ（ｘ_ｊ）になる。ここで、ｊは窓の移動量を示すパラメータであ
り、ｊ＝０，１，２，…，９よりなる整数である。

上式(1)式は、ｊ＝０で窓が原点に位置する状態での変
換特性を表している。窓が原点からｘ軸方向に沿って１
つ右に進むとｊ＝１になって、ｙ_ｉ＝［（ｘ_ｉ−１）＋10］MOD 10 になり、さらに１つ右に進むとｊ＝２になって、ｙ_ｉ＝［（ｘ_ｉ−２）＋10］MOD 10 になり、ｊ＝ｊになると、ｙ_ｉ＝［（ｘ_ｉ−ｊ）＋10］MOD 10 になる。従って、一般にＮ進数では、ｙ_ｉ＝ｆ_ｊ（ｘ_ｉ）＝［（ｘ_ｉ−ｊ）＋Ｎ］MOD Ｎ …(2) あるいは、ｙ_ｉ＝（ｘ_ｉ＋Ｎ−ｊ）MOD Ｎ (3) で表すことができる。なお、ｊはＮを繰返し周期とする
から、ｊ＝０，１，２，…，Ｎ−１，０，１，… になる。

従って、出力レベル遷移クロックφ_ＬＴにより循環する
ｊの値に対して(3)式に示すような変換を施すことによ
り、前述のような出力レベルの遷移が実現できる。

第１９図は、Ｎ＝１６の場合の処理回路の具体例図であ
る。図において、１２はＮ進カウンタであり、出力レベ
ル遷移クロックφ_ＬＴをカウントして２の補数−ｊを加
算器１３の一方の入力端子に加える。このようなカウン
タ１２としてダウンカウンタを用いることにより、２の
補数が得られる。加算器１３の他方の入力端子には変換
すべき入力データｘ_ｉが加えられ、加算器１３の出力は
加算器１４の一方の入力端子に加えられる。加算器１４
の他方の入力端子には常に“１”が加えられていて、こ
の加算器１４の出力は加算器１５の一方の入力端子に加
えられる。加算器１５の他方の入力端子には常に“Ｎ
（＝１６）”が加えられる。この加算器１５の下位４ビ
ットをとる（MOD 16）ことにより、Ｌ_０〜Ｌ_３の出力デ
ータｙ_ｉが得られる。ここで、Ｎ＝１６はバイナリで 1
0000であり、この値を加算器１４から出力される中間値
ｘ_ｉに加えても出力データｙ_ｉに影響を及ぼさない。従
って、第１９図は第２０図に示すように簡単にできる。
このような回路における各データｘ_ｉ，ｊおよびｙ_ｉの
対応関係の一部を第２１図に示す。

第２２図は前述第９図のリード・モディファイ・ライト
処理を一般化したフローチャートであり、第２３図およ
び第２４図はリード・モディファイ・ライト処理回路例
図である。

現在のタイムスロットの最低レベルを次のタイムスロッ
トの最低レベルに書換えることは、第８図の遷移図に従
えばキャリーに構わずにある値に１を加えた値に書換え
ることになる。ステップではデータをリードする。ス
テップにおいて、最低値を検出する。最低値の検出は
例えばコンパレータで行う。比較すべき値は遷移クロッ
クによりカウンタで更新される。ステップにおいて、
リードデータに“１”を加算する。加算は例えば第２３
図に示すように加算器１６で実行する。カウンタで１だ
け増加させる方法も考えられるが、処理速度は加算器の
方が有利である。なお、第２４図に示すようにコンパレ
ータ１７に入力される比較値を予めアップカウンタ１８
で＋１しておいてその値を書込みデータとしてもよい。
ステップにおいて、加算結果をライトする。この書込
みは、ステップで最低値が検出された場合のみ有効と
する必要があり、例えばコンパレータの出力信号でライ
トパルスをマスクする。これらステップ〜の処理は
リード・モディファイ・ライトのサイクル中に実行され
る。

波形データの蓄積時間は遷移クロックの周期に応じて任
意の時間から無限大まで設定できるが、蓄積された波形
データはリセットしなければならない。波形データのリ
セットにあたっては、入力レベルと出力レベル（重み）
を初期化し、その初期値に対応した最低レベルにメモリ
の内容を一括書換する。この場合、処理に一定の時間を
要するので、その間は表示をマスクして不用意な表示の
乱れを防ぐようにする。

第２５図は、このような波形データのリセットの処理の
流れを示すフローチャートである。例えば、入力レベル
を“１５”とし、出力レベルを最大“１５”から最大
“０”とすると、すべてのデータを“０”に初期化す
る。なお、メモリの一括書換にあたっては、ライト転送
による方法やライトシーケンスによる方法が考えられ
る。前者の方法によれば高速処理が行えるものの回路構
成が複雑になる。これに対し、後者の方法によれば、処
理時間は多少長くなる（例えばサイクルタイムを 300ns
ecとすると、２５６ドット×５１２ドットで約40msec）
ものの実用上支障を生じることはない。

なお、リフレッシュメモリの容量の大きさや輝度低減の
階調度は実施例に限るものではなく、用途に応じて適宜
増減すればよい。

また、タイムスロット遷移時における輝度データの書き
換えにあたっては、予め消滅データを設定しておいてタ
イムスロット遷移時にそのときのタイムスロットの最低
輝度レベルに相当する時間データを消滅データに書き換
えるようにしてもよい。例えば第２６図に示すように時
間データが３ビットで８階調Ａ（明）〜Ｈ（消滅）を表
現できるように構成されていて、消滅データとして０が
設定されているとすると、タイムスロットＴＳ_ｉの場合
には最低輝度レベルＧに対応した時間データ３を０に書
き換えればよい。ここで、蓄積時間を短くしようとする
と、前述の書き換えに要する時間（数10msec）が無視で
きなくなる。輝度が８階調の場合には、１タイムスロッ
トの書き換え時間をＴ_Ｗとすると、書き換え時間として
８×Ｔ_Ｗが必要になり、これよりも短い蓄積時間は設定
できない。そこで、このように短い時間の必要な場合に
は階調数を減らせばよい。輝点の寿命は短いので多くの
階調数は不要であり、例えば４階調にすると８階調の書
き換え時間の半分の蓄積時間を設定することができる。

また、本発明はＸ−Ｙ表示を行う装置にも適用できるも
のであり、リサージュ波形などの履歴表示が行える。

（発明の効果）以上説明したように、本発明によれば、比較的簡単な構
成で複数の表示波形相互間に時間の経過に関連した表示
輝度の階調性を持たせることによって表示波形から波形
相互間の時間の経過に伴う履歴関係が把握できる波形表
示装置が実現でき、実用上の効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明における波形表示の基本動作説明図、第３図は本
発明で用いるメモリの説明図、第４図はメモリへの波形
データ格納動作説明図、第５図は輝度変化状態説明図、
第６図は輝度変化に関連した時間データの遷移説明図、
第７図は第１図の具体例を示す構成説明図、第８図は時
間データの遷移説明図、第９図はリード・モディファイ
・ライトの処理の流れを示すフローチャート、第１０図
は全体のタイムシーケンスの説明図、第１１図はタイム
スロットの遷移近傍のタイムシーケンスの説明図、第１
２図は重み変換におけるレベル関係の説明図、第１３図
はＤ／Ａ変換器の変換特性例図、第１４図は時間データ
の入力説明図、第１５図は第１４図のタイミングチャー
ト、第１６図は表示輝度制御回路の説明図、第１７図お
よび第１８図は重み変換の動作説明図、第１９図および
第２０図は重み変換回路の具体例図、第２１図は第２０
図のデータの変化説明図、第２２図はリード・モディフ
ァイ・ライトの一般的な処理の流れを示すフローチャー
ト、第２３図および第２４図はリード・モディファイ・
ライト処理回路例図、第２５図は波形データのリセット
の処理の流れを示すフローチャート、第２６図は時間デ
ータの他の遷移例図である。１……リフレッシュメモリ、２……時間データ格納回
路、３……表示輝度制御回路、４……表示器（ＣＲ
Ｔ）、５……表示制御回路。

Claims

【特許請求の範囲】

【請求項１】２次元的に配列された複数の表示画素をリ
フレッシュメモリから読み出される波形表示データに従
って選択的に駆動することにより波形を表示する波形表
示装置において、前記リフレッシュメモリの各アドレスに新たな波形表示
データとしてそれぞれの格納時点における時間に応じた
重みを持った任意の設定周期で循環する時間データを格
納し、既に格納されている時間データについてはその重
みを格納時点からの時間経過に従って循環復帰しないレ
ベルに順次書き換える時間データ格納制御手段と、前記リフレッシュメモリから読み出される時間データの
重みを前記循環周期に同期して各データの蓄積時間の経
過に応じた表示輝度値に変換し、前記各表示画素の表示
輝度を漸次低下させる表示輝度制御手段、を設けたことを特徴とする波形表示装置。