JP2901826B2 - 波形表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、オシロスコープあるい
はその他の解析装置等に適用可能な、波形表示装置に関
するものである。

【０００２】さらに詳述すれば本発明は、２次元的に配
列された画素のうち特定の画素を可視化することにより
入力波形を表示する表示器を備えた波形表示装置に関す
るものであって、特に表示すべき波形の時間軸が変動す
るような状況下あるいはノイズが重畳された状況下にあ
っても、忠実な波形表示を可能とした波形表示装置に関
するものである。

【０００３】

【従来の技術】入力された信号の波形を表示する装置の
ひとつとして、オシロスコープが広く知られている。従
来のオシロスコープを用いて、例えば図１に示したよう
なノイズを含んだ信号からノイズを除去した信号を観測
するに当たっては、アベレージ処理などの公知の手法に
より平均値を求め、上記ノイズを軽減することが行われ
ている。

【０００４】

【発明が解決しようとする課題】ところが、上記アベレ
ージ処理は、入力された信号の状態（データの分布状
態）とは無関係に平均値を出してしまうため、図２に示
すような時間軸方向にジッタをもつ波形（図２では、破
線で示してある）が入力されると、平均化されたデータ
は実線のようになってしまい、実際に入力された信号の
振幅に対してエラーが生じるという欠点があった。

【０００５】また、移動平均を求める場合には、平均化
の回数が多くなると、取り込んだ各入力信号データに対
する重みづけが小さくなるため、入力信号が大きく変化
した場合には、移動平均値の収束に時間がかかるという
欠点もあった。

【０００６】よって本発明の目的は上述の点に鑑み、表
示すべき波形の時間軸が変動するような状況下あるいは
ノイズが重畳された状況下にあっても、忠実な波形表示
を可能とした波形表示装置を提供することにある。

【０００７】

【課題を解決するための手段】かかる目的を達成するた
めに、本発明は、２次元的に配列された画素のうち特定
の画素を可視化することにより入力波形を表示する表示
器を備えた波形表示装置において、入力された信号波形
を所定周期のサンプル点毎に量子化し、サンプルデータ
を記憶する波形記憶手段と、前記表示器における各画素
が前記サンプル点における各量子化レベルに対応してい
るとき、前記波形記憶手段から前記サンプルデータを所
定の波形数ぶんだけ取り込み、各サンプル点における各
量子化レベルの出現頻度を集計し、各画素に対応した量
子化レベルの出現頻度を当該画素位置における頻度デー
タとして記憶する累算手段と、前記累算手段から各画素
毎の頻度データを読み出し、該頻度データが所定のしき
い値を越えたときに、前記表示器の対応する画素を可視
化する表示制御手段とを具備した波形表示装置であっ
て、前記表示制御手段は、前記頻度データが前記しきい
値を越えた程度に応じて、前記表示器の各画素を可視化
する際の輝度を決定する輝度設定手段を備え、該輝度設
定手段は、前記頻度データを表すｎビットのデータと、
該頻度データが前記しきい値以下のときに出力される論
理“０”の信号を各ビット毎に入力するｎ個のＡＮＤデ
ータ回路と、前記ｎ個のＡＮＤデータ回路から出力され
るｎビットのデータをアナログ信号に変換するＤ／Ａ変
換手段とを具備したものである。

【０００８】

【０００９】

【作用】本発明では、表示すべき波形を入力して複数回
の波形取り込みを行い、これを同一の表示画面上にドッ
ト表示しようとする際、各波形の重なり合い状態を各サ
ンプルデータ（画素）の出現頻度で表し、その出現頻度
が予め設定しておいたしきい値を超えたとき、当該画素
を画面上に表示しようとするものである。

【００１０】すなわち、通常のノイズやジッタは、観測
しようとする入力信号とは非同期的に発生するため、複
数回の取り込みを重ねれば、同一時間上の点または同一
電圧点において乱数と同一視することができる。しかし
ながらその分布は一様ではなく、図３の（Ａ），（Ｂ）
に示すような正規分布のヒストグラムを持つことが多
い。

【００１１】そこで本発明では、このようなノイズやジ
ッタの特性を利用して、波形を複数回取り込みこれを同
一座標上に置いたとき、波形の重なり合った部分の頻度
が、予め設定しておいたしきい値を超えたときのみ当該
ドットを表示するようにして、ノイズやジッタのような
不要成分を軽減するものである。

【００１２】

【実施例】本発明の実施例を詳細に説明するに先立っ
て、以下に述べる各実施例の動作原理を概説する。

【００１３】図４は、入力された信号の波形そのものは
不変であるが時間軸が変動している場合の波形図であ
る。本図は、破線で示す波形Ａと波形Ｂで挾まれる範囲
内において時間軸が変動している状態を示している。換
言すれば、図４はジッタ幅がｔである場合の信号波形図
である。

【００１４】一般にジッタを有する波形は、その時間軸
変動が均一に分布しているのではなく、ある一点を中点
にして変動している。従って、図４の下方に示したよう
に、時刻Ｐにおける入力データが最も多く出現し、その
出現頻度は正規分布あるいはそれに似た状態となる。

【００１５】そこで本実施例では、各時刻における入力
データの出現頻度（より正確に述べるならば、各サンプ
ル点における同一量子化データの出現頻度）を、所定の
しきい値Ｓと比較し、そのしきい値Ｓ以上の（あるい
は、しきい値Ｓを超えた）入力データについてのみ表示
画面上に表示させるものである。従って、図４に例示し
た場合では、ジッタ幅ｔの範囲内のうち、しきい値Ｓ以
上の（あるいは、しきい値Ｓを超えた）出現頻度に対応
する画素（ドット）を表示させている。

【００１６】上述したしきい値処理を、より具体的に示
したのが、図５である。いま、入力波形の取り込みをＮ
回（Ｎ：正の整数）行い、各サンプル点における量子化
データを表示画面上の各画素に対応させるものとする。
その結果として、図５（Ａ）に示すように、ある画素に
ついては“８”と記されていることから、同一の量子化
データが８回得られたことになる。また、ある画素では
“０”と記されていることから、その画素に対応する量
子化データは全くサンプルされなかったことになる。

【００１７】そして、しきい値Ｓ＝１とした場合には、
図５（Ｂ）に示すようにジッタ幅ｔの全範囲にわたった
表示がなされる。しかし、このような表示波形では、真
の入力波形の形を把握することができないので、しきい
値Ｓ＝３とすると、図５（Ｃ）に示すような表示波形が
得られる。さらに、しきい値Ｓ＝４とした場合には、図
５（Ｄ）に示すように、入力波形により近い波形であっ
て、かつ、幅の細い波形が得られる。

【００１８】このように本実施例では、表示画面上に全
ての取り込み波形を表示するのではなく、所定の頻度
（＝しきい値Ｓ）以上の入力データについてのみ表示を
許可し、それ以下の入力データについては可視化させな
いものである。

【００１９】次に、本発明の各実施例を詳細に説明す
る。

【００２０】実施例１ 図６は、本発明の一実施例を示すブロック図である。本
図において、Ｔは入力端子であり、観測しようとする入
力波形（アナログ信号）を入力する。４はクロックジェ
ネレータであり、所定間隔のサンプルクロックを発生す
る。６はＡ／Ｄコンバータ、８は波形メモリであり、上
記サンプルクロックによって量子化された波形データを
取り込む。

【００２１】１０はＣＰＵであり、図７および図８に関
して後に詳述する信号処理を実行する。１２はＲＯＭで
あり、ＣＰＵ１０が実行すべき処理手順を予め記憶させ
てある。１４はワークＲＡＭであり、ＣＰＵ１０の信号
処理に伴って使用されるワークエリアを提供する。

【００２２】１６は画像メモリ、１８はしきい値（４ビ
ット）設定用ラッチ回路、２０は表示タイミング発生回
路、２２は４ビットのコンパレータ、２４はＡＮＤゲー
ト回路、２６はＯＲゲート回路、２８はラスタスキャン
型のＣＲＴであり、いずれについても後にその動作を説
明する。

【００２３】図７は、本実施例に搭載されているＣＰＵ
１０が実行すべき処理を説明した概念図である。図８
は、図７に示した処理Ａ〜Ｉを具体的に示したフローチ
ャートである。また、図９は画像メモリ１６を模式的に
示した図である。

【００２４】図７に示すように、ＣＰＵ１０は２系統の
信号処理を実行する。まず、Ａ／Ｄコンバータ６から出
力された量子化データを波形メモリ８に入力し、１波形
ぶんのデータを取り込む（ステップＡ）。

【００２５】次に、この１波形ぶんのデータを書込みポ
インタ（ＣＰＵの内部に設けられている。ハードウェア
あるいはソフトウェアのいずれによっても構成すること
が可能である）が指定するワークエリアに書き込む（ス
テップＢ）。この書込みポインタは、後に説明するよう
に、１〜ｎまでのワークエリアを指定し、１回の波形書
込みが終了する度に＋１だけインクリメントされるので
（ただし、ｎの次は１に戻る）、このステップＢにおけ
る波形データが最新の波形データとなる。

【００２６】次に、波形メモリ８に記憶されている最新
の波形データをラスタスキャン型の画像メモリ１６に記
憶させる。そこで、上記書込みポインタが指定している
ワークエリア上の波形データを、ラスタ表示用のアドレ
スに変換する（ステップＣ）。すなわち、画像メモリ１
６をラスタスキャンした時に波形が再現されるよう、該
当する画素のアドレス（位置）をこのステップＣで求め
る。

【００２７】次に、ステップＣで得られた画像メモリ上
の各アドレス（画素位置）から既に記憶されているデー
タを読み出す（ステップＤ）。

【００２８】そして、ステップＤで得られた各データに
対して１を加え、読み出して来た元のメモリアドレスに
再び戻す（ステップＥ）。

【００２９】上述したステップＣ，Ｄ，Ｅにより、最新
波形のデータが画像メモリ１６に書き込まれることにな
る。

【００３０】画像メモリ１６に書き込むべき波形データ
は、無制限に累積していけば良いのではなく、単位時間
内に取り込まれた波形についてのみ、データの累積が必
要である。そこで、次のステップＦでは、消去ポインタ
が指定するワークエリアから最古波形データを読み出
し、その最古波形データが記憶されている画像メモリ上
の画素位置（ラスタ表示アドレス）を求める（ステップ
Ｆ）。この消去ポインタは、上記書込みポインタより＋
１だけインクリメントされたワークエリアを常時指定し
ているため、最も古い波形データが記憶されているワー
クエリアを指定することになる。

【００３１】次に、ステップＦで得られたラスタ表示ア
ドレスから既に記憶されているデータを読み出し（ステ
ップＧ）、その読み出したデータから１を減じて元のラ
スタ表示アドレスに戻す（ステップＨ）。

【００３２】以上のステップＦ，Ｇ，Ｈにより、画像メ
モリ１６から最古波形のデータが消去されることにな
る。

【００３３】最後に、書込みポインタおよび消去ポイン
タを＋１だけインクリメントする。ただし、ワークエリ
アは１〜ｎであるので、ｎの次には１に戻る。

【００３４】上述したステップＡ〜Ｉを繰り返すことに
より、画像メモリ１６には単位時間当りの波形頻度（換
言すれば、各サンプル点における量子化データの出現頻
度）が記録されることになる。

【００３５】図９は、このようにして記録された画像メ
モリの構造を示す。既に説明したとおり、この画像メモ
リ１６の各画素をラスタスキャンすることによって、Ｃ
ＲＴ２８上に波形を表示させるので、各画素（アドレ
ス）の読み出し順序は、本図中に数字で示したとおりと
なる。

【００３６】ただし、各々の画素（アドレス）には４ビ
ットの頻度データが記憶されている。この４ビットの頻
度データは、上述したとおり、波形を形成する各画素の
出現頻度を表すものである。

【００３７】図１０は、画像メモリ１６に記録された頻
度データ（４ビット）の読み出しと、ＣＲＴ表示との関
係を例示したタイミング図である。本図中に示した“表
示クロック”は、表示タイミング発生回路２０（図６参
照）から供給される。なお、この表示タイミング発生回
路２０はＣＲＴ２８に対して水平同期信号および垂直同
期信号を供給する。

【００３８】また画像メモリ１６からは、説明の都合
上、期間Ｔ１の時に０、Ｔ２の時に１、Ｔ３の時に２、
Ｔ４の時に３、Ｔ５の時に５…（以下、略）を表す４ビ
ットの頻度データＤが出力されているものとする。この
４ビットの頻度データＤは、コンパレータ２２に供給さ
れている。また、コンパレータ２２の基準データ入力端
には、しきい値設定用ラッチ回路１８から出力される４
ビットのしきい値データＳが入力されている。本実施例
では、しきい値データＳはＣＰＵのデータラインを介し
て指定される構成としてあるが、手動操作により設定す
ることも可能である。

【００３９】いま、しきい値設定用ラッチ回路１８から
Ｓ＝１を表すしきい値データがコンパレータ２２に供給
されているとすると、画像メモリ１６から出力される頻
度データＤが１以上のデータである限り、コンパレータ
出力は常に論理１となる。従って、この場合にはＡＮＤ
ゲート回路２４は開状態となり、ＯＲゲート回路２６か
らは、該当する画素を表示（１００％輝度）させるため
の信号がＣＲＴ２８に送られる。

【００４０】図１０には、さらに、しきい値ＳとしてＳ
＝２，Ｓ＝３，Ｓ＝４，Ｓ＝５の場合における表示態様
を示してある。特に、Ｓ＝５とした場合には、期間Ｔ５
の表示クロック発生時にのみ、該当する画素が表示され
ることになる。

【００４１】以上述べた信号処理により、波形の出現頻
度に応じた表示の可否（図４参照）を制御することがで
きる。

【００４２】実施例２ 図１１は、本発明の第２の実施例を示す。本実施例は、
図６に示したＯＲゲート回路２６を４ビットのＤ／Ａコ
ンバータ３０に置き換えたものである。その他の部分の
構成については、図６と同じである。

【００４３】図６に示した第１の実施例では、コンパレ
ータ２２からＤ≧Ｓを表す論理“１”の信号が出力され
ている間、表示される画素の輝度は常に一定（１００％
輝度）である。換言すれば、ＣＲＴ２８に表示される波
形は、入力波形の出現頻度に拘りなく一定の輝度であ
り、ＣＲＴの観察者がその出現頻度を知ることはできな
い。

【００４４】そこで、第２の実施例では、入力波形の出
現頻度に応じて表示輝度を変化させるために、ＡＮＤゲ
ート回路２４の出力をＤ／Ａコンバータ３０に入力した
ものである。

【００４５】本実施例によれば、しきい値データＳ以上
の頻度データＤが画像メモリ１６から出力された場合に
は、その出現頻度に応じた輝度で表示がなされる。従っ
て、図４の下方に示したような頻度分布をもつジッタ波
形では、波形中央部がより輝いて見えることになる。

【００４６】実施例３ 図１２は、本発明の第３の実施例を示す。本実施例は、
第２の実施例として図１１に示した回路と比較して、表
示輝度設定用の変換メモリ４２およびデータ出力の型を
選択する選択スイッチ４２を備えている点が異なってい
る。すなわち、図１１に示したしきい値設定用ラッチ回
路１８，４ビットのコンパレータ２２，ＡＮＤゲート回
路２４を上記メモリ４０および選択スイッチ４２に置き
換えたものであって、その他の構成は同じである。

【００４７】本実施例においても、ＣＲＴ２８の前段に
Ｄ／Ａコンバータ３０を備えているので、画像メモリ１
６から読み出された頻度データ（４ビット）Ｄに応じた
輝度変調がなされる。ただし、本実施例においては表示
輝度設定用の変換メモリ４２を備えていることから、表
示輝度の態様をより多様化することが可能である。以
下、その理由を説明する。

【００４８】図１３は、表示輝度設定用の変換メモリ４
０における入出力関係を示す。また図１４は、本実施例
の動作を示すタイミング図である。

【００４９】図１３に示した左側の１列は、変換メモリ
４０のアドレス入力を示している。すなわち、この変換
メモリ４０は４ビットの頻度データＤをアドレス入力と
しているので、０〜１５のアドレスを有する。このアド
レス入力を表す列の右側に示されている４つの列は、ア
ドレス入力に対応した４種類のデータ出力を示してい
る。

【００５０】これら４種類のデータ出力を選択するに
は、選択スイッチ４２を開閉し、変換メモリ４０のアド
レス入力端に２ビットデータを供給すればよい。

【００５１】図１３に示した第１のデータ出力は、頻
度データＤ（＝アドレス入力）が１〜１５のとき、デー
タ出力が常に１６となる場合を示している。このこと
は、図６に示した第１の実施例において、しきい値デー
タをＳ＝１とした場合と同一の表示態様である。図１４
に例示したタイミング図においては、期間Ｔ２〜Ｔ９に
おいて、Ｄ／Ａ出力（Ｄ／Ａコンバータ３０の出力）が
最高値となり、表示輝度が１００％になることを表して
いる。

【００５２】第２のデータ出力では、頻度データＤ
（＝アドレス入力）が５〜１６のとき、データ出力が常
に１６となる場合を示している。このことは、図６に示
した第１の実施例において、しきい値データをＳ＝５と
した場合と同一の表示態様である。図１４に例示したタ
イミング図においては、期間Ｔ５においてのみ、Ｄ／Ａ
出力が最高値（輝度１００％）となっている。

【００５３】第３のデータ出力は、頻度データＤ（＝
アドレス入力）が１以上のときに、入力波形の出現頻度
に応じて輝度表示を変化させたものである。すなわち図
１４に例示したタイミング図においては、期間Ｔ２〜Ｔ
８において、Ｄ／Ａ出力がそれぞれ変化している。この
ことは、図６に示した第１の実施例において、しきい値
データをＳ＝１とし、かつ、頻度データＤに応じて輝度
変調を施した場合と等価である。

【００５４】第４のデータ出力は、頻度データＤ（＝
アドレス入力）が３以上のときに、入力波形の出現頻度
に応じて輝度表示を変化させたものである。すなわち、
図１４に例示したタイミング図においては、期間Ｔ４〜
Ｔ７において、Ｄ／Ａ出力がそれぞれ変化している。こ
のことは、図６に示した第１の実施例において、しきい
値データをＳ＝３とし、かつ、頻度データＤに応じて輝
度変調を施した場合と等価である。

【００５５】まとめ 以上説明してきた各々の実施例において、図１５（Ａ）
に示すようなジッタ波形を入力した場合、（１）通常の
デジタルオシロスコープでは、図１５（Ｂ）に示すよう
にジッタ幅全てにわたる表示がなされてしまい、（２）
従来のアベレージ処理を施した場合には、ジッタ幅が広
がるにつれて波形の振幅が減少してくる、といった不都
合を回避して、図１５（Ｄ）あるいは図１５（Ｅ）に示
したような、正確な波形表示が可能となる。

【００５６】

【発明の効果】以上説明したとおり本発明では、波形の
取り込みを複数回行い、各量子化レベル毎の出現頻度が
あるしきい値に達したとき（あるいは超えたとき）、は
じめて表示器上にドット表示をする形態としてあるの
で、ノイズやジッタなどの不要な成分を除去した正確な
波形表示が可能となる。

【図面の簡単な説明】

【図１】信号にノイズが重畳した状態を示す波形図であ
る。

【図２】アベレージ処理によって生じる振幅誤差を説明
した波形図である。

【図３】ノイズ振幅およびジッタ幅に対する出現頻度を
示した線図である。

【図４】本発明を適用した実施例の原理図である。

【図５】本発明を適用した実施例の原理図である。

【図６】本発明の第１の実施例を示すブロック図であ
る。

【図７】ＣＰＵの処理手順を示す概念図である。

【図８】ＣＰＵの処理手順を示すフローチャートであ
る。

【図９】画像メモリの構造を示す説明図である。

【図１０】第１の実施例の動作を示すタイミング図であ
る。

【図１１】本発明の第２の実施例を示すブロック図であ
る。

【図１２】本発明の第３の実施例を示すブロック図であ
る。

【図１３】第３の実施例における変換メモリの記憶デー
タを示す図である。

【図１４】第３の実施例の動作を示すタイミング図であ
る。

【図１５】本実施例の効果を例示した説明図である。

【符号の説明】

４ クロックジェネレータ ６ Ａ／Ｄコンバータ ８ 波形メモリ １０ ＣＰＵ １２ ＲＯＭ １４ ワークＲＡＭ １６ 画像メモリ １８ しきい値設定用ラッチ回路 ２０ 表示タイミング発生回路 ２２ コンパレータ ２４ ＡＮＤゲート回路 ２６ ＯＲゲート回路 ２８ ＣＲＴ ３０ Ｄ／Ａコンバータ ４０ 表示輝度設定用の変換メモリ ４２ 選択スイッチ

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 ２次元的に配列された画素のうち特定の
   画素を可視化することにより入力波形を表示する表示器
   を備えた波形表示装置において、 入力された信号波形を所定周期のサンプル点毎に量子化
   し、サンプルデータを記憶する波形記憶手段と、 前記表示器における各画素が前記サンプル点における各
   量子化レベルに対応しているとき、前記波形記憶手段か
   ら前記サンプルデータを所定の波形数ぶんだけ取り込
   み、各サンプル点における各量子化レベルの出現頻度を
   集計し、各画素に対応した量子化レベルの出現頻度を当
   該画素位置における頻度データとして記憶する累算手段
   と、 前記累算手段から各画素毎の頻度データを読み出し、該
   頻度データが所定のしきい値を越えたときに、前記表示
   器の対応する画素を可視化する表示制御手段とを具備し
   た波形表示装置であって、 前記表示制御手段は、 前記頻度データが前記しきい値を越えた程度に応じて、
   前記表示器の各画素を可視化する際の輝度を決定する輝
   度設定手段を備え、 該輝度設定手段は、 前記頻度データを表すｎビットのデータと、該頻度デー
   タが前記しきい値以下のときに出力される論理“０”の
   信号を各ビット毎に入力するｎ個のＡＮＤデータ回路
   と、 前記ｎ個のＡＮＤデータ回路から出力されるｎビットの
   データをアナログ信号に変換するＤ／Ａ変換手段と を具
   備したことを特徴とする波形表示装置。
2. 【請求項２】 請求項１において、前記表示制御手段
   は、 前記頻度データをアドレスとして入力し、各々のアドレ
   スに対応して２値データあるいは多値データを記憶した
   変換メモリと、 前記変換メモリから読み出された２値データあるいは多
   値データに対応して前記表示器の各画素の表示輝度を決
   定するＤ／Ａ変換手段とを具備したことを特徴とする波
   形表示装置。
3. 【請求項３】 請求項２において、前記変換メモリは各
   々のアドレスに対応して複数タイプの２値データあるい
   は多値データを記憶し、特定のタイプのデータのみを選
   択的に出力することを特徴とする波形表示装置。
4. 【請求項４】 請求項３において、前記変換メモリから
   特定のタイプのデータを出力するために、該変換メモリ
   は出力データ選択用のアドレスを備えていることを特徴
   とする波形表示装置。