JPH0637450Y2 - 電圧発生装置 - Google Patents

Description

【考案の詳細な説明】 この考案は半導体試験装置のデバイス用電源に用いら
れ、発生した電圧を負荷に印加し、これにより過大な負
荷電流が発生するとその負荷電流を制限する保護機能を
具備した電圧発生装置に関する。

「従来の技術」 従来のIC試験装置においては試験装置と被試験IC素子と
が比較的長いケーブルで接続されることが多く、IC素子
に電圧Vsを印加し、IC素子に流れる電流を測定する場合
に、試験装置とIC素子とを接続するケーブルの大地に対
する静電容量をVsに充電する必要があり、Vsを変化した
時にそのVsが速くIC素子に印加されるようにすること
が、試験速度を速くする点から重要である。

この点から負荷、例えばIC素子に正電流も負電流も供給
できる構成とすれば速く試験を行うことができる。この
点から第１図に示す電圧発生装置が用いられていた。電
圧源11は入力抵抗器12を通じて演算増幅器13の反転入力
側に接続され、演算増幅器13の非反転入力側は接地さ
れ、出力側は電流検出用抵抗器14を通じ、更にバッファ
回路15,抵抗器16を通じて反転入力側に負帰還接続され
て電圧増幅器17が構成される。電流検出用抵抗器14及び
バッファ回路15の接続点18は負荷19に接続される。

電流検出用抵抗器14の両端は差動増幅器からなる電流検
出回路21に接続され、負荷電流が検出され、負荷電流に
対応する電圧が電流検出回路21から出力される。電流検
出回路21の出力側は比較器22,23の各反転入力側に接続
され、比較器22,23の各非反転入力側に基準電圧−V₂，
＋V₃をそれぞれ発生する基準電源24,25がそれぞれ接続
される。比較器22,23の各出力側は分離用ダイオード26,
27を通じて演算増幅器13の反転入力側に接続される。ダ
イオード26は陽極が、ダイオード27は陰極がそれぞれ比
較器22,23側とされている。

抵抗器12,16,14の各抵抗値をそれぞれR₁，R₂，R₃とし、
電圧源11の電圧をV₁とすると、接続点18の電圧Vsは Vs＝−V₁(R₂／R₁） …（１） となる。電流検出回路21の利得を1,演算増幅器13の出力
電圧をVo,電流検出用抵抗器14を負荷19の方向へ流れる
電流、即ち負荷電流をＩ_ｌとすると、電流検出回路21の
出力電圧Vmは Vm＝Vs−Vo＝−Ｉ_ｌ・R₃ …（２） となり、負荷電流Ｉ_ｌは Ｉ_ｌ＝−Vm/R₃ …（３） となる。いま電圧源11の電圧V₁が負、従って出力電圧Vs
が正で、かつ負荷19へ正の許容最大負荷電流I₊＝V₂／R₃
以上の電流Ｉ_ｌが流れると、電流検出回路21の出力電圧
Vmは、Vm＝−R₃Ｉ_ｌ＜−V₂となり、比較器22の出力は高
レベルになり、これはダイオード26を通じて演算増幅器
13へ供給され、その出力電圧を下げるように作用し、負
荷電流をＩ_ｌを減少させる。

電圧源１_ｌの電圧V₁が正、従って出力電圧Vsが負で、か
つ負荷19へ負の許容最大負荷電流−I_-＝−V₃／R₃よりも
負方向へ大きい電流Ｉ_ｌが流れると、出力電圧Vmは、Vm
＝−R₃I_l＞V₃となり、比較器23の出力が低レベルにな
り、これがダイオード27を通じて演算増幅器13へ供給さ
れ、その出力電圧を高くするため、負荷電流Ｉ_ｌの大き
さ（絶対値）を減少させる。このようにして何れの方向
の負荷電流も許容最大値（I₊，I_-）以上大きくなると、
これを制限して負荷19及び電圧発生装置を保護してい
る。

ところで、演算増幅器13の内部の出力段は第６図Ａに示
すようなNPN形トランジスタQ₁のエミッタとPNP形トラン
ジスタQ₂のエミッタとの接続点が出力側端子に接続さ
れ、トランジスタQ₁のコレクタには正電圧＋Vpが、トラ
ンジスタQ₂のコレクタには負電圧−Vnがそれぞれ供給さ
れており、電圧発生装置は第２図に示すような電圧Vs−
電流Ｉ_ｌｌ特性が方形で示される内側で動作する。通常
はVsが＋,I_ｌが＋の第１象限、またはVsが−,I_ｌが−の
第３象限で使用されるが、負荷が容量性の場合はVsが＋
でＩ_ｌが−の第４象限、またはVsが−でＩ_ｌが＋の第２
象限で使用される。

即ち、例えば試験装置と被試験IC素子との距離が比較的
長い場合に、正（または負）のVsを出力して負荷に正
（または負）電流を流し、試験装置及び負荷間のケーブ
ル容量を充電して負荷に正（または負）のVsを印加し、
この状態から｜V₁｜を小にして|Vs|の値を小にすると、
そのVsの変化分と対応して負荷から放電電流が負方向に
流れ（または負荷へ充電電流が正方向に流れ）、従って
印加電圧Vsが正（または負）で負荷電流Ｉ_ｌが負（また
は正）の状態の第４（または第２）象限となる。このよ
うな場合においては、第２図で斜線を施した領域は、演
算増幅器13のトランジスタQ₁またはQ₂の電力損失が大き
くなる。つまり第６図Ｂに示すように第４象限ではVsの
値が大きくなると、負の電流Ｉ_ｌの大きさを許容最大値
I_-以下に制限してもトランジスタQ₂のエミッタ−コレク
タ間の電位差はVs−（−V_N）＝Vs＋V_Nとなり、その電力
損失は（Vs＋V_N）|I_ｌ｜となり、Vsの値が大きくなるに
伴って斜線部の電力損失が大きくなる。

同様に第２象限では|Vs|の値が大きくなると正の電流Ｉ
_ｌを許容最大値I₊以下に制限してもトランジスタQ₁のコ
レクタ−エミッタ間の電位差はVp−（−|Vs|）＝（Vp＋
|Vs|）となり、その電力損失は（Vp＋|Vs|）Ｉ_ｌとなっ
てVsが負方向に大きくなるに伴って斜線部の電力損失が
大きくなり、演算増幅器13を破壊するおそれがあった。

「考案が解決しようとする課題」 従来の電圧発生装置では負荷が容量性の場合、出力電圧
Vsが正で負荷電流Ｉ_ｌが負の第４象限、または出力電圧
Vsが負で負荷電流Ｉ_ｌが正の第２象限で使用される場合
において、負荷に流れる電流Ｉ_ｌの大きさを許容最大値
I₊．I_-以下に制限しても、演算増幅器13の電力損失は出
力電圧｜±Vs|の増加に伴って増加し、破壊するおそれ
が生じるという課題があった。

この考案は、このような従来の課題を解決するためにな
されたものであり、しかも負荷に容量成分がある場合で
も、その負荷に充電していた電荷を速く放電させ、新た
な電圧の発生を早くすることができる電圧発生装置を提
供することを目的としている。

「課題を解決するための手段」 以上述べたように、第２図のＩ_ｌ−Vs特性の動作領域に
おいて第４象限及び第２象限で斜線を付した領域で演算
増幅器13の出力段のトランジスタのコレクタ損失が増加
し、破壊するおそれがあるので、この考案では第４図に
示すように第２図の斜線部を除去した動作領域となるよ
うに改良する。

即ち、第４象限では、Vs＞Vd₂/k（Vd₂は正の第２しきい
値電圧、ｋは正の定数）の範囲で、負荷電流|I_ｌ｜が出
力電圧Vsの増加に応じて減少するようにしている。

また第２象限では、Vs＞−Vd₁/k（−Vd₁は負の第１しき
い値電圧）の範囲で、Ｉ_ｌがVsの減少、つまり|Vs|の増
加に応じて減少するようにしている。

そのため比較器23の基準電圧（VR₂）は、第１図のよう
に常にVR₂＝V₃のように一定ではなく、Vs＞Vd₂/kの範囲
では、VR₂＝V₃−kVs＋Vd₂のようにVsの増加に応じて減
少する。

同様じ、比較器22の基準電圧（VR₁）は、第１図のよう
に常にVR₁＝−V₂のように一定ではなく、Vs＜−Vd₁/kの
範囲では、VR₁＝−（V₂＋kVs＋Vd₁）のように大きさが|
Vs|の増加に応じて減少する。

「実施例」 第３図はこの考案による電圧発生装置の実施例を示し、
第１図と対応する部分に同一符号を付けてある。

この考案においては電圧源11の電圧V₁に比例した電圧が
比例電圧発生回路31で発生される。例えば電圧源11は抵
抗器32を通じて演算増幅器33の反転入力側に接続され、
演算増幅器33の非反転入力側は接地され、出力側は帰還
抵抗器34を通じて反転入力側に負帰還接続されている。
抵抗器32,34の各抵抗値をR₄，R₅とすると、比例電圧発
生回路31の出力側、即ち演算増幅器33の出力側の電圧Vr
は Vr＝−V₁（R₅／R₄） …（４） となる。（４）式のV₁に、（１）式より求めたV₁＝−Vs
（R₁／R₂）を代入すると、 Vr＝Vs・（R₁R₅／R₂R₄） ＝kVs …（５） ｋは比例定数であり、次式で与えられる。

ｋ＝R₁R₅／R₂R₄ …（６） この比例電圧発生回路31の出力側はそれぞれ単方向導通
素子としてのダイオード35,36の一端に接続される。こ
の接続は互いに逆極性で、ダイオード35の陰極、ダイオ
ード36の陽極がそれぞれ比例電圧発生回路31の出力側に
接続される。これらダイオード35,36はそれぞれのしき
い値電圧Vd₁，Vd₂以上の電圧が印加されると一方向にお
いてのみ導通するものである。ダイオード35,36の他端
はそれぞれ引算回路37,38の反転入力側に接続され、こ
れら引算回路37,38の非反転入力側にそれぞれ基準電源2
4,25が接続され、基準電源24,25はそれぞれ−V₂，＋V₃
を発生する。引算回路37,38の各出力側はそれぞれ比較
器22,23の非反転入力側に接続される。

引算回路37,38の反転入力端子はそれぞれ抵抗器41,42を
通じて共通電位点に接続される。しかし、引算回路が同
様な抵抗器を内部に有する場合は省略してもよい。

比較器22及びダイオード26により第１比較回路51が、比
較器23及びダイオード27により第２比較回路52がそれぞ
れ構成される。また、ダイオード35,抵抗器41,基準電源
24及び引算回路37により第１基準電圧発生回路61が、ダ
イオード36,抵抗器42,基準電源25及び引算回路38により
第２基準電圧発生回路62がそれぞれ構成される。

この考案による電圧発生装置のＩ_ｌ‐Vs特性の動作領域
を示した第４図の各象限ごとに、Ｉ_ｌに対する制限動作
を詳細に説明しよう。

（ａ）第４図の第１象限における動作 この場合は、出力電圧Vs,負荷電流Ｉ_ｌとも正である。

(イ)Vr＝kVs≧Vd₂の場合 ダイオード36はオンであり、引算回路38の出力である基
準電圧VR₂は ０＜VR₂＝−（kVs−Vd₂）＋V₃ …（７） となる。いかなる場合でもVR₂は正となるように設定さ
れる。Vm＝−I_lR₃は負であるので、Vm＜VR₂となり、比
較器23の出力は高レベルとなり、ダイオード27はオフと
される。

一方、ダイオード35はオフであり、引算回路37の出力で
ある基準電圧VR₁は VR₁＝−V₂ …（８） となる。Ilが増加し、従ってVmが負方向に大きくなり、
Vm＜VR₁となると、比較器22の出力は高レベルとなり、
ダイオード26を介して演算増幅器13の反転入力端子に与
えられる。そのため出力電圧Voは低くされ、Ｉ_ｌは減少
される。従って、Vm＝−I_lR₃は Vm≧VR₁＝−V₂ …（９） に制限される。従って、 −I_lR₃≧−V₂ ∴Ｉ_ｌ≦V₂／R₃＝−VR₁／R₃ …（10） V₂／R₃は正方向の許容最大負荷電流I₊に等しくされる。

（ロ）Vr＝kVs＜Vd₂の場合 ダイオード36はオフであり、 VR₂＝V₃（＞０） …（11） となる。(イ)と同様にVm＝−I_lR₃＜VR₂であり、比較器23
の出力は高レベルで、ダイオード27はオフとされる。

一方、ダイオード35もオフであり(イ)と同様に（８），
（９），（10）が成立し、Ｉ_ｌは許容最大負荷電流I₊以
下に制限される。

（ｂ）第４図の第４象限における動作 この場合は、容量性負荷を正の最大出力電圧Vs＝V₊即
ち、 V₊＝−V₁min（R₂／R₁） …（12） に充電した後（V₁minは負）、Vsの大きさを減少させて
負荷19より演算増幅器13へ放電電流、つまり負の負荷電
流Ｉ_ｌを流した場合に相当する。

Vr＝kVsは正であるからダイオード35はオフとされ、基
準電圧VR₁は、 VR₁＝−V₂ …（13） となる。Vm＝−I_lR₃は正であるので、Vm＞VR₁となり、
比較器22の出力は低レベルとなり、ダイオード26はオフ
とされる。

（イ）Vr＝kVs≧Vd₂の場合 ダイオード36はオンとされ、基準電圧VR₂は ０＜VR₂＝−（kVs−Vd₂）＋V₃ …（14） となる。Ｉ_ｌが負方向に増加して、Vm＝−I_lR₃＞VR₂に
なると、比較器23の出力は低レベルとなり、ダイオード
27を通じて演算増幅器13の反転入力端子に印加される。
そのため出力電圧Voは高くなり、負のＩ_ｌの大きさを減
少させる。従って、Vm＝−I_lR₃は Vm≦VR₂＝−（kVs−Vd₂）＋V₃ …（15） に制限される。よって、 −I_lR₃≦−（kVs−Vd₂）＋V₃ I_lR₃≧kVs−Vd₂−V₃ ∴Ｉ_ｌ≧−（V₃−kVs＋Vd₂）／R₃ ＝−VR₂／R₃ …（16） 負のＩ_ｌはVsが大きいほどその絶対値は小さく制限され
る。

（ロ）Vr＝kVs＜Vd₂の場合 ダイオード36はオフとされ、基準電圧VR₂は VR₂＝V₃ …（17） となる。Ｉ_ｌが負方向に増加して、Vm＝−I_lR₃＞VR₂に
なると、（イ）と全く同様に負帰還制御されて、Ｉ_ｌの
大きさを減少させ、Vm＝−I_lR₃は Vm≦VR₂＝V₃ …（18） に制限される。よって、 −I_lR₃≦V₃ ∴Ｉ_ｌ≧−V₃／R₃ ＝−VR₂／R₃ …（19） となる。−V₃／R₃は負の許容最大負荷電流I_-に等しく設
定される。従って、|I_ｌ｜はI_-以下に制限される。

（ｃ）第４図の第２象限における動作 この場合は、容量性負荷をVs＝−V_-（負の最大出力電
圧）、即ち、 −V_-＝−V₁max（R₂／R₁） …（20） に充電した後、|Vs|を小さくして、正の充電電流Ｉ_ｌを
流した場合に相当する。

Vr＝kVsは負であるからダイオード36はオフにされ、基
準電圧VR₂は VR₂＝V₃＞０ …（21） となる。Ｉ_ｌは正であるから、Vm＝−I_lR₃は負となり、
Vm＜VR₂となるので、比較器23の出力は高レベルとな
り、ダイオード27はオフにされる。

（イ）Vr＝kVs≦−Vd₁の場合 ダイオード35はオンとされ、基準電圧VR₁は ０＞VR₁＝−（kVs＋Vd₁）−V₂ …（22） となる。VR₁はいかなる場合も負となるように設定され
る。正の負荷電流Ｉ_ｌが増加し、Vm＝−I_lR₃が負方向に
増加し、Vm＜VR₁になると、比較器22の出力は高レベル
となり、ダイオード26を介して演算増幅器13の反転入力
端子に与えられる。そのため出力電圧Voは低くされ、Ｉ
_ｌを減少させる。従って、Vm＝−I_lR₃は Vm≧VR₁＝−（kVs＋Vd₁）−V₂ …（23） に大きさが制限される。よって、 −I_lR₃≧−（kVs＋Vd₁）−V₂ ∴Ｉ_ｌ≦（V₂＋kVs＋Vd₁）／R₃ ＝−VR₁／R₃ …（24） 従ってＩ_ｌはVsが負方向に大きくなるにつれて減少す
る。

（ロ）Vr＝kVs＞−Vd₁の場合 ダイオード35はオフにされ、基準電圧VR₁は VR₁＝−V₂ …（25） となる。（イ）と同様に負帰還制御されて、Vm＝−I_lR₃
は Vm≧VR₁＝−V₂ …（26） に大きさが制限される。よって、 −I_lR₃≧−V₂ ∴Ｉ_ｌｌ≦V₂／R₃＝−VR₂／R₃ …（27） となる。V₂／R₃は許容最大負荷電流I₊に等しく設定さ
れ、従ってＩ_ｌはI₊以下に制限される。

（ｄ）第４図の第３象限の動作 Ｉ_ｌ,Vsとも負となるが、第１象限の動作と同様である
ので説明を省略する。（ｂ）の第４象限の場合、第６図
A,Bに示すようにPNPトランジスタQ₂のエミッタ・コレク
タ間電位差（V_N＋Vs）が大きくても負の負荷電流Ｉ_ｌが
（16）式により大きさが制限されているため、トランジ
スタQ₂の電力損失は斜線で示した部分だけ小さくなり、
つまり演算増幅器13での電力損失は第１図に示したもの
よりも少なくなる。

ダイオード36の電圧降下Vd₂がゼロの場合は電流制限特
性は第４図の点線のようになり、電流制限が強過ぎて、
それだけ負荷19からの電荷の放電が遅れるが、この考案
ではVd₂≠０であるから比較的急速に電荷を放電するこ
とができる。

負荷19が容量負荷の場合に、電圧V₁を変化させて例えば
第５図Ａの実線に示すように負荷への印加電圧Vsを時点
t₀から増加させ、時点t₁で一定とし、時点T₂より減少さ
せ、時点t₃で完全にゼロにすると、この考案の装置では
負荷電流Ｉ_ｌは第５図Ｂの実線に示すように時点t₀から
増加し、時点t₁の後ゼロになり、時点t₂から放電電流、
即ち負の電流Ｉ_ｌが流れ、この電流は時点t₃の僅か後の
時点t₄でゼロになる。しかしダイオード36の降下電圧Vd
₂がゼロの場合はVsは第５図Ａの点線で示すように徐々
に減少し、放電電流Ｉ_ｌも第５図Ｂの点線に示すように
徐々に減少する。この減少の状態をダイオード36のVd₂
の値や、直列に使用する数を選定して変更することがで
きる。

「考案の効果」 以上述べたように、この考案によれば容量性負荷で、出
力電圧Vsが正で、かつダイオード36を導通させる状態で
は、比較器23の基準電圧VR₂はV₃−（kVs−Vd₂）とな
り、負荷電流がＩ_ｌ≧−VR₂／R₃に制限されて第４図の
第４象限に示す電流制限特性となる。また容量性負荷
で、負荷電圧Vsが負で、かつダイオード35を導通させる
状態では、比較器22の基準電圧VR₁は−V₂−（kVs＋V
d₁）となり、負荷電流がＩ_ｌ≦−VR₁／R₃に制限されて
第２象限に示す電流制限特性となる。従って電圧増幅器
17の電力損失が少なくでき、その破壊が完全に防止され
る。しかも容量性負荷に対して放電電流の減少を比較的
急に行うことができ、新たな電圧の発生を早くすること
ができる。

【図面の簡単な説明】

第１図は従来の電圧発生装置を示すブロック図、第２図
はその電流制限特性を示す図、第３図はこの考案による
電圧発生装置の一例を示すブロック図、第４図は第３図
の装置の電流制限特性図、第５図は容量負荷とした場合
の第３図の装置の発生電圧Vsの変化と、電流Ｉ_ｌの変化
との例を示す波形図、第６図Ａは演算増幅器の出力端側
から負荷側へ電流の流出入する回路の一例を示す図、Ｂ
は第２図の電流制限特性による出力トランジスタQ₁，Q₂
における電力損失特性を示す図である。 11:電圧源、12,32,34,41,42:抵抗器、14:電流検出用抵
抗器、15:バッファ回路、16:負帰還抵抗器、17:電圧増
幅器、18:接続点、19:負荷、21:電流検出回路、22,23:
比較器、24,25:基準電源、26,27:ダイオード、31:比例
電圧発生回路、35,36:単方向導通素子、37,38:引算回
路、51:第１比較回路、52:第２比較回路、61:第１基準
電圧発生回路、62:第２基準電圧発生回路。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】電圧増幅器（17）と、電流検出回路（21）
   と、第1,第２比較回路（51,52）と、比例電圧発生回路
   （31）と、第1,第２基準電圧発生回路（61,62）とより
   成る電圧発生装置であって、 電圧増幅器（17）は、電圧源（11）の出力を入力して、
   増幅した出力（Vs）を負荷（19）に供給し、 電流検出回路（21）は、電圧増幅器（17）から負荷（1
   9）へ流れる負荷電流（Ｉ_ｌ）を検出して、対応した電
   圧（Vm）を出力し、 比例電圧発生回路（31）は、電圧源（11）の出力（V₁）
   を入力して、電圧増幅器（17）の出力（Vs）に比例した
   電圧（Vr＝kVs;kは比例定数）を発生し、 第１基準電圧発生回路（61）は、比例電圧発生回路（3
   1）の出力（Vr＝kVs）を入力し、 その値が負の第１しきい値電圧（−Vd₁）より大きいと
   きには、正の許容最大負荷電流（I₊）に対応する電圧値
   （−V₂）をとる第１基準電圧（VR₁）を、小さいとき（V
   sは負）には、その電圧値（−V₂）の大きさより電圧増
   幅器（17）の出力（Vs）の大きさに応じて大きさ（絶対
   値）が減少する電圧値〔−（V₂＋kVs＋Vd₁）〕をとる第
   １基準電圧（VR₁）を、発生し、 第２基準電圧発生回路（62）は、比例電圧発生回路（3
   1）の出力（Vr＝kVs）を入力し、 その値が正の第２しきい値電圧（＋Vd₂）より小さいと
   きには、負の許容最大負荷電流（−I_-）に対応する電圧
   値（V₃）となる第２基準電圧（VR₂）を、大きいとき（V
   sは正）には、その電圧値（V₃）の大きさより電圧増幅
   器（17）の出力（V_s）の大きさに応じて大きさが減少す
   る電圧値（V₃−kVs＋Vd₂）となる第２基準電圧（VR₂）
   を発生し、 第１、または第２比較回路（51,52）は、電流検出回路
   （21）の出力電圧（Vm）と第１、または第２基準電圧
   （VR₁，VR₂）とをそれぞれ入力して比較し、前者の大き
   さが後者の大きさを越えないように電圧増幅器（17）を
   制御する負帰還信号を出力する、 電圧発生装置。