JPH06351256A - Inverter - Google Patents

Inverter

Info

Publication number
JPH06351256A
JPH06351256A JP5156157A JP15615793A JPH06351256A JP H06351256 A JPH06351256 A JP H06351256A JP 5156157 A JP5156157 A JP 5156157A JP 15615793 A JP15615793 A JP 15615793A JP H06351256 A JPH06351256 A JP H06351256A
Authority
JP
Japan
Prior art keywords
voltage
signal
converter
inverter
pwm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5156157A
Other languages
Japanese (ja)
Other versions
JP3220291B2 (en
Inventor
Yoshihiro Sekino
吉宏 関野
Tadahisa Nakajima
忠久 中島
Yoshiaki Kobayashi
由明 小林
Seiichi Muroyama
誠一 室山
Noboru Suzuki
▲昇▼ 鈴木
Masayuki Aoki
正之 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Daiichi Components Ltd
Original Assignee
Nippon Telegraph and Telephone Corp
Sanyo Electric Co Ltd
Shinano Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Sanyo Electric Co Ltd, Shinano Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP15615793A priority Critical patent/JP3220291B2/en
Publication of JPH06351256A publication Critical patent/JPH06351256A/en
Application granted granted Critical
Publication of JP3220291B2 publication Critical patent/JP3220291B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Voltage And Current In General (AREA)
  • Inverter Devices (AREA)

Abstract

PURPOSE:To significantly simplify and downsize the controller for inverter and to reduce the total cost. CONSTITUTION:The inverter for inverting a DC voltage EDC into an AC voltage of desired frequency through a DC-DC converter 1, a DC-AC converter 2 and an AC filter 3 comprises a controller 5 for the DC-AC converter 2, a pulse memory storing a PWM pattern, and a distribution circuit for converting the signals read out in time series from the memory into drive signals.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は直流電圧を交流電圧に電
力変換するインバータ装置に関する。詳しくはインバー
タをPWM制御する制御装置の構成に関する。直流電力
を交流電力に変換するインバータ装置は、スイッチング
用半導体素子の開発に呼応して発展して来ている。特
に、商用交流電力を受電し、また停電時のバックアップ
用にバッテリーを備えたインバータ、すなわちUPSが
需要を増してきている。インバータの半導体スイッチ,
トランス,コンデンサ等の電力変換部のコストは出力容
量に比例して増減するが、この電力変換部を制御する制
御部は出力容量に影響させずほぼ一定である。つまり、
出力容量の小さいインバータほど装置全体の中で制御部
の占めるコストの割合が高くなる。従って、小容量のイ
ンバータ,UPSでは制御部のコストダウンが大きな課
題になる。本発明は制御部の機能,性能の低下を抑えな
がら構成を簡略化し、装置のコストダウン,信頼性向
上,小形化等を狙っている。従来のスイッチング用半導
体素子をドライブするPWM信号は、インバータの出力
電圧をセンシングして、これを基準の正弦波信号と比較
し、その誤差を補償する信号をつくり、これを高周波の
三角波信号と突き合わせて得ていた。本発明では、上記
PWM信号に相当するPWMのパターンをあらかじめつ
くり、これを半導体メモリに記憶させて制御部に実装し
ておく。インバータの動作時にはこのメモリ内容を時系
列的に繰り返して読みだし、加工してドライブ信号とす
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device for converting DC voltage into AC voltage. Specifically, it relates to the configuration of a control device that PWM-controls an inverter. Inverter devices for converting DC power into AC power have been developed in response to the development of semiconductor elements for switching. In particular, there is an increasing demand for inverters that receive commercial AC power and that have a battery for backup in the event of a power failure, that is, UPS. Inverter semiconductor switch,
The cost of the power conversion unit such as the transformer and the capacitor increases or decreases in proportion to the output capacity, but the control unit that controls the power conversion unit does not affect the output capacity and is substantially constant. That is,
The lower the output capacity of the inverter, the higher the cost ratio of the control unit in the entire device. Therefore, in the case of a small capacity inverter or UPS, reducing the cost of the control unit becomes a major issue. The present invention aims to reduce the cost, improve the reliability, and downsize the device while simplifying the configuration while suppressing the deterioration of the function and performance of the control unit. The PWM signal that drives the conventional switching semiconductor element senses the output voltage of the inverter, compares it with the reference sine wave signal, creates a signal that compensates for the error, and matches this with the high frequency triangular wave signal. I was getting it. In the present invention, a PWM pattern corresponding to the PWM signal is created in advance, stored in a semiconductor memory, and mounted in the control unit. During operation of the inverter, the contents of this memory are repeatedly read out in time series and processed into drive signals.

【0002】[0002]

【従来の技術】従来のインバータ装置の構成例を図6に
示す。例として単相インバータを示したが三相インバー
タも一般的に使われている。図6(a)のEDCはインバ
ータ装置入力の直流電源である。1はDC−DCコンバ
ータ、2はDC−ACコンバータ、3は直流フィルタ、
4は負荷、5はトランジスタQ1 〜Q4 の制御回路であ
る。しかして、DC−DCコンバータは直流の入力電圧
を必要なレベルに変換したり、定電圧に制御して端子P
Nに出力する。CDCはコンデンサである。トランジスタ
1 〜Q4 で、DC−ACコンバータであるブリッジイ
ンバータ回路(以下、インバータ回路という)を構成す
る。各トランジスタQ1 〜Q4 に逆並列に設けたダイオ
ードD1 〜D4 はインバータ回路の交流出力側の無効電
力の回生用に設けたものである。LACおよびCACは交流
フィルタを構成するリアクタおよびコンデンサであり、
インバータ回路で発生したPWM(Pulse Width Modula
tionパルス幅変調)電圧VPWM から高調波成分を減衰さ
せて正弦波交流電圧VOUT を出力する。Lは交流負荷で
ある。PTは出力の交流電圧VOUT をセンシングするた
めのトランスである。CONTはトランジスタQ1 〜Q
4 のオン・オフを制御するためのドライブ信号を発生す
る制御装置である。なお、図6(a)では入力を直流と
して説明したが交流電力を入力とする場合も一般に使わ
れている。これを図6(b)に示す。交流電源EACの電
力をAC−DCコンバータ(通称整流器)で定電圧に制
御した直流電圧をPNに出力する。PN以降は図6
(a)の構成と同じである。
2. Description of the Related Art FIG. 6 shows a configuration example of a conventional inverter device. A single-phase inverter is shown as an example, but a three-phase inverter is also commonly used. E DC in FIG. 6A is a DC power source input to the inverter device. 1 is a DC-DC converter, 2 is a DC-AC converter, 3 is a direct current filter,
Reference numeral 4 is a load, and 5 is a control circuit for the transistors Q 1 to Q 4 . Then, the DC-DC converter converts the DC input voltage to a required level or controls it to a constant voltage to control the terminal P.
Output to N. CDC is a capacitor. In the transistor Q 1 to Q 4, the bridge inverter circuit (hereinafter, referred to as an inverter circuit) is a DC-AC converter constituting. Diode D 1 to D 4 provided in antiparallel to each transistor Q 1 to Q 4 are those provided for regeneration of the reactive power of the AC output side of the inverter circuit. L AC and C AC are a reactor and a capacitor forming an AC filter,
PWM (Pulse Width Modula) generated in the inverter circuit
tion pulse width modulation) A harmonic component is attenuated from the voltage V PWM and a sine wave AC voltage V OUT is output. L is an AC load. PT is a transformer for sensing the output AC voltage V OUT . CONT is a transistor Q 1 to Q
It is a control device that generates a drive signal for controlling ON / OFF of 4 . In addition, in FIG. 6A, the input is explained as a direct current, but the case where alternating current power is input is also generally used. This is shown in FIG. An AC-DC converter (commonly called a rectifier) controls the power of the AC power supply E AC to a constant voltage and outputs a DC voltage to PN. Figure 6 after PN
The configuration is the same as that of (a).

【0003】図7に制御装置CONTの回路構成(a)
と動作波形(b)を示す。図において、6は誤差アン
プ、7はコンパレータ、8は三角波発生器、9は分配器
を示す。インバータ装置の出力電圧VOUT をセンシング
トランスPTを介して取り出し、この信号ESを誤差ア
ンプ6の一方に入力し、他方には基準となる正弦波電圧
信号ER を与える。誤差アンプ6の出力には基準正弦波
電圧信号ER に2つの入力の差を増幅した信号が重畳さ
れたEOUT を得る。 EOUT =ER +(ER −ES )×R2 /R1 この重畳信号EOUT はインバータ装置の出力電圧が変動
すると、それを補正するように波形が変わる。三角波発
生器は高周波の三角波bを発生する。インバータ回路の
トランジスタQ1 〜Q4 をスイッチングする周波数は、
この三角波信号bの周波数によって決まる。コンパレー
タに信号EOUT と三角波信号bを与えると、信号EOUT
が信号bよりレベルが高い期間にはハイ・レベルで、他
の期間にはゼロ・レベルとなるPWM信号cを出力す
る。PWM信号cを分配器に入力し、これを増幅し必要
によっては絶縁したドライブ信号dと、この信号dのN
OTに対応したドライブ信号eを得る。信号dでインバ
ータ回路のトランジスタQ1,Q4 を、また信号eでト
ランジスタQ2 ,Q3 をそれぞれドライブする。各トラ
ンジスタQ1 〜Q4 は与えられたドライブ信号がハイ・
レベルにある期間にオンし、ゼロ・レベルにある期間は
オフし、コンデンサCDC(図6)の直流電圧を交流PW
M電圧VPWM に変換する。このVPWM 電圧を交流フィル
タLAC,CACに与えると高周波成分が除かれて基準正弦
波信号aに対応した正弦波電圧VOUT が出力される。こ
の従来装置ではインバータ回路のトランジスタQ1 〜Q
4 を制御する制御装置CONTの構成が複雑であり、信
頼性の低下やコストアップを招いている。また、モータ
ードライブ用のインバータでは半導体メモリにPWM制
御のパターンを記憶させておき、これを順次読みだして
PWM電圧波形を発生させる方法もとられている。この
方法はPWM電圧を直接モーターに給電させる場合には
有効であるが、本発明のように発生させたPWM電圧を
LCフィルタを介して正弦波電圧に整形してから負荷に
給電するインバータでは、LCフィルタの固有振動(1
/√LCに対応した周波数で起こる自由振動が正弦波電
圧に重畳される)があるために同じ方法では実用に供し
得ない。
FIG. 7 shows a circuit configuration (a) of the control unit CONT.
And the operation waveform (b) are shown. In the figure, 6 is an error amplifier, 7 is a comparator, 8 is a triangular wave generator, and 9 is a distributor. The output voltage V OUT of the inverter device is taken out via the sensing transformer PT, this signal ES is input to one side of the error amplifier 6, and the other side is supplied with a sine wave voltage signal E R serving as a reference. At the output of the error amplifier 6, E OUT in which a signal obtained by amplifying the difference between the two inputs is superimposed on the reference sine wave voltage signal E R is obtained. E OUT = E R + (E R −E S ) × R 2 / R 1 When the output voltage of the inverter device fluctuates, the waveform of this superposed signal E OUT changes so as to correct it. The triangular wave generator generates a high frequency triangular wave b. The frequency for switching the transistors Q 1 to Q 4 of the inverter circuit is
It depends on the frequency of the triangular wave signal b. When the signal E OUT and the triangular wave signal b are given to the comparator, the signal E OUT
Outputs a PWM signal c which is at a high level when the signal level is higher than the signal b and which is at a zero level during the other period. The PWM signal c is input to the distributor, the drive signal d is amplified and amplified if necessary, and the N of the signal d
A drive signal e corresponding to OT is obtained. The signal d drives the transistors Q 1 and Q 4 of the inverter circuit, and the signal e drives the transistors Q 2 and Q 3 , respectively. Each transistor Q 1 ~Q 4 is the drive signal that has been given high
It is turned on during the period when it is at the level, turned off during the period when it is at the zero level, and the DC voltage of the capacitor C DC (Fig. 6) is changed to the AC PW
Convert to M voltage V PWM . When this V PWM voltage is applied to the AC filters L AC and C AC , the high frequency component is removed and the sine wave voltage V OUT corresponding to the reference sine wave signal a is output. Transistors Q 1 to Q of the inverter circuit in this conventional apparatus
The configuration of the control device CONT for controlling the 4 is complicated, resulting in lower reliability and higher cost. In addition, in a motor drive inverter, a method of storing a PWM control pattern in a semiconductor memory and sequentially reading the pattern to generate a PWM voltage waveform is also used. This method is effective when the PWM voltage is directly fed to the motor. However, in the inverter that shapes the PWM voltage generated like the present invention into a sine wave voltage through the LC filter and then feeds the load, Natural vibration of LC filter (1
Since the free vibration occurring at the frequency corresponding to / √LC is superimposed on the sine wave voltage), the same method cannot be used in practice.

【0004】[0004]

【発明が解決しようとする課題】本発明は上記の欠点を
改善するために提案されたもので、その目的は、インバ
ータ装置を構成する制御装置を簡素化し、信頼性の向上
やコストの低下を図ることにある。
SUMMARY OF THE INVENTION The present invention has been proposed in order to improve the above-mentioned drawbacks, and an object thereof is to simplify a control device constituting an inverter device, improve reliability and reduce cost. It is to plan.

【0005】[0005]

【課題を解決するための手段】上記の目的を達成するた
め、本発明は直流電力を受電し、これをDC−ACコン
バータ及びACフィルタによって所望の周波数の交流電
圧に変換する装置において、DC−ACコンバータをP
WMスイッチング制御するためのドライブ信号を生成す
る制御装置において、PWMパターンを記憶させた半導
体メモリと、このメモリを時系列的に読みだした信号を
ドライブ信号に変換する分配回路で構成したことを特徴
とするインバータ装置を発明の要旨とするものである。
さらに、本発明は直流電圧をDC−ACコンバータ及び
ACフィルタによって所望の周波数の交流電圧に変換す
る装置において、前記直流電圧を得る装置として、交流
電力を受電し、これを所望のレベルの直流電圧に変換す
るAC−DCコンバータ、または直流電力を受電し、こ
れを所望のレベルの直流電圧に変換するDC−DCコン
バータを備え、前記DC−ACコンバータをPWMスイ
ッチング制御するためのドライブ信号を生成する制御装
置において、PWMパターンを記憶させた半導体メモリ
と、このメモリを時系列的に読みだした信号をドライブ
信号に変換する分配回路で構成したことを特徴とするイ
ンバータ装置を発明の要旨とするものである。
To achieve the above object, the present invention provides a DC-AC converter and an AC filter for converting the DC power into an AC voltage of a desired frequency. AC converter to P
In a control device for generating a drive signal for WM switching control, a semiconductor memory having a PWM pattern stored therein and a distribution circuit for converting a signal read out in time series from the memory into a drive signal are characterized. The inverter device is defined as the gist of the invention.
Furthermore, the present invention is a device for converting a DC voltage into an AC voltage of a desired frequency by a DC-AC converter and an AC filter, which is a device for obtaining the DC voltage, receives AC power, and outputs the DC voltage of a desired level. An AC-DC converter for converting to DC or a DC-DC converter for receiving DC power and converting it to a DC voltage of a desired level, and generating a drive signal for PWM switching control of the DC-AC converter. In a control device, a semiconductor memory storing a PWM pattern and a distribution circuit for converting a signal obtained by reading the memory in time series into a drive signal are provided. Is.

【0006】[0006]

【作用】本発明はDC−ACコンバータにおいて、PW
Mスイッチング制御するためのドライブ信号を生成する
制御装置を、PWMパターンを記憶させたメモリと、こ
のメモリを時系列的に読みだした信号をドライブ信号に
変換する分配回路とで構成することによって、インバー
タの制御装置が大幅に簡素化,小形化され、コストを下
げることができる。
The present invention provides a DC-AC converter in which the PW
By configuring a control device that generates a drive signal for M switching control by a memory that stores a PWM pattern and a distribution circuit that converts a signal read out from this memory in time series into a drive signal, The inverter controller is greatly simplified and downsized, and the cost can be reduced.

【0007】[0007]

【実施例】次に本発明の実施例について説明する。図1
は本発明のインバータ装置の第1の構成例である。図6
に対応させると、制御装置CONTには出力電圧VOUT
をフィードバックしていない。図において、EDCは直流
電源、1はDC−DCコンバータ、2はDC−ACコン
バータ、3はフィルタ、4は負荷、5は制御回路を示
す。入力側のDC−DCコンバータは、出力端子PNの
電圧を定電圧に制御するか、出力電流に対応して電圧レ
ベルを制御する。例えば、微小抵抗Rを挿入して出力電
流に比例して変わる電圧ドロップを、センシングして電
流に比例して電圧を高くなるように制御する。また、P
N端子の電流が増加するのはインバータ装置の出力が増
加したときであり、このときトランジスタQ1 〜Q4
リアクタLACの電圧ドロップが電流に比例して増加する
ので、この電圧ドロップ分を補償するためにPN端子の
直流電圧を増加させる。これにより制御装置CONTに
インバータ装置の出力電圧をフィードバックしないでも
インバータ装置の出力電圧VOUT をほぼ一定に保つこと
ができる。外部から給電される直流電圧がインバータの
入力として所望のレベル,品質にあるなら、直流電源E
DCから直接、端子PNに給電する。インバータ回路のス
イッチング素子Q1 〜Q4 としてバイポーラ・トランジ
スタを使った例を示しているが、これは一例であって他
の半導体スイッチ、例えばパワーMOS・FETやIG
BT(Insulated Gate Bipolar Transistor )も使え
る。また、インバータ回路としてトランジスタを4個使
ったフル・ブリッジ・インバータを示しているが、従来
のインバータ装置と同様にトランジスタを2個使ったハ
ーフ・ブリッジ・インバータや6個使った三相ブリッジ
・インバータも使えることはいうまでもない。
EXAMPLES Next, examples of the present invention will be described. Figure 1
Is a first configuration example of the inverter device of the present invention. Figure 6
To the control device CONT, the output voltage V OUT
Do not give feedback. In the figure, E DC is a DC power supply, 1 is a DC-DC converter, 2 is a DC-AC converter, 3 is a filter, 4 is a load, and 5 is a control circuit. The DC-DC converter on the input side controls the voltage of the output terminal PN to a constant voltage or controls the voltage level according to the output current. For example, by inserting a minute resistor R, a voltage drop that changes in proportion to the output current is sensed and controlled so as to increase the voltage in proportion to the current. Also, P
The current at the N terminal increases when the output of the inverter device increases. At this time, the voltage drops of the transistors Q 1 to Q 4 and the reactor L AC increase in proportion to the current. The DC voltage at the PN terminal is increased to compensate. As a result, the output voltage V OUT of the inverter device can be kept substantially constant without feeding back the output voltage of the inverter device to the control device CONT. If the DC voltage supplied from the outside has the desired level and quality as the input of the inverter, the DC power supply E
Power is directly supplied to the terminal PN from DC . An example is shown in which bipolar transistors are used as the switching elements Q 1 to Q 4 of the inverter circuit, but this is an example, and another semiconductor switch such as a power MOS FET or IG is used.
You can also use BT (Insulated Gate Bipolar Transistor). Also, a full bridge inverter using four transistors is shown as the inverter circuit, but like the conventional inverter device, a half bridge inverter using two transistors and a three-phase bridge inverter using six transistors. Needless to say, it can also be used.

【0008】図2に本発明に適用する制御装置CONT
の実施例を示す。図において、10は半導体メモリ、1
1はPWM信号変換器、12は分配器を示す。半導体メ
モリMにはアドレスn個×mビット(D1〜Dm)の領
域にPWMパターンを記憶させてある。PWM信号変換
器は、メモリMから読みだしたmビット・パラレルデー
タをmビットシリアルデータに変換する。ここでmビッ
トのデータからはm個のPWMパターン配列を選択で
き、図3に示すように、インバータ装置の出力電圧の半
サイクルを1〜nに分割し、各時分割毎に出力電圧が正
弦波半サイクルになるように1〜mのパルスパターン配
列を振り分ける。すなわち、図7のパターンCと対応さ
ぜて、各区間毎にパターンCのパルス幅に最も近いパル
スを図3の1〜mのパルスから選別して配列する。この
ようにして得たパルス列を図4の信号C(図7の信号C
に対応する)とする。すなわち、m個のパターンから1
つをとる。選別したパターンの配列がPWM信号Cとな
る。PWM信号Cを分配器にかけてドライブ信号d,e
をつくる。一般に使われているように分配器では必要に
応じてホトカプラによって入・出力間を絶縁して、ま
た、信号を増幅してインバータ回路のトランジスタQ1
〜Q4 をドライブする。本発明を三相インバータに適用
する場合はPWM信号Cとして120度づつ位相のずれ
た3組の信号をつくり、それぞれを分配器でドライブ信
号に加工して使う。
FIG. 2 shows a control unit CONT applied to the present invention.
An example of is shown. In the figure, 10 is a semiconductor memory, 1
Reference numeral 1 is a PWM signal converter, and 12 is a distributor. In the semiconductor memory M, a PWM pattern is stored in an area of n addresses × m bits (D1 to Dm). The PWM signal converter converts m-bit parallel data read from the memory M into m-bit serial data. Here, m PWM pattern arrays can be selected from the m-bit data, and as shown in FIG. 3, the half cycle of the output voltage of the inverter device is divided into 1 to n, and the output voltage is sine every time division. The pulse pattern arrays of 1 to m are distributed so that the wave half cycle is obtained. That is, in correspondence with the pattern C in FIG. 7, the pulse closest to the pulse width of the pattern C is selected and arranged from the pulses 1 to m in FIG. 3 for each section. The pulse train thus obtained is converted into the signal C in FIG. 4 (the signal C in FIG. 7).
Correspond to). That is, 1 out of m patterns
Take one. The array of the selected patterns becomes the PWM signal C. The PWM signal C is applied to a distributor to drive signals d and e
To make. As is generally used, in the distributor, a photo coupler is used to insulate the input and output from each other as necessary, and the signal is amplified to amplify the transistor Q 1 of the inverter circuit.
To drive the ~Q 4. When the present invention is applied to a three-phase inverter, three sets of signals whose phases are shifted by 120 degrees are created as PWM signals C, and each set is processed into a drive signal by a distributor for use.

【0009】PWM信号変換器には一般にもよく使われ
ているようにマイコン回路も適用できる。図5(a)に
1チップ・マイコン回路を使った例を示す。マイコン回
路のROMが図2のメモリMに対応する。このROMに
はプログラムとインバータ出力波形の1周期分のPWM
信号データが、単位時間(最少パルス幅)毎のオン・オ
フを1と0で表したデータとして格納されている。この
データはインバータ回路のトランジスタ数に対応したビ
ット数だけ作られる(例えば、単相インバータの場合に
は4ビット、三相インバータの場合には6ビット)。デ
ータは時系列的に読み出された後、外部割り込み処理に
よってつくられる信号とAND処理をされ、すなわち、
図5(b)の割り込み信号が入っている期間だけ、メモ
リから読み出されたパルスQ1 〜Q4 から破線で示した
ようにパルスが削られてマイコンの出力ポートから信号
1 〜C4 として出力される。信号C1〜C4 はそれぞ
れ分配器を介して増幅し、あるいは絶縁してトランジス
タQ1 〜Q4 のドライブ信号とする。なお、必要なビッ
ト数は図2のように外部で論理回路を組んで各トランジ
スタ対応の信号を作る場合はこの限りではない。例え
ば、単相インバータの場合には1ビットでもよい。
A microcomputer circuit can be applied to the PWM signal converter, as is commonly used. FIG. 5A shows an example using a one-chip microcomputer circuit. The ROM of the microcomputer circuit corresponds to the memory M of FIG. In this ROM, PWM for one cycle of program and inverter output waveform
The signal data is stored as data in which ON / OFF for each unit time (minimum pulse width) is represented by 1 and 0. This data is created by the number of bits corresponding to the number of transistors of the inverter circuit (for example, 4 bits for a single-phase inverter and 6 bits for a three-phase inverter). After the data is read in time series, it is ANDed with the signal created by the external interrupt process, that is,
Only during the period when the interrupt signal of FIG. 5B is input, the pulses are deleted from the pulses Q 1 to Q 4 read from the memory as shown by the broken line, and the signals C 1 to C 4 are output from the output port of the microcomputer. Is output as. Signal C 1 -C 4 amplifies via respective distributor or insulated from the drive signal of the transistor Q 1 to Q 4. Note that the required number of bits is not limited to this when a logic circuit is assembled externally to generate a signal corresponding to each transistor as shown in FIG. For example, in the case of a single-phase inverter, it may be 1 bit.

【0010】また、次に述べる直流電源の短絡防止につ
いても各トランジスタ対応のデータで最少単位時間だけ
オフに維持するデータを設けることができる。図1のイ
ンバータ回路においてトランジスタ、例えばQ1 とQ2
を同時にオンさせると直流電源(DC−DCコンバー
タ)を短絡することになり、直流電源やトランジスタに
過電流が流れてこれを破損してしまう。一方、トランジ
スタでは与えられるドライブ信号と、これによって起こ
るスイッチング動作との間には遅れが生じる。従って、
トランジスタの過電流破損を防止するためには直列接続
されているトランジスタの一方にオフ信号を与えてか
ら、他方のトランジスタにオン信号を与えるまでに時間
差を設ける方法がとられる。図2ではこのパルス整形の
機能を分配器に持たせている。図4にパルス整形の動作
を示す。PWM信号Cの位相を反転した信号CをNOT
回路でつくる。一方、PWM信号Cより遅れた信号CD
を抵抗とコンデンサの積分回路とアンプでつくる。信号
D の位相を反転した信号D をNOT回路でつくる。
信号CとCD をAND回路1に与え、その出力信号をd
とする。また、信号D をAND回路2に与え、信
号eをつくる。ここに、はCを反転した信号、D
D を反転した信号である。信号dとeの間には積分回
路による遅れ時間だけのギャップがあり、トランジスタ
にスイッチングの遅れがあってもこの遅れ時間以上にギ
ャップの時間を設けておけば直流電源を短絡する事故は
避けられる。
As for the short-circuit prevention of the DC power supply, which will be described below, data corresponding to each transistor can be provided to keep it off for a minimum unit time. In the inverter circuit of FIG. 1, transistors such as Q 1 and Q 2
If both are turned on at the same time, the direct current power supply (DC-DC converter) is short-circuited, and an overcurrent flows through the direct current power supply and the transistor, damaging it. On the other hand, in the transistor, there is a delay between the applied drive signal and the switching operation caused thereby. Therefore,
In order to prevent the transistor from being damaged by overcurrent, a method is provided in which a time difference is provided from when an OFF signal is applied to one of the transistors connected in series to when the ON signal is applied to the other transistor. In FIG. 2, the distributor has this pulse shaping function. FIG. 4 shows the operation of pulse shaping. NOT the signal C that is the inverted phase of the PWM signal C
Make with a circuit. On the other hand, a signal C D delayed from the PWM signal C
Is made with an integrating circuit of a resistor and a capacitor and an amplifier. A signal C D obtained by inverting the phase of the signal C D made with the NOT circuit.
The signals C and C D are given to the AND circuit 1, and its output signal is d
And Also, the signals C and C D are given to the AND circuit 2 to generate the signal e. Here, C is a signal obtained by inverting C, and C D is a signal obtained by inverting C D. There is a gap corresponding to the delay time due to the integrating circuit between the signals d and e. Even if there is a switching delay in the transistor, if the gap time is set longer than this delay time, the accident of short-circuiting the DC power supply can be avoided. .

【0011】次に割り込み処理について説明する。AN
D回路1,2には第3の入力として常時、ハイ・レベル
の電圧Hを与えておく。インバータ装置の出力が異常に
なったとき、例えば負荷Lの短絡事故によって出力電流
が過電流になったとき、あるいはインバータ回路の異常
動作によって出力電圧VOUT が過電圧になったときに
(別途、センサーを設ける)この第3の入力のレベルを
Hからゼロ・レベルに変える。すなわち割り込み処理を
する。これによってAND回路1,2の出力信号d,e
がいずれもゼロ・レベルになり、インバータ回路のトラ
ンジスタQ1 〜Q4 を強制的に遮断させる。このトラン
ジスタの強制遮断によって負荷Lの短絡事故からインバ
ータ装置を保護し、またインバータ装置の事故から負荷
Lを保護する。
Next, the interrupt processing will be described. AN
A high level voltage H is always applied to the D circuits 1 and 2 as the third input. When the output of the inverter device becomes abnormal, for example, when the output current becomes overcurrent due to a short-circuit accident of the load L, or when the output voltage V OUT becomes overvoltage due to abnormal operation of the inverter circuit (separate sensor Change the level of this third input from H to zero level. That is, interrupt processing is performed. As a result, the output signals d and e of the AND circuits 1 and 2
There both zero-level, forcibly shut off the transistors Q 1 to Q 4 of the inverter circuit. By forcibly shutting off the transistor, the inverter device is protected from a short circuit accident of the load L, and the load L is protected from an accident of the inverter device.

【0012】[0012]

【発明の効果】叙上のように本発明によれば、インバー
タ装置の制御装置が大幅に簡素化され、また小形化され
る。これによって制御装置の信頼性を向上させ、コスト
を下げる効果がある。制御装置はインバータ装置で変換
する電力容量に関係なく一定の規模が必要であることか
ら、小容量のインバータ装置であっても大容量装置と同
じ制御装置を必要とする。従って、電力容量の小さいイ
ンバータ装置ほど信頼性やコストに占める制御装置の占
める割合は高くなる。これは電力容量の小さなインバー
タ装置ほど本発明の効果が大きくなることを示す。ま
た、小さな電力容量のインバータ装置では制御装置の占
める物理的な大きさの比率も大きくなるので本発明はイ
ンバータ装置の小形化にも効果がある。また電圧制御装
置に出力電圧制御の機能を欠いても負荷の短絡自事故か
らインバータ装置自体を保護し、またインバータ装置の
事故から負荷を保護することができる等の効果を有す
る。
As described above, according to the present invention, the control device of the inverter device is greatly simplified and downsized. This has the effect of improving the reliability of the control device and reducing the cost. Since the control device requires a certain scale regardless of the power capacity converted by the inverter device, even a small-capacity inverter device requires the same control device as the large-capacity device. Therefore, the smaller the power capacity of the inverter device, the higher the ratio of the control device to the reliability and the cost. This indicates that the effect of the present invention is greater as the inverter device has a smaller power capacity. Further, in an inverter device having a small power capacity, the ratio of the physical size occupied by the control device also becomes large, so the present invention is also effective in downsizing the inverter device. Further, even if the voltage control device lacks the output voltage control function, it is possible to protect the inverter device itself from a short circuit of the load and to protect the load from the accident of the inverter device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例であるインバータ装置の
構成を示す。
FIG. 1 shows a configuration of an inverter device that is a first embodiment of the present invention.

【図2】本発明に適用する制御装置の実施例を示す。FIG. 2 shows an embodiment of a control device applied to the present invention.

【図3】m個のパターンを示す。FIG. 3 shows m patterns.

【図4】信号のタイムチャートを示すFIG. 4 shows a time chart of signals.

【図5】マイコンによる制御を示し、(a)は回路構成
を示し、(b)は各トランジスタの出力信号を示す。
5A and 5B show control by a microcomputer, FIG. 5A shows a circuit configuration, and FIG. 5B shows an output signal of each transistor.

【図6】従来のインバータ装置の構成を示し、(a)は
一実施例、(b)は他の実施例を示す。
FIG. 6 shows a configuration of a conventional inverter device, (a) shows one embodiment, and (b) shows another embodiment.

【図7】従来のインバータ装置を制御する制御装置を示
し、(a)は構成図、(b)は各信号のタイムチャート
を示す。
FIG. 7 shows a control device for controlling a conventional inverter device, in which (a) is a configuration diagram and (b) is a time chart of each signal.

【符号の説明】[Explanation of symbols]

1 DC−DCコンバータ 2 DC−ACコンバータ 3 フィルタ 4 負荷 5 制御回路 6 誤差アンプ 7 コンパレータ 8 三角波発生器 9 分配器 10 メモリ 11 PWM信号変換器 12 分配器 1 DC-DC converter 2 DC-AC converter 3 Filter 4 Load 5 Control circuit 6 Error amplifier 7 Comparator 8 Triangular wave generator 9 Distributor 10 Memory 11 PWM signal converter 12 Distributor

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 忠久 東京都豊島区北大塚1丁目15番1号 山洋 電気株式会社内 (72)発明者 小林 由明 東京都豊島区北大塚1丁目15番1号 山洋 電気株式会社内 (72)発明者 室山 誠一 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 鈴木 ▲昇▼ 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 青木 正之 東京都文京区千石1丁目23番11号 信濃電 気株式会社内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Tadahisa Nakajima 1-15-1 Kitaotsuka, Toshima-ku, Tokyo Sanyo Electric Co., Ltd. (72) Inventor Yoshiaki Kobayashi 1-1-15 Kitaotsuka, Toshima-ku, Tokyo No. 1 Sanyo Denki Co., Ltd. (72) Inventor Seiichi Muroyama 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Within Nippon Telegraph and Telephone Corporation (72) Inventor Suzuki ▲ Noboru 1-chome, Uchisaiwaicho, Chiyoda-ku, Tokyo No. 6 Nihon Telegraph and Telephone Corporation (72) Inventor Masayuki Aoki 1-23-11 Sengoku, Bunkyo-ku, Tokyo Shinano Denki Co., Ltd.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 直流電力を受電し、これをDC−ACコ
ンバータ及びACフィルタによって所望の周波数の交流
電圧に変換する装置において、 DC−ACコンバータをPWMスイッチング制御するた
めのドライブ信号を生成する制御装置において、PWM
パターンを記憶させた半導体メモリと、このメモリを時
系列的に読みだした信号をドライブ信号に変換する分配
回路で構成したことを特徴とするインバータ装置。
1. A device for receiving DC power and converting the DC power into an AC voltage of a desired frequency by a DC-AC converter and an AC filter, the control for generating a drive signal for PWM switching control of the DC-AC converter. In the device, PWM
An inverter device comprising a semiconductor memory in which a pattern is stored and a distribution circuit for converting a signal read out from the memory in time series into a drive signal.
【請求項2】 直流電圧をDC−ACコンバータ及びA
Cフィルタによって所望の周波数の交流電圧に変換する
装置において、 前記直流電圧を得る装置として、交流電力を受電し、こ
れを所望のレベルの直流電圧に変換するAC−DCコン
バータ、または直流電力を受電し、これを所望のレベル
の直流電圧に変換するDC−DCコンバータを備え、 前記DC−ACコンバータをPWMスイッチング制御す
るためのドライブ信号を生成する制御装置において、P
WMパターンを記憶させた半導体メモリと、このメモリ
を時系列的に読みだした信号をドライブ信号に変換する
分配回路で構成したことを特徴とするインバータ装置。
2. A direct current voltage DC-AC converter and A
A device for converting an AC voltage of a desired frequency by a C filter, which is a device for obtaining the DC voltage, receives AC power and converts the AC power into a DC voltage of a desired level, or receives DC power. And a DC-DC converter that converts the DC-AC converter into a DC voltage of a desired level, and that generates a drive signal for PWM switching control of the DC-AC converter.
An inverter device comprising a semiconductor memory that stores a WM pattern and a distribution circuit that converts a signal read out in time series from this memory into a drive signal.
【請求項3】 出力の交流電圧をフィードバックしてこ
れを基準の正弦波電圧信号と比較し誤差を補正した信号
をもってメモリに記憶させるPWMパターンを作成する
ことを特徴とする請求項1または2記載のインバータ装
置。
3. A PWM pattern for creating a PWM pattern for feeding back an AC voltage of an output, comparing the AC voltage with a reference sine wave voltage signal, and storing the corrected signal in a memory. Inverter device.
【請求項4】 外部からの信号を受けてドライブ信号の
出力を停止させる割り込み機能を分配回路に持たせたこ
とを特徴とする請求項1または2または3記載のインバ
ータ装置。
4. The inverter device according to claim 1, 2 or 3, wherein the distribution circuit has an interrupt function of stopping the output of the drive signal in response to a signal from the outside.
【請求項5】 外部からの信号を受けてドライブ信号の
出力を停止させる割り込み機能を、マイクロコンピータ
(マイコン)の割り込み処理機能とソフトウェアとに持
たせたことを特徴とする請求項1または2または3記載
のインバータ装置。
5. The interrupt processing function of a micro computer and the software are provided with an interrupt function of receiving an external signal and stopping the output of a drive signal. The inverter device according to 3.
JP15615793A 1993-06-02 1993-06-02 Inverter device Expired - Fee Related JP3220291B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15615793A JP3220291B2 (en) 1993-06-02 1993-06-02 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15615793A JP3220291B2 (en) 1993-06-02 1993-06-02 Inverter device

Publications (2)

Publication Number Publication Date
JPH06351256A true JPH06351256A (en) 1994-12-22
JP3220291B2 JP3220291B2 (en) 2001-10-22

Family

ID=15621599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15615793A Expired - Fee Related JP3220291B2 (en) 1993-06-02 1993-06-02 Inverter device

Country Status (1)

Country Link
JP (1) JP3220291B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09276251A (en) * 1995-12-29 1997-10-28 General Electric Co <Ge> Gradient amplifier device
CN102751897A (en) * 2012-07-09 2012-10-24 常州格力博有限公司 Three-order SPWM (Sinusoidal Pulse Width Modulation) inversion control method, inverter and digital generator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09276251A (en) * 1995-12-29 1997-10-28 General Electric Co <Ge> Gradient amplifier device
CN102751897A (en) * 2012-07-09 2012-10-24 常州格力博有限公司 Three-order SPWM (Sinusoidal Pulse Width Modulation) inversion control method, inverter and digital generator

Also Published As

Publication number Publication date
JP3220291B2 (en) 2001-10-22

Similar Documents

Publication Publication Date Title
US8508957B2 (en) Power conversion device for converting DC power to AC power
JPS6338952B2 (en)
US11165332B2 (en) DC-link capacitor protection
JP3205762B2 (en) Grid-connected inverter controller
US20080049469A1 (en) Control method for direct power converter
JP2006238621A (en) Uninterruptible power supply
EP0600635B1 (en) Parallel-connection multiple inverter system and control method therefor
JPH09149660A (en) Controller for pwm control inverter
JPH0759274A (en) Uninterruptible power supply device
JPH06351256A (en) Inverter
JP3259308B2 (en) Inverter device and uninterruptible power supply using the same
US4296462A (en) Inverter controller
US6366064B1 (en) Dual mode controller for switching circuirty
JP3237719B2 (en) Power regeneration controller
EP0479196B1 (en) Power supply circuit
JP2001069795A (en) Engine power generator
JPH02164201A (en) Power converter
JP3190329B2 (en) Power supply
JPH0775344A (en) Current loop control type pwm inverter
JP2000236623A (en) Overvoltage-detecting device
JP3903421B2 (en) Voltage fluctuation compensation device
JPH10271829A (en) Rectifier circuit for general use inverter
JPH081452B2 (en) Switching type simulated load device
JP2005184985A (en) Method of detecting input voltage of pwm cycloconverter
JP7402775B2 (en) power converter

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees