JP3220291B2 - Inverter device - Google Patents

Inverter device

Info

Publication number
JP3220291B2
JP3220291B2 JP15615793A JP15615793A JP3220291B2 JP 3220291 B2 JP3220291 B2 JP 3220291B2 JP 15615793 A JP15615793 A JP 15615793A JP 15615793 A JP15615793 A JP 15615793A JP 3220291 B2 JP3220291 B2 JP 3220291B2
Authority
JP
Japan
Prior art keywords
signal
voltage
converter
pwm
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15615793A
Other languages
Japanese (ja)
Other versions
JPH06351256A (en
Inventor
吉宏 関野
忠久 中島
由明 小林
誠一 室山
▲昇▼ 鈴木
正之 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Sanyo Denki Co Ltd
Original Assignee
Nippon Telegraph and Telephone Corp
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Sanyo Denki Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP15615793A priority Critical patent/JP3220291B2/en
Publication of JPH06351256A publication Critical patent/JPH06351256A/en
Application granted granted Critical
Publication of JP3220291B2 publication Critical patent/JP3220291B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は直流電圧を交流電圧に電
力変換するインバータ装置に関する。詳しくはインバー
タをPWM制御する制御装置の構成に関する。直流電力
を交流電力に変換するインバータ装置は、スイッチング
用半導体素子の開発に呼応して発展して来ている。特
に、商用交流電力を受電し、また停電時のバックアップ
用にバッテリーを備えたインバータ、すなわちUPSが
需要を増してきている。インバータの半導体スイッチ,
トランス,コンデンサ等の電力変換部のコストは出力容
量に比例して増減するが、この電力変換部を制御する制
御部は出力容量に影響させずほぼ一定である。つまり、
出力容量の小さいインバータほど装置全体の中で制御部
の占めるコストの割合が高くなる。従って、小容量のイ
ンバータ,UPSでは制御部のコストダウンが大きな課
題になる。本発明は制御部の機能,性能の低下を抑えな
がら構成を簡略化し、装置のコストダウン,信頼性向
上,小形化等を狙っている。従来のスイッチング用半導
体素子をドライブするPWM信号は、インバータの出力
電圧をセンシングして、これを基準の正弦波信号と比較
し、その誤差を補償する信号をつくり、これを高周波の
三角波信号と突き合わせて得ていた。本発明では、上記
PWM信号に相当するPWMのパターンをあらかじめつ
くり、これを半導体メモリに記憶させて制御部に実装し
ておく。インバータの動作時にはこのメモリ内容を時系
列的に繰り返して読みだし、加工してドライブ信号とす
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter for converting a DC voltage into an AC voltage. Specifically, the present invention relates to a configuration of a control device that performs PWM control of an inverter. Inverter devices for converting DC power to AC power have been developed in response to the development of switching semiconductor elements. In particular, there is an increasing demand for inverters that receive commercial AC power and include a battery for backup during a power failure, that is, UPS. Inverter semiconductor switch,
Although the cost of a power conversion unit such as a transformer and a capacitor increases and decreases in proportion to the output capacity, the control unit that controls the power conversion unit is almost constant without affecting the output capacity. That is,
An inverter having a smaller output capacity has a higher proportion of the cost occupied by the control unit in the entire device. Therefore, in a small-capacity inverter or UPS, reduction of the cost of the control unit is a major problem. The present invention aims at simplifying the configuration while suppressing a decrease in the function and performance of the control unit, and reducing the cost, improving the reliability, miniaturizing the device, and the like. The PWM signal that drives a conventional switching semiconductor element senses the output voltage of the inverter, compares it with a reference sine wave signal, creates a signal that compensates for the error, and matches this signal with a high-frequency triangular wave signal. I was getting it. In the present invention, a PWM pattern corresponding to the above-described PWM signal is created in advance, stored in a semiconductor memory, and mounted in a control unit. At the time of the operation of the inverter, the contents of the memory are read out repeatedly in a time-series manner and processed to obtain drive signals.

【0002】[0002]

【従来の技術】従来のインバータ装置の構成例を図6に
示す。例として単相インバータを示したが三相インバー
タも一般的に使われている。図6(a)のEDCはインバ
ータ装置入力の直流電源である。1はDC−DCコンバ
ータ、2はDC−ACコンバータ、3は交流フィルタ
4は負荷、5はトランジスタQ1 〜Q4 の制御回路であ
る。しかして、DC−DCコンバータは直流の入力電圧
を必要なレベルに変換したり、定電圧に制御して端子P
Nに出力する。CDCはコンデンサである。トランジスタ
1 〜Q4 で、DC−ACコンバータであるブリッジイ
ンバータ回路(以下、インバータ回路という)を構成す
る。各トランジスタQ1 〜Q4 に逆並列に設けたダイオ
ードD1 〜D4 はインバータ回路の交流出力側の無効電
力の回生用に設けたものである。LACおよびCACは交流
フィルタを構成するリアクタおよびコンデンサであり、
インバータ回路で発生したPWM(Pulse Width Modula
tionパルス幅変調)電圧VPWM から高調波成分を減衰さ
せて正弦波交流電圧VOUT を出力する。Lは交流負荷で
ある。PTは出力の交流電圧VOUT をセンシングするた
めのトランスである。CONTはトランジスタQ1 〜Q
4 のオン・オフを制御するためのドライブ信号を発生す
る制御装置である。なお、図6(a)では入力を直流と
して説明したが交流電力を入力とする場合も一般に使わ
れている。これを図6(b)に示す。交流電源EACの電
力をAC−DCコンバータ(通称整流器)で定電圧に制
御した直流電圧をPNに出力する。PN以降は図6
(a)の構成と同じである。
2. Description of the Related Art FIG. 6 shows a configuration example of a conventional inverter device. Although a single-phase inverter is shown as an example, a three-phase inverter is also commonly used. E DC in FIG. 6A is a DC power supply input to the inverter device. 1 is a DC-DC converter, 2 is a DC-AC converter, 3 is an AC filter ,
4 the load, 5 is a control circuit of the transistor Q 1 to Q 4. Thus, the DC-DC converter converts the DC input voltage to a required level,
Output to N. C DC is a capacitor. The transistors Q 1 to Q 4 form a bridge inverter circuit (hereinafter, referred to as an inverter circuit) which is a DC-AC converter. Diodes D 1 to D 4 provided in antiparallel to the transistors Q 1 to Q 4 are provided for regenerating reactive power on the AC output side of the inverter circuit. L AC and C AC are a reactor and a capacitor constituting an AC filter,
PWM (Pulse Width Modula) generated in the inverter circuit
pulsation width modulation) Attenuates harmonic components from the voltage V PWM and outputs a sine wave AC voltage V OUT . L is an AC load. PT is a transformer for sensing the output AC voltage V OUT . CONT is the transistors Q 1 to Q
4 is a control device for generating a drive signal for controlling the on / off of 4 . In FIG. 6A, the input is described as DC, but the case where AC power is input is also generally used. This is shown in FIG. A DC voltage obtained by controlling the power of the AC power supply E AC to a constant voltage by an AC-DC converter (commonly known as a rectifier) is output to PN. Figure 6 after PN
The configuration is the same as (a).

【0003】図7に制御装置CONTの回路構成(a)
と動作波形(b)を示す。図において、6は誤差アン
プ、7はコンパレータ、8は三角波発生器、9は分配器
を示す。インバータ装置の出力電圧VOUT をセンシング
トランスPTを介して取り出し、この信号ESを誤差ア
ンプ6の一方に入力し、他方には基準となる正弦波電圧
信号ER を与える。誤差アンプ6の出力には基準正弦波
電圧信号ER に2つの入力の差を増幅した信号が重畳さ
れたEOUT を得る。 EOUT =ER +(ER −ES )×R2 /R1 この重畳信号EOUT はインバータ装置の出力電圧が変動
すると、それを補正するように波形が変わる。三角波発
生器は高周波の三角波bを発生する。インバータ回路の
トランジスタQ1 〜Q4 をスイッチングする周波数は、
この三角波信号bの周波数によって決まる。コンパレー
タに信号EOUT と三角波信号bを与えると、信号EOUT
が信号bよりレベルが高い期間にはハイ・レベルで、他
の期間にはゼロ・レベルとなるPWM信号cを出力す
る。PWM信号cを分配器に入力し、これを増幅し必要
によっては絶縁したドライブ信号dと、この信号dのN
OTに対応したドライブ信号eを得る。信号dでインバ
ータ回路のトランジスタQ1,Q4 を、また信号eでト
ランジスタQ2 ,Q3 をそれぞれドライブする。各トラ
ンジスタQ1 〜Q4 は与えられたドライブ信号がハイ・
レベルにある期間にオンし、ゼロ・レベルにある期間は
オフし、コンデンサCDC(図6)の直流電圧を交流PW
M電圧VPWM に変換する。このVPWM 電圧を交流フィル
タLAC,CACに与えると高周波成分が除かれて基準正弦
波信号aに対応した正弦波電圧VOUT が出力される。こ
の従来装置ではインバータ回路のトランジスタQ1 〜Q
4 を制御する制御装置CONTの構成が複雑であり、信
頼性の低下やコストアップを招いている。また、モータ
ードライブ用のインバータでは半導体メモリにPWM制
御のパターンを記憶させておき、これを順次読みだして
PWM電圧波形を発生させる方法もとられている。この
方法はPWM電圧を直接モーターに給電させる場合には
有効であるが、本発明のように発生させたPWM電圧を
LCフィルタを介して正弦波電圧に整形してから負荷に
給電するインバータでは、LCフィルタの固有振動(1
/√LCに対応した周波数で起こる自由振動が正弦波電
圧に重畳される)があるために同じ方法では実用に供し
得ない。
FIG. 7 shows a circuit configuration (a) of the control device CONT.
And the operation waveform (b). In the figure, 6 is an error amplifier, 7 is a comparator, 8 is a triangular wave generator, and 9 is a distributor. The output voltage V OUT of the inverter device is extracted via the sensing transformer PT, and this signal ES is input to one of the error amplifiers 6 and the other is supplied with a reference sine wave voltage signal E R. The output of the error amplifier 6 obtains E OUT in which a signal obtained by amplifying a difference between two inputs on the reference sine wave voltage signal E R is superimposed. E OUT = E R + (E R −E S ) × R 2 / R 1 When the output voltage of the inverter device fluctuates, the waveform of the superimposed signal E OUT changes so as to correct it. The triangular wave generator generates a high frequency triangular wave b. The frequency at which the transistors Q 1 to Q 4 of the inverter circuit are switched is
It is determined by the frequency of the triangular wave signal b. When the signal E OUT and the triangular wave signal b are given to the comparator, the signal E OUT
Outputs a PWM signal c which is at a high level during a period in which the level is higher than the signal b and becomes a zero level in other periods. A PWM signal c is input to a distributor, and a drive signal d which is amplified and, if necessary, insulated, and a N signal of the signal d
A drive signal e corresponding to OT is obtained. The signal d drives the transistors Q 1 and Q 4 of the inverter circuit, and the signal e drives the transistors Q 2 and Q 3 . Each transistor Q 1 ~Q 4 is the drive signal that has been given high
Level and turns off during the zero level, and the DC voltage of the capacitor C DC (FIG. 6) is changed to the AC PW
Convert to M voltage V PWM . When this V PWM voltage is applied to the AC filters L AC and C AC , the high-frequency component is removed and a sine wave voltage V OUT corresponding to the reference sine wave signal a is output. In this conventional device, the transistors Q 1 to Q
The configuration of the control device CONT for controlling the control device 4 is complicated, which causes a decrease in reliability and an increase in cost. In a motor drive inverter, a method of storing a PWM control pattern in a semiconductor memory and sequentially reading the pattern to generate a PWM voltage waveform has been proposed. This method is effective when the PWM voltage is directly supplied to the motor. However, in the inverter that supplies the power to the load after shaping the generated PWM voltage into a sine wave voltage through an LC filter as in the present invention, Natural vibration of LC filter (1
/ √LC is superimposed on the sinusoidal voltage at a free oscillation occurring at a frequency corresponding to LC), so that the same method cannot be put to practical use.

【0004】[0004]

【発明が解決しようとする課題】本発明は上記の欠点を
改善するために提案されたもので、その目的は、インバ
ータ装置を構成する制御装置を簡素化し、信頼性の向上
やコストの低下を図ることにある。
SUMMARY OF THE INVENTION The present invention has been proposed in order to improve the above-mentioned drawbacks. The object of the present invention is to simplify a control device constituting an inverter device and to improve reliability and reduce costs. It is to plan.

【0005】[0005]

【課題を解決するための手段】上記の目的を達成するた
め、本発明は直流電力を受電し、これをDC−ACコン
バータ及びACフィルタによって所望の周波数の交流電
圧に変換する装置において、DC−ACコンバータをP
WMスイッチング制御するためのドライブ信号を生成す
る制御装置は、出力電圧の半サイクルを1からnのn個
の区間に分割し、該分割した各区間に1つづつパルスを
配列して構成されるPWMパターンを、アドレス1から
nを前記1からnの区間に対応させ、各区間に配列され
るパルスの幅をmビット・パラレルデータとして対応す
る各アドレスに記憶させた半導体メモリと、このメモリ
からアドレス1からnに記憶されたmビット.パラレル
データを順次読み出すとともに、前記読み出したmビッ
ト・パラレルデータをmビットシリアルデータに変換す
ることによりPWM信号を読み出すPWM信号変換器
と、この変換されたPWM信号をドライブ信号に変換す
る分配回路とで構成したことを特徴とするインバータ装
置を発明の要旨とするものである。さらに、本発明は直
流電圧をDC−ACコンバータ及びACフィルタによっ
て所望の周波数の交流電圧に変換する装置において、前
記直流電圧を得る装置として、交流電力を受電し、これ
を所望のレベルの直流電圧に変換するAC−DCコンバ
ータ、または直流電力を受電し、これを所望のレベルの
直流電圧に変換するDC−DCコンバータは、前記DC
−ACコンバータの入力電圧を定電圧に制御するか出力
電流に対応して電圧レベルを制御するための微小抵抗を
備えており、DC−ACコンバータをPWMスイッチン
グ制御するためのドライブ信号を生成する制御装置は、
出力電圧の半サイクルを1からnのn個の区間に分割
し、該分割した各区間に1つづつパルスを配列して構成
されるPWMパターンを、アドレス1からnを前記1か
らnの区間に対応させ、各区間に配列されるパルスの幅
をmビット・パラレルデータとして対応する各アドレス
に記憶させた半導体メモリと、このメモリからアドレス
1からnに記憶されたmビット.パラレルデータを順次
読み出すとともに、前記読み出したmビット・パラレル
データをmビットシリアルデータに変換することにより
PWM信号を読み出すPWM信号変換器と、この変換さ
れたPWM信号をドライブ信号に変換する分配回路とで
構成したことを特徴とするインバータ装置を発明の要旨
とするものである。
In order to achieve the above object, the present invention relates to an apparatus for receiving DC power and converting the DC power into an AC voltage having a desired frequency by a DC-AC converter and an AC filter. AC converter P
A control device that generates a drive signal for performing WM switching control is configured by dividing a half cycle of an output voltage into n sections from 1 to n, and arranging a pulse in each of the divided sections. A semiconductor memory in which a PWM pattern is made so that addresses 1 to n correspond to the sections from 1 to n, and the width of a pulse arranged in each section is stored at each corresponding address as m-bit parallel data; M bits stored at addresses 1 to n. A PWM signal converter for sequentially reading parallel data and converting the read m-bit parallel data into m-bit serial data to read a PWM signal, and a distribution circuit for converting the converted PWM signal into a drive signal. SUMMARY OF THE INVENTION The gist of the present invention is an inverter device characterized by the above configuration. Further, the present invention relates to a device for converting a DC voltage into an AC voltage having a desired frequency by a DC-AC converter and an AC filter. As a device for obtaining the DC voltage, the device receives AC power and converts the DC voltage to a desired level. Or a DC-DC converter that receives DC power and converts it to a desired level of DC voltage.
A control for controlling the input voltage of the AC converter to a constant voltage or controlling a voltage level corresponding to the output current, and generating a drive signal for PWM switching control of the DC-AC converter; The equipment is
A PWM pattern formed by dividing a half cycle of the output voltage into n sections from 1 to n and arranging pulses one by one in each of the divided sections is represented by an address 1 to n and a section from 1 to n. , And the width of a pulse arranged in each section is stored as m-bit parallel data at each corresponding address, and the m-bits stored at addresses 1 to n from this memory. A PWM signal converter for sequentially reading parallel data and converting the read m-bit parallel data into m-bit serial data to read a PWM signal, and a distribution circuit for converting the converted PWM signal into a drive signal. SUMMARY OF THE INVENTION The gist of the present invention is an inverter device characterized by the above configuration.

【0006】[0006]

【作用】本発明はDC−ACコンバータにおいて、PW
Mスイッチング制御するためのドライブ信号を生成する
制御装置を、PWMパターンを記憶させたメモリと、こ
のメモリを時系列的に読みだした信号をドライブ信号に
変換する分配回路とで構成することによって、インバー
タの制御装置が大幅に簡素化,小形化され、コストを下
げることができる。
The present invention relates to a DC-AC converter having a PW
By configuring a control device that generates a drive signal for performing M switching control with a memory that stores a PWM pattern and a distribution circuit that converts a signal obtained by reading this memory in time series into a drive signal, The control device of the inverter is greatly simplified and downsized, and the cost can be reduced.

【0007】[0007]

【実施例】次に本発明の実施例について説明する。図1
は本発明のインバータ装置の第1の構成例である。図6
に対応させると、制御装置CONTには出力電圧VOUT
をフィードバックしていない。図において、EDCは直流
電源、1はDC−DCコンバータ、2はDC−ACコン
バータ、3はフィルタ、4は負荷、5は制御回路を示
す。入力側のDC−DCコンバータは、出力端子PNの
電圧を定電圧に制御するか、出力電流に対応して電圧レ
ベルを制御する。例えば、微小抵抗Rを挿入して出力電
流に比例して変わる電圧ドロップを、センシングして電
流に比例して電圧を高くなるように制御する。また、P
N端子の電流が増加するのはインバータ装置の出力が増
加したときであり、このときトランジスタQ1 〜Q4
リアクタLACの電圧ドロップが電流に比例して増加する
ので、この電圧ドロップ分を補償するためにPN端子の
直流電圧を増加させる。これにより制御装置CONTに
インバータ装置の出力電圧をフィードバックしないでも
インバータ装置の出力電圧VOUT をほぼ一定に保つこと
ができる。外部から給電される直流電圧がインバータの
入力として所望のレベル,品質にあるなら、直流電源E
DCから直接、端子PNに給電する。インバータ回路のス
イッチング素子Q1 〜Q4 としてバイポーラ・トランジ
スタを使った例を示しているが、これは一例であって他
の半導体スイッチ、例えばパワーMOS・FETやIG
BT(Insulated Gate Bipolar Transistor )も使え
る。また、インバータ回路としてトランジスタを4個使
ったフル・ブリッジ・インバータを示しているが、従来
のインバータ装置と同様にトランジスタを2個使ったハ
ーフ・ブリッジ・インバータや6個使った三相ブリッジ
・インバータも使えることはいうまでもない。
Next, an embodiment of the present invention will be described. FIG.
Is a first configuration example of the inverter device of the present invention. FIG.
, The control device CONT outputs the output voltage V OUT
Did not feedback. In the figure, E DC is a DC power supply, 1 is a DC-DC converter, 2 is a DC-AC converter, 3 is a filter, 4 is a load, and 5 is a control circuit. The input-side DC-DC converter controls the voltage of the output terminal PN to a constant voltage, or controls the voltage level according to the output current. For example, a voltage drop that changes in proportion to the output current by inserting a small resistor R is sensed and controlled so that the voltage increases in proportion to the current. Also, P
The currents of the N terminal is increased is when the output of the inverter is increased, the voltage drop at this time the transistor Q 1 to Q 4 and the reactor L AC is increased in proportion to the current, the voltage drop amount The DC voltage at the PN terminal is increased to compensate. As a result, the output voltage V OUT of the inverter device can be kept substantially constant without feeding back the output voltage of the inverter device to the control device CONT. If the DC voltage supplied from the outside is at a desired level and quality as an input to the inverter, the DC power supply E
Power is supplied directly from DC to the terminal PN. Although an example is shown in which bipolar transistors are used as the switching elements Q 1 to Q 4 of the inverter circuit, this is merely an example, and other semiconductor switches, such as power MOSFETs and IGs, are used.
BT (Insulated Gate Bipolar Transistor) can also be used. Also, a full-bridge inverter using four transistors is shown as an inverter circuit, but a half-bridge inverter using two transistors or a three-phase bridge inverter using six transistors as in the conventional inverter device. It goes without saying that it can also be used.

【0008】図2に本発明に適用する制御装置CONT
の実施例を示す。図において、10は半導体メモリ、1
1はPWM信号変換器、12は分配器を示す。半導体メ
モリMにはアドレスn個×mビット(D1〜Dm)の領
域にPWMパターンを記憶させてある。PWM信号変換
器は、メモリMから読みだしたmビット・パラレルデー
タをmビットシリアルデータに変換する。ここでmビッ
トのデータからはm個のPWMパターン配列を選択で
き、図3に示すように、インバータ装置の出力電圧の半
サイクルを1〜nに分割し、各時分割毎に出力電圧が正
弦波半サイクルになるように1〜mのパルスパターン配
列を振り分ける。すなわち、図7のパターンCと対応さ
せて、各区間毎にパターンCのパルス幅に最も近いパル
スを図3の1〜mのパルスから選別して配列する。この
ようにして得たパルス列を図4の信号C(図7の信号C
に対応する)とする。すなわち、m個のパターンから1
つをとる。選別したパターンの配列がPWM信号Cとな
る。PWM信号Cを分配器にかけてドライブ信号d,e
をつくる。一般に使われているように分配器では必要に
応じてホトカプラによって入・出力間を絶縁して、ま
た、信号を増幅してインバータ回路のトランジスタQ1
〜Q4 をドライブする。本発明を三相インバータに適用
する場合はPWM信号Cとして120度づつ位相のずれ
た3組の信号をつくり、それぞれを分配器でドライブ信
号に加工して使う。
FIG. 2 shows a control unit CONT applied to the present invention.
The following shows an example. In the figure, 10 is a semiconductor memory, 1
1 denotes a PWM signal converter, and 12 denotes a distributor. In the semiconductor memory M, a PWM pattern is stored in an area of n addresses × m bits (D1 to Dm). The PWM signal converter converts the m-bit parallel data read from the memory M into m-bit serial data. Here, m PWM pattern arrangements can be selected from the m-bit data. As shown in FIG. 3, a half cycle of the output voltage of the inverter device is divided into 1 to n, and the output voltage is sinusoidal for each time division. The pulse pattern arrangement of 1 to m is distributed so as to have a wave half cycle. That is, the correspondence with the pattern C in FIG.
Then , the pulse closest to the pulse width of the pattern C is selected and arranged from the pulses 1 to m in FIG. 3 for each section. The pulse train obtained in this manner is used as a signal C in FIG. 4 (signal C in FIG. 7).
). That is, 1 out of m patterns
Take one. The arrangement of the selected patterns becomes the PWM signal C. Drive signal d, e by applying PWM signal C to distributor
Create As is generally used, in the distributor, the input and output are insulated by a photocoupler as needed, and the signal is amplified to amplify the signal of the transistor Q 1 of the inverter circuit.
To drive the ~Q 4. When the present invention is applied to a three-phase inverter, three sets of signals whose phases are shifted by 120 degrees are created as the PWM signal C, and each set is processed into a drive signal by a distributor and used.

【0009】PWM信号変換器には一般にもよく使われ
ているようにマイコン回路も適用できる。図5(a)に
1チップ・マイコン回路を使った例を示す。マイコン回
路のROMが図2のメモリMに対応する。このROMに
はプログラムとインバータ出力波形の1周期分のPWM
信号データが、単位時間(最少パルス幅)毎のオン・オ
フを1と0で表したデータとして格納されている。この
データはインバータ回路のトランジスタ数に対応したビ
ット数だけ作られる(例えば、単相インバータの場合に
は4ビット、三相インバータの場合には6ビット)。デ
ータは時系列的に読み出された後、外部割り込み処理に
よってつくられる信号とAND処理をされ、すなわち、
図5(b)の割り込み信号が入っている期間だけ、メモ
リから読み出されたパルスQ1 〜Q4 から破線で示した
ようにパルスが削られてマイコンの出力ポートから信号
1 〜C4 として出力される。信号C1〜C4 はそれぞ
れ分配器を介して増幅し、あるいは絶縁してトランジス
タQ1 〜Q4 のドライブ信号とする。なお、必要なビッ
ト数は図2のように外部で論理回路を組んで各トランジ
スタ対応の信号を作る場合はこの限りではない。例え
ば、単相インバータの場合には1ビットでもよい。
A microcomputer circuit can be applied to the PWM signal converter, as is generally used. FIG. 5A shows an example using a one-chip microcomputer circuit. The ROM of the microcomputer circuit corresponds to the memory M in FIG. This ROM has a program and PWM for one cycle of the inverter output waveform.
Signal data is stored as data in which ON / OFF for each unit time (minimum pulse width) is represented by 1 and 0. This data is created by the number of bits corresponding to the number of transistors of the inverter circuit (for example, 4 bits for a single-phase inverter and 6 bits for a three-phase inverter). After the data is read out in chronological order, it is ANDed with the signal generated by the external interrupt processing,
Only during the period when the interrupt signal shown in FIG. 5B is input, the pulses are cut off from the pulses Q 1 to Q 4 read from the memory as shown by the broken lines, and the signals C 1 to C 4 are output from the output port of the microcomputer. Is output as The signals C 1 to C 4 are amplified or insulated through the distributors, respectively, and used as drive signals for the transistors Q 1 to Q 4 . Note that the necessary number of bits is not limited to the case where a signal corresponding to each transistor is formed by forming a logic circuit externally as shown in FIG. For example, in the case of a single-phase inverter, one bit may be used.

【0010】また、次に述べる直流電源の短絡防止につ
いても各トランジスタ対応のデータで最少単位時間だけ
オフに維持するデータを設けることができる。図1のイ
ンバータ回路においてトランジスタ、例えばQ1 とQ2
を同時にオンさせると直流電源(DC−DCコンバー
タ)を短絡することになり、直流電源やトランジスタに
過電流が流れてこれを破損してしまう。一方、トランジ
スタでは与えられるドライブ信号と、これによって起こ
るスイッチング動作との間には遅れが生じる。従って、
トランジスタの過電流破損を防止するためには直列接続
されているトランジスタの一方にオフ信号を与えてか
ら、他方のトランジスタにオン信号を与えるまでに時間
差を設ける方法がとられる。図2ではこのパルス整形の
機能を分配器に持たせている。図4にパルス整形の動作
を示す。PWM信号Cの位相を反転した信号をNOT
回路でつくる。一方、PWM信号Cより遅れた信号CD
を抵抗とコンデンサの積分回路とアンプでつくる。信号
D の位相を反転した信号 D をNOT回路でつくる。
信号CとCD をAND回路1に与え、その出力信号をd
とする。また、信号 D をAND回路2に与え、信
号eをつくる。ここに、はCを反転した信号、 D
D を反転した信号である。信号dとeの間には積分回
路による遅れ時間だけのギャップがあり、トランジスタ
にスイッチングの遅れがあってもこの遅れ時間以上にギ
ャップの時間を設けておけば直流電源を短絡する事故は
避けられる。
[0010] Further, for the prevention of a short circuit of the DC power supply described below, data corresponding to each transistor can be provided with data that is kept off for a minimum unit time. In the inverter circuit of FIG. 1, transistors, for example, Q 1 and Q 2
Are turned on at the same time, a DC power supply (DC-DC converter) is short-circuited, and an overcurrent flows through the DC power supply and the transistor, which is damaged. On the other hand, in a transistor, a delay occurs between a given drive signal and a switching operation caused by the drive signal. Therefore,
In order to prevent the transistor from being damaged by overcurrent, a method of providing a time lag from when an off signal is applied to one of the transistors connected in series to when an on signal is applied to the other transistor is used. In FIG. 2, the distributor has this pulse shaping function. FIG. 4 shows the operation of pulse shaping. NOT the signal C obtained by inverting the phase of the PWM signal C
We make with circuit. On the other hand, the signal C D which is delayed from the PWM signal C
Is made with the integration circuit of the resistor and the capacitor and the amplifier. A signal C D obtained by inverting the phase of the signal C D is generated by a NOT circuit.
Provides a signal C and C D the AND circuit 1, the output signal d
And Moreover, given the signal C and C D the AND circuit 2, making the signal e. Here, C is a signal obtained by inverting C, and C D is a signal obtained by inverting C D. There is a gap between the signals d and e due to the delay time due to the integration circuit. Even if there is a switching delay in the transistor, if the gap time is longer than this delay time, an accident of short-circuiting the DC power supply can be avoided. .

【0011】次に割り込み処理について説明する。AN
D回路1,2には第3の入力として常時、ハイ・レベル
の電圧Hを与えておく。インバータ装置の出力が異常に
なったとき、例えば負荷Lの短絡事故によって出力電流
が過電流になったとき、あるいはインバータ回路の異常
動作によって出力電圧VOUT が過電圧になったときに
(別途、センサーを設ける)この第3の入力のレベルを
Hからゼロ・レベルに変える。すなわち割り込み処理を
する。これによってAND回路1,2の出力信号d,e
がいずれもゼロ・レベルになり、インバータ回路のトラ
ンジスタQ1 〜Q4 を強制的に遮断させる。このトラン
ジスタの強制遮断によって負荷Lの短絡事故からインバ
ータ装置を保護し、またインバータ装置の事故から負荷
Lを保護する。
Next, the interrupt processing will be described. AN
A high level voltage H is always supplied to the D circuits 1 and 2 as a third input. When the output of the inverter device becomes abnormal, for example, when the output current becomes overcurrent due to a short circuit accident of the load L, or when the output voltage VOUT becomes overvoltage due to abnormal operation of the inverter circuit (separately, the sensor The level of this third input is changed from H to zero level. That is, interrupt processing is performed. Thereby, the output signals d and e of the AND circuits 1 and 2 are obtained.
There both zero-level, forcibly shut off the transistors Q 1 to Q 4 of the inverter circuit. The forced cutoff of the transistor protects the inverter device from a short circuit accident of the load L and protects the load L from an accident of the inverter device.

【0012】[0012]

【発明の効果】叙上のように本発明によれば、インバー
タ装置の制御装置が大幅に簡素化され、また小形化され
る。これによって制御装置の信頼性を向上させ、コスト
を下げる効果がある。制御装置はインバータ装置で変換
する電力容量に関係なく一定の規模が必要であることか
ら、小容量のインバータ装置であっても大容量装置と同
じ制御装置を必要とする。従って、電力容量の小さいイ
ンバータ装置ほど信頼性やコストに占める制御装置の占
める割合は高くなる。これは電力容量の小さなインバー
タ装置ほど本発明の効果が大きくなることを示す。ま
た、小さな電力容量のインバータ装置では制御装置の占
める物理的な大きさの比率も大きくなるので本発明はイ
ンバータ装置の小形化にも効果がある。また電圧制御装
置に出力電圧制御の機能を欠いても負荷の短絡自事故か
らインバータ装置自体を保護し、またインバータ装置の
事故から負荷を保護することができる等の効果を有す
る。
As described above, according to the present invention, the control device of the inverter device is greatly simplified and downsized. This has the effect of improving the reliability of the control device and reducing costs. Since the control device needs to have a certain scale irrespective of the power capacity to be converted by the inverter device, even a small-capacity inverter device requires the same control device as a large-capacity device. Therefore, the ratio of the control device to the reliability and cost of the inverter device having a smaller power capacity increases. This indicates that the effect of the present invention increases as the inverter device has a smaller power capacity. Further, in the inverter device having a small power capacity, the ratio of the physical size occupied by the control device also increases, so that the present invention is also effective for downsizing the inverter device. Further, even if the voltage control device lacks the function of output voltage control, the inverter device itself can be protected from a load short-circuit accident and the load can be protected from the inverter device accident.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例であるインバータ装置の
構成を示す。
FIG. 1 shows a configuration of an inverter device according to a first embodiment of the present invention.

【図2】本発明に適用する制御装置の実施例を示す。FIG. 2 shows an embodiment of a control device applied to the present invention.

【図3】m個のパターンを示す。FIG. 3 shows m patterns.

【図4】信号のタイムチャートを示すFIG. 4 shows a time chart of a signal.

【図5】マイコンによる制御を示し、(a)は回路構成
を示し、(b)は各トランジスタの出力信号を示す。
5A and 5B show control by a microcomputer, FIG. 5A shows a circuit configuration, and FIG. 5B shows an output signal of each transistor.

【図6】従来のインバータ装置の構成を示し、(a)は
一実施例、(b)は他の実施例を示す。
6A and 6B show a configuration of a conventional inverter device, wherein FIG. 6A shows one embodiment and FIG. 6B shows another embodiment.

【図7】従来のインバータ装置を制御する制御装置を示
し、(a)は構成図、(b)は各信号のタイムチャート
を示す。
7A and 7B show a control device for controlling a conventional inverter device, FIG. 7A is a configuration diagram, and FIG. 7B is a time chart of each signal.

【符号の説明】[Explanation of symbols]

1 DC−DCコンバータ 2 DC−ACコンバータ 3 フィルタ 4 負荷 5 制御回路 6 誤差アンプ 7 コンパレータ 8 三角波発生器 9 分配器 10 メモリ 11 PWM信号変換器 12 分配器 DESCRIPTION OF SYMBOLS 1 DC-DC converter 2 DC-AC converter 3 Filter 4 Load 5 Control circuit 6 Error amplifier 7 Comparator 8 Triangular wave generator 9 Divider 10 Memory 11 PWM signal converter 12 Divider

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 忠久 東京都豊島区北大塚1丁目15番1号 山 洋電気株式会社内 (72)発明者 小林 由明 東京都豊島区北大塚1丁目15番1号 山 洋電気株式会社内 (72)発明者 室山 誠一 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内 (72)発明者 鈴木 ▲昇▼ 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内 (72)発明者 青木 正之 東京都文京区千石1丁目23番11号 信濃 電気株式会社内 (56)参考文献 特開 昭58−112471(JP,A) 特開 昭59−172979(JP,A) 特開 昭59−213285(JP,A) 特開 平5−114473(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 7/48 G05F 1/10 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Tadahisa Nakajima 1-15-1 Kita-Otsuka, Toshima-ku, Tokyo Inside Sanyo Denki Co., Ltd. (72) Inventor Yoshiaki Kobayashi 1-1-15 Kita-Otsuka, Toshima-ku, Tokyo No. 1 Yamayo Denki Co., Ltd. (72) Inventor Seiichi Muroyama 1-1-6 Uchisaiwai-cho, Chiyoda-ku, Tokyo Nippon Telegraph and Telephone Corporation (72) Inventor Suzuki No. 6 Nippon Telegraph and Telephone Corporation (72) Inventor Masayuki Aoki 1-23-11 Sengoku, Bunkyo-ku, Tokyo Shinano Electric Co., Ltd. (56) References JP-A-58-112471 (JP, A) JP-A Sho 59-172979 (JP, A) JP-A-59-213285 (JP, A) JP-A-5-114473 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H02M 7/48 G05F 1/10

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直流電力を受電し、これをDC−ACコ
ンバータ及びACフィルタによって所望の周波数の交流
電圧に変換する装置において、 DC−ACコンバータをPWMスイッチング制御するた
めのドライブ信号を生成する制御装置は、 出力電圧の半サイクルを1からnのn個の区間に分割
し、該分割した各区間に1つづつパルスを配列して構成
されるPWMパターンを、アドレス1からnを前記1か
らnの区間に対応させ、各区間に配列されるパルスの幅
をmビット・パラレルデータとして対応する各アドレス
に記憶させた半導体メモリと、 このメモリからアドレス1からnに記憶されたmビッ
ト.パラレルデータを順次読み出すとともに、前記読み
出したmビット・パラレルデータをmビットシリアルデ
ータに変換することによりPWM信号を読み出すPWM
信号変換器と、 この変換されたPWM信号をドライブ信号に変換する分
配回路とで構成したことを特徴とするインバータ装置。
An apparatus for receiving DC power and converting the DC power into an AC voltage having a desired frequency by a DC-AC converter and an AC filter, wherein a control signal for generating a drive signal for performing PWM switching control of the DC-AC converter is provided. The device divides a half cycle of the output voltage into n sections from 1 to n, and arranges a PWM pattern formed by arranging pulses one by one in each of the divided sections. n, a semiconductor memory in which the width of a pulse arranged in each section is stored at each corresponding address as m-bit parallel data, and m bits stored at addresses 1 to n from this memory. A PWM that sequentially reads parallel data and reads a PWM signal by converting the read m-bit parallel data into m-bit serial data.
An inverter device comprising: a signal converter; and a distribution circuit that converts the converted PWM signal into a drive signal.
【請求項2】 直流電圧をDC−ACコンバータ及びA
Cフィルタによって所望の周波数の交流電圧に変換する
装置において、 前記直流電圧を得る装置として、交流電力を受電し、こ
れを所望のレベルの直流電圧に変換するAC−DCコン
バータ、または直流電力を受電し、これを所望のレベル
の直流電圧に変換するDC−DCコンバータは、前記D
C−ACコンバータの入力電圧を定電圧に制御するか出
力電流に対応して電圧レベルを制御するための微小抵抗
を備えており、 DC−ACコンバータをPWMスイッチング制御するた
めのドライブ信号を生成する制御装置は、 出力電圧の半サイクルを1からnのn個の区間に分割
し、該分割した各区間に1つづつパルスを配列して構成
されるPWMパターンを、アドレス1からnを前記1か
らnの区間に対応させ、各区間に配列されるパルスの幅
をmビット・パラレルデータとして対応する各アドレス
に記憶させた半導体メモリと、 このメモリからアドレス1からnに記憶されたmビッ
ト.パラレルデータを順次読み出すとともに、前記読み
出したmビット・パラレルデータをmビットシリアルデ
ータに変換することによりPWM信号を読み出すPWM
信号変換器と、 この変換されたPWM信号をドライブ信号に変換する分
配回路とで構成したことを特徴とするインバータ装置。
2. A DC-AC converter comprising:
A device for converting an AC voltage of a desired frequency by a C filter, as an apparatus for obtaining the DC voltage, an AC-DC converter for receiving AC power and converting the AC power to a DC voltage of a desired level, or receiving DC power The DC-DC converter for converting this to a desired level of DC voltage is
A small resistor for controlling the input voltage of the C-AC converter to a constant voltage or for controlling the voltage level corresponding to the output current is provided, and generates a drive signal for performing PWM switching control of the DC-AC converter. The control device divides a half cycle of the output voltage into n sections from 1 to n, and arranges a PWM pattern formed by arranging pulses one by one in each of the divided sections. To n, the width of the pulse arranged in each section is stored as m-bit parallel data at each corresponding address, and the m bits stored at addresses 1 to n from this memory. A PWM that sequentially reads parallel data and reads a PWM signal by converting the read m-bit parallel data into m-bit serial data.
An inverter device comprising: a signal converter; and a distribution circuit that converts the converted PWM signal into a drive signal.
【請求項3】 外部からの信号を受けてドライブ信号の
出力を停止させる割り込み機能を分配回路に持たせたこ
とを特徴とする請求項1または2記載のインバータ装
置。
3. The inverter device according to claim 1, wherein the distribution circuit has an interrupt function of stopping an output of the drive signal in response to an external signal.
【請求項4】 PWM信号変換器がマイクロコンピータ
(マイコン)により構成されており、 外部からの信号を受けてドライブ信号の出力を停止させ
る割り込み機能を、前記マイクロコンピータの割り込み
処理機能とソフトウェアとに持たせたことを特徴とする
請求項1または2記載のインバータ装置。
4. The PWM signal converter is constituted by a microcomputer (microcomputer), and an interrupt function for stopping output of a drive signal in response to an external signal is provided by an interrupt processing function of the microcomputer and software. The inverter device according to claim 1, wherein the inverter device is provided.
JP15615793A 1993-06-02 1993-06-02 Inverter device Expired - Fee Related JP3220291B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15615793A JP3220291B2 (en) 1993-06-02 1993-06-02 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15615793A JP3220291B2 (en) 1993-06-02 1993-06-02 Inverter device

Publications (2)

Publication Number Publication Date
JPH06351256A JPH06351256A (en) 1994-12-22
JP3220291B2 true JP3220291B2 (en) 2001-10-22

Family

ID=15621599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15615793A Expired - Fee Related JP3220291B2 (en) 1993-06-02 1993-06-02 Inverter device

Country Status (1)

Country Link
JP (1) JP3220291B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663647A (en) * 1995-12-29 1997-09-02 General Electric Company Switching gradient amplifier with adjustable DC bus voltage
CN102751897A (en) * 2012-07-09 2012-10-24 常州格力博有限公司 Three-order SPWM (Sinusoidal Pulse Width Modulation) inversion control method, inverter and digital generator

Also Published As

Publication number Publication date
JPH06351256A (en) 1994-12-22

Similar Documents

Publication Publication Date Title
US4730242A (en) Static power conversion and apparatus having essentially zero switching losses
US6072707A (en) High voltage modular inverter
US20110170322A1 (en) Power conversion device
CA2732316A1 (en) Power conversion apparatus
CN104054245A (en) Power conversion device
US7821802B2 (en) Control method for direct power converter
JP2006238621A (en) Uninterruptible power supply
US20220173652A1 (en) Power conversion system and virtual dc voltage generator circuit
JP3220291B2 (en) Inverter device
JP3259308B2 (en) Inverter device and uninterruptible power supply using the same
JP2001314081A (en) Ac-dc converter
JPH02164201A (en) Power converter
JPWO2006064742A1 (en) Self-excited reactive power compensator
JP3177085B2 (en) Power converter
JPH1028378A (en) Method for controlling power converter and method for controlling power converting system
JPH04334977A (en) Power converter
JPH07231666A (en) Pwm control voltage inverter
JP3316858B2 (en) Constant voltage / constant frequency power supply
JPH081452B2 (en) Switching type simulated load device
JP2875587B2 (en) Pulse width modulation inverter and uninterruptible power supply
JP2752189B2 (en) Power converter
JP3316448B2 (en) Semiconductor power converter
JP2023010134A (en) power converter
JPH0515167A (en) Control method for neutral clamping power converter
JP2000134945A (en) Power converting apparatus

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees