JPH06349790A - Pattern-forming method for laminated film - Google Patents

Pattern-forming method for laminated film

Info

Publication number
JPH06349790A
JPH06349790A JP15812493A JP15812493A JPH06349790A JP H06349790 A JPH06349790 A JP H06349790A JP 15812493 A JP15812493 A JP 15812493A JP 15812493 A JP15812493 A JP 15812493A JP H06349790 A JPH06349790 A JP H06349790A
Authority
JP
Japan
Prior art keywords
film
laminated film
etching
pattern
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15812493A
Other languages
Japanese (ja)
Inventor
Kenji Yamazaki
憲二 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP15812493A priority Critical patent/JPH06349790A/en
Publication of JPH06349790A publication Critical patent/JPH06349790A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To obtain the cross section of a laminated film excellent in the properties of covering a difference in level without causing lowering of a productivity by the increase of the number of processes at the time of pattern-forming a laminated film composed of a plurality of layers by the use of one resist pattern. CONSTITUTION:In a method for forming the pattern of a laminated film 14 by etching the upper layer film 13 of the laminated film 14 composed of a plurality of layers with the use of a resist film 15 having a desired pattern, by causing the resist film 15 to remain and by using the resist film 15 again to each the lower layer film 12 of the laminated film 14, the upper layer film 13 of the laminated film 14 is first etched by isotropic etching. Subsequently, the lower layer film 12 of the laminated film 14 is etched by anisotropic etching so that overetching is brought about at the time of etching the upper layer film 13.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ等の
半導体装置の製造工程において、複数層から構成される
積層膜の島状部や開口部をエッチングによるパターニン
グで形成する際のパターン形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern forming method for forming island-shaped portions and openings of a laminated film composed of a plurality of layers by patterning by etching in a manufacturing process of a semiconductor device such as a thin film transistor.

【0002】[0002]

【従来の技術】上層膜及び下層膜から構成される積層膜
を、該積層膜の上部に形成した一種類のフォトレジスト
パターンによりパターニングして島状部や開口部を形成
する場合、上層膜及び下層膜をそれぞれ順次エッチング
すると、水平面方向において、上層膜のパターンが下層
膜のパターンよりも突出した形状、所謂オーバーハング
形状となることがある。このようなオーバーハング形状
の積層膜上に更に被覆膜を堆積するような場合、この被
覆膜によるオーバーハング部の段差被覆性が劣化し、当
該被覆膜に亀裂が生じたり、被覆膜上に形成された金属
配線パターンに断線が生じたりするという問題点があっ
た。
2. Description of the Related Art When a laminated film composed of an upper layer film and a lower layer film is patterned with a photoresist pattern of one kind formed on the upper part of the laminated film to form islands or openings, When each of the lower layer films is sequentially etched, the pattern of the upper layer film may have a so-called overhang shape that protrudes from the pattern of the lower layer film in the horizontal plane direction. When a coating film is further deposited on such an overhang-shaped laminated film, the step coverage of the overhang portion by this coating film deteriorates, cracks occur in the coating film, or There is a problem that the metal wiring pattern formed on the film is broken.

【0003】そこで、上記問題を解決するため、図3
(a)ないし(d)に示すように、シリコン基板30上
に堆積された上層膜32及び下層膜31から成る積層膜
33に開口部36を形成する場合、次のような方法で行
なうことが提案されている。すなわち、積層膜33上に
レジスト34を塗布した後(図3(a))、レジストパ
ターン35を形成し、このレジストパターン35により
積層膜33の上層膜32及び下層膜31をエッチングし
て開口部36を形成する(図3(b))。その後、レジ
ストパターン35を残したまま再度上層膜32のみを選
択的にエッチングすることにより上層膜32の突出部を
エッチング除去し(図3(c))、その後レジストパタ
ーン35を除去し(図3(d))、オーバーハング形状
を回避して段差被覆性に優れた積層膜33の断面を得る
(特公昭64−4662号公報参照)。
Therefore, in order to solve the above problem, FIG.
As shown in (a) to (d), when the opening 36 is formed in the laminated film 33 composed of the upper layer film 32 and the lower layer film 31 deposited on the silicon substrate 30, the following method is used. Proposed. That is, after applying a resist 34 on the laminated film 33 (FIG. 3A), a resist pattern 35 is formed, and the upper layer film 32 and the lower layer film 31 of the laminated film 33 are etched by this resist pattern 35 to form an opening. 36 is formed (FIG. 3B). After that, only the upper layer film 32 is selectively etched again while leaving the resist pattern 35, thereby etching away the protruding portion of the upper layer film 32 (FIG. 3C), and then removing the resist pattern 35 (FIG. 3). (D)), avoiding the overhang shape and obtaining a cross section of the laminated film 33 having excellent step coverage (see Japanese Patent Publication No. 64-4662).

【0004】[0004]

【発明が解決しようとする問題点】しかしながら、上記
方法によると、積層膜33の上層膜32を2回エッチン
グすることとなり、半導体製造工程におけるエッチング
工程数が増加するという問題があった。特に、積層膜3
3の上層膜32と下層膜31とを別々のエッチング工程
によりエッチングする必要がある場合、エッチング工程
が合計3回必要となり、工程数の増加による生産性の低
下を引き起こすという問題があった。
However, according to the above method, the upper layer film 32 of the laminated film 33 is etched twice, resulting in an increase in the number of etching steps in the semiconductor manufacturing process. In particular, the laminated film 3
When the upper layer film 32 and the lower layer film 3 of 3 need to be etched by separate etching steps, the etching steps are required three times in total, which causes a problem that productivity is reduced due to an increase in the number of steps.

【0005】本発明は上記実情に鑑みてなされたもの
で、複数層から成る積層膜を1つのレジストパターンを
用いてパターン形成する場合において、工程数の増加に
よる生産性の低下をきたすことなく、段差被覆性の優れ
た積層膜の断面を得ることができる積層膜のパターン形
成方法を提供することを目的とする。
The present invention has been made in view of the above circumstances, and when patterning a laminated film composed of a plurality of layers using one resist pattern, the productivity is not lowered due to an increase in the number of steps, An object of the present invention is to provide a method for forming a pattern of a laminated film, which can obtain a cross section of the laminated film having excellent step coverage.

【0006】[0006]

【課題を解決するための手段】上記従来例の問題点を解
決するため本発明は、複数層から成る積層膜の上層膜を
前記積層膜上に形成された所望のパターンを有するレジ
スト膜を用いてエッチングし、前記レジスト膜を残留さ
せ再度このレジスト膜を用いて積層膜の下層膜をエッチ
ングして積層膜のパターンを形成する方法において、先
ず、前記積層膜の上層膜のエッチングを等方性エッチン
グで行ない、続いて、前記積層膜の下層膜のエッチング
を異方性エッチングで行なうことを特徴としている。
In order to solve the above-mentioned problems of the conventional example, the present invention uses an upper layer film of a laminated film composed of a plurality of layers by using a resist film having a desired pattern formed on the laminated film. In the method of forming a pattern of the laminated film by etching the lower layer film of the laminated film again by using the resist film while remaining the resist film, first, the etching of the upper layer film of the laminated film is isotropic. It is characterized in that the etching is performed by etching, and subsequently the lower layer film of the laminated film is etched by anisotropic etching.

【0007】[0007]

【作用】本発明方法によれば、積層膜の上層膜のエッチ
ングに際しては等方性エッチングを用いるので、オーバ
ーエッチング量をコントロールすることで、積層膜上の
レジストパターンに対して上層膜のアンダーカット分を
形成する。続いて、積層膜の下層膜のエッチングに際し
ては異方性エッチングを用いるので、積層膜上のレジス
トパターンに対して下層膜のアンダーカット分を、前記
上層膜のアンダーカット分より小さく抑える。
According to the method of the present invention, isotropic etching is used for etching the upper layer film of the laminated film. Therefore, by controlling the overetching amount, the undercut of the upper layer film with respect to the resist pattern on the laminated film is controlled. Form a minute. Then, since anisotropic etching is used for etching the lower layer film of the laminated film, the undercut amount of the lower layer film is suppressed to be smaller than the undercut amount of the upper layer film with respect to the resist pattern on the laminated film.

【0008】[0008]

【実施例】本発明方法による積層膜のパターン形成の一
例として、薄膜プロセスで形成されるサンドイッチ型の
フォトダイオードの製造方法に適用した場合について、
図1(a)ないし(d)を参照しながら説明する。ガラ
ス基板10上にフォトダイオードの下部電極となる金属
薄膜として膜厚200nmのチタン(Ti)膜11を成
膜する。続いて、フォトダイオードの光電変換層となる
膜厚1.3μmのアモルファスシリコン(a−Si)膜
12、フォトダイオードの上部電極となる膜厚60nm
の透明導電(ITO)膜13を順次成膜して成る2層構
造の積層膜14を形成する。積層膜14上にレジストを
塗布し、所望のパターンにパターニングしてレジストパ
ターン15を形成する(図1(a))。
EXAMPLES As an example of pattern formation of a laminated film by the method of the present invention, a case of applying to a method of manufacturing a sandwich type photodiode formed by a thin film process,
A description will be given with reference to FIGS. 1 (a) to 1 (d). A titanium (Ti) film 11 having a film thickness of 200 nm is formed on the glass substrate 10 as a metal thin film to be a lower electrode of the photodiode. Subsequently, the amorphous silicon (a-Si) film 12 having a film thickness of 1.3 μm which becomes the photoelectric conversion layer of the photodiode, and the film thickness 60 nm which becomes the upper electrode of the photodiode.
A transparent conductive (ITO) film 13 is sequentially formed to form a laminated film 14 having a two-layer structure. A resist is applied on the laminated film 14 and patterned into a desired pattern to form a resist pattern 15 (FIG. 1A).

【0009】次に、第1のエッチング工程として、積層
膜14の上層膜であるITO膜13をウエットエッチン
グ等の等方性エッチング方法によりエッチングして上部
電極13aを形成する。等方性エッチングを用いたこと
により、レジストパターン15側面直下のA点から水平
方向にもエッチングが進行するので、レジストパターン
15に対してアンダーカット分が形成されやすい(図1
(b))。レジストパターン15に対するアンダーカッ
ト分に対応するITO膜13のアンダーカット量は、ウ
エットエッチングにおけるオーバーエッチングを適度に
施すことにより調整することができる。
Next, as a first etching step, the upper film 13a of the laminated film 14 is etched by an isotropic etching method such as wet etching to form an upper electrode 13a. By using the isotropic etching, the etching progresses in the horizontal direction from point A directly below the side surface of the resist pattern 15, so that an undercut portion is easily formed in the resist pattern 15 (see FIG. 1).
(B)). The undercut amount of the ITO film 13 corresponding to the undercut amount with respect to the resist pattern 15 can be adjusted by appropriately performing overetching in wet etching.

【0010】次に、第2のエッチング工程として、積層
膜14の下層膜であるa−Si膜12をリアクチブイオ
ンエッチング(RIE)等の異方性エッチング方法によ
りエッチングして光電変換層12aを形成する。異方性
エッチングを用いたことにより、a−Si膜12のエッ
チングはレジストパターン15に対して鉛直方向にエッ
チングされるので、レジストパターン15に対するアン
ダーカット分が抑えられる(図1(c))。この異方性
エッチングにおいては、既に前工程でエッチングされた
ITO膜13のパターン(上部電極13a)よりa−S
i膜12のパターン(光電変換層12a)が大きくなる
ように、各種エッチングパラメータ(エッチングガス
比、RFパワー)及びオーバーエッチングを調整する。
Next, in a second etching step, the a-Si film 12 which is the lower layer film of the laminated film 14 is etched by an anisotropic etching method such as reactive ion etching (RIE) to form the photoelectric conversion layer 12a. Form. By using the anisotropic etching, the a-Si film 12 is etched in the vertical direction with respect to the resist pattern 15, so that an undercut amount with respect to the resist pattern 15 is suppressed (FIG. 1C). In this anisotropic etching, from the pattern of the ITO film 13 (upper electrode 13a) already etched in the previous step, aS
Various etching parameters (etching gas ratio, RF power) and overetching are adjusted so that the pattern of the i film 12 (photoelectric conversion layer 12a) becomes large.

【0011】次に、レジストパターン15を酸素プラズ
マによるアッシング及びレジスト剥離液により除去する
(図1(d))。その後、レジストパターンを新たに形
成し(図示せず)、Ti膜11をエッチングして下部電
極を形成し、フォトダイオードを完成する。
Next, the resist pattern 15 is removed by ashing with oxygen plasma and a resist stripper (FIG. 1 (d)). Then, a resist pattern is newly formed (not shown), the Ti film 11 is etched to form a lower electrode, and the photodiode is completed.

【0012】上記実施例によれば、フォトダイオードの
上部電極13aを構成するITO膜及び、光電変換層1
2aを構成するa−Si膜から成る積層膜14の断面
は、上層膜(ITO膜)である上部電極13aが下層膜
である光電変換層12aに対して突出した形状(オーバ
ーハング形状)となっておらず、ITO膜13を2度エ
ッチングすることなく段差被覆性の優れた形状とするこ
とができる。従って、フォトダイード上に被覆層を形成
した場合に、この被覆層に亀裂が生じるのを防ぎ、前記
被覆層上に形成される配線の断線を防止して信頼性の向
上を図ることができる。
According to the above embodiment, the ITO film forming the upper electrode 13a of the photodiode and the photoelectric conversion layer 1 are formed.
The cross section of the laminated film 14 made of the a-Si film that constitutes 2a has a shape (overhang shape) in which the upper electrode 13a, which is an upper layer film (ITO film), protrudes from the photoelectric conversion layer 12a, which is a lower layer film. Therefore, the ITO film 13 can be formed into a shape having excellent step coverage without etching twice. Therefore, when the coating layer is formed on the photodiode, it is possible to prevent the coating layer from cracking, prevent the disconnection of the wiring formed on the coating layer, and improve the reliability.

【0013】次に、積層膜のパターン形成の他の例とし
て、薄膜プロセス中での開口部の形成について適用した
場合について、図2(a)ないし(d)を参照しながら
説明する。絶縁性基板20上に配線電極21が形成さ
れ、この配線電極21上に上部絶縁膜23と下部絶縁膜
22とから成る2層構造の積層膜24が形成されてい
る。積層膜24上にレジストを塗布し、所望のパターン
にパターニングしてレジストパターン25を形成する
(図2(a))。
Next, as another example of pattern formation of a laminated film, a case of applying the formation of an opening in a thin film process will be described with reference to FIGS. 2 (a) to 2 (d). A wiring electrode 21 is formed on the insulating substrate 20, and a laminated film 24 having a two-layer structure including an upper insulating film 23 and a lower insulating film 22 is formed on the wiring electrode 21. A resist is applied on the laminated film 24 and patterned into a desired pattern to form a resist pattern 25 (FIG. 2A).

【0014】次に、第1のエッチング工程として、積層
膜24の上部絶縁膜23をウエットエッチング等の等方
性エッチング方法によりエッチングして上部コンタクト
孔26を穿孔する。等方性エッチングを用いたことによ
り、レジストパターン25の側面直下のA点から水平方
向にもエッチングが進行するので、レジストパターン2
5に対してアンダーカット分が形成されやすい(図2
(b))。レジストパターン25に対するアンダーカッ
ト分に対応する上部絶縁膜23のアンダーカット量は、
ウエットエッチングにおけるオーバーエッチングを適度
に施すことにより調整することができる。
Next, as a first etching step, the upper insulating film 23 of the laminated film 24 is etched by an isotropic etching method such as wet etching to form an upper contact hole 26. By using the isotropic etching, the etching proceeds in the horizontal direction from the point A directly below the side surface of the resist pattern 25.
5 is likely to form an undercut (Fig. 2
(B)). The amount of undercut of the upper insulating film 23 corresponding to the amount of undercut with respect to the resist pattern 25 is
It can be adjusted by appropriately performing overetching in wet etching.

【0015】次に、第2のエッチング工程として、積層
膜24の下部絶縁膜22をリアクティブイオンエッチン
グ(RIE)等の異方性エッチング方法によりエッチン
グして下部コンタクト孔27を穿孔してコンタクト孔2
8を形成する。異方性エッチングを用いたことにより、
下部絶縁膜22のエッチングはレジストパターン25に
対して鉛直方向にエッチングされるので、レジストパタ
ーン25に対するアンダーカット分が抑えられる(図2
(c))。この異方性エッチングにおいては、既に前工
程で上部絶縁膜23をエッチングして得られた上部コン
タクト孔26の開口面積より、下部コンタクト孔27の
開口面積が小さくなるように、各種エッチングパラメー
タ(エッチングガス比、RFパワー)及びオーバーエッ
チングを調整する。
Next, as a second etching step, the lower insulating film 22 of the laminated film 24 is etched by an anisotropic etching method such as reactive ion etching (RIE) to form a lower contact hole 27 to form a contact hole. Two
8 is formed. By using anisotropic etching,
Since the lower insulating film 22 is etched in the vertical direction with respect to the resist pattern 25, an undercut amount with respect to the resist pattern 25 is suppressed (FIG. 2).
(C)). In this anisotropic etching, various etching parameters (etching are performed so that the opening area of the lower contact hole 27 is smaller than the opening area of the upper contact hole 26 already obtained by etching the upper insulating film 23 in the previous step. Adjust gas ratio, RF power) and overetching.

【0016】次に、レジストパターン25を酸素プラズ
マによるアッシング及びレジスト剥離液により除去する
(図2(d))。その後、金属膜を着膜及びパターニン
グして配線を形成し(図示せず)、この配線と配線電極
21とがコンタクト孔28を介して接続される。
Next, the resist pattern 25 is removed by ashing with oxygen plasma and a resist stripping solution (FIG. 2 (d)). After that, a metal film is deposited and patterned to form a wiring (not shown), and the wiring and the wiring electrode 21 are connected through the contact hole 28.

【0017】上記実施例によれば、上部絶縁層23及び
下部絶縁層22から成る積層膜24のコンタクト孔28
部分の断面は、上部絶縁層23の上部コンタクト孔26
の開口部が下部絶縁層22の下部コンタクト孔27の開
口部より大きくなっており、上部絶縁層23を2度エッ
チングすることなく段差被覆性の優れた形状とすること
ができる。従って、コンタクト孔28を覆うように形成
された配線に亀裂等の発生を防止でき、製造工程を増加
することなく信頼性の向上を図ることができる。
According to the above embodiment, the contact hole 28 of the laminated film 24 composed of the upper insulating layer 23 and the lower insulating layer 22.
The cross section of the portion is the upper contact hole 26 of the upper insulating layer
The opening is larger than the opening of the lower contact hole 27 of the lower insulating layer 22, so that the upper insulating layer 23 can be formed into a shape having excellent step coverage without etching twice. Therefore, it is possible to prevent a crack or the like from being generated in the wiring formed so as to cover the contact hole 28, and it is possible to improve reliability without increasing the manufacturing process.

【0018】また、上記各実施例では、上層膜と下層膜
の2層から成る積層膜のパターン形成について説明した
が、3層以上の積層膜についても本発明方法を適用する
ことができる。
Further, in each of the above embodiments, the pattern formation of the laminated film composed of two layers of the upper layer film and the lower layer film has been described, but the method of the present invention can be applied to a laminated film of three layers or more.

【0019】[0019]

【発明の効果】本発明方法によれば、積層膜の上層膜の
エッチングに際しては等方性エッチングを用いるので、
オーバーエッチング量をコントロールすることで、積層
膜上のレジストパターンに対して上層膜のアンダーカッ
ト分を形成し、続いて行なわれる積層膜の下層膜のエッ
チングに際しては異方性エッチングを用いるので、積層
膜上のレジストパターンに対して下層膜のアンダーカッ
ト分を、前記上層膜のアンダーカット分より小さく抑え
ることができる。従って、積層膜の断面がオーバーハン
グ形状とならない被覆性の優れた断面形状を、同じ膜を
2度エッチングすることなく生産性の優れた工程で実現
することができる。
According to the method of the present invention, isotropic etching is used for etching the upper film of the laminated film.
By controlling the amount of over-etching, an undercut portion of the upper layer film is formed with respect to the resist pattern on the laminated film, and anisotropic etching is used for subsequent etching of the lower layer film of the laminated film. The undercut amount of the lower layer film with respect to the resist pattern on the film can be suppressed to be smaller than the undercut amount of the upper layer film. Therefore, a cross-sectional shape with excellent coverage that does not cause the cross-section of the laminated film to have an overhang shape can be realized in a process with excellent productivity without etching the same film twice.

【図面の簡単な説明】[Brief description of drawings]

【図1】 (a)ないし(d)は、本発明方法を適用し
たフォトダイオードの製造方法を示す断面説明図であ
る。
1A to 1D are cross-sectional explanatory views showing a method of manufacturing a photodiode to which the method of the present invention is applied.

【図2】 (a)ないし(d)は、本発明方法を適用し
た開口部の形成方法を示す断面説明図である。
2A to 2D are cross-sectional explanatory views showing a method of forming an opening to which the method of the present invention is applied.

【図3】 (a)ないし(d)は従来技術による開口部
の形成方法を示す断面説明図である。
3A to 3D are cross-sectional explanatory views showing a method of forming an opening according to a conventional technique.

【符号の説明】[Explanation of symbols]

10…ガラス基板、 11…Ti膜、 12…a−Si
膜(下層膜)、 12a…光電変換層、 13…ITO
膜(上層膜)、 13a…上部電極、 14…積層膜、
15…レジストパターン、 20…絶縁性基板、 2
1…配線電極、22…下部絶縁層、 23…上部絶縁
層、 24…積層膜、 25…レジストパターン、 2
8…コンタクト孔
10 ... Glass substrate, 11 ... Ti film, 12 ... a-Si
Film (lower layer film), 12a ... Photoelectric conversion layer, 13 ... ITO
Film (upper layer film), 13a ... upper electrode, 14 ... laminated film,
15 ... Resist pattern, 20 ... Insulating substrate, 2
DESCRIPTION OF SYMBOLS 1 ... Wiring electrode, 22 ... Lower insulating layer, 23 ... Upper insulating layer, 24 ... Laminated film, 25 ... Resist pattern, 2
8 ... Contact hole

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 複数層から成る積層膜の上層膜を前記積
層膜上に形成された所望のパターンを有するレジスト膜
を用いてエッチングし、前記レジスト膜を残留させ再度
このレジスト膜を用いて積層膜の下層膜をエッチングし
て積層膜のパターンを形成する方法において、 前記積層膜の上層膜のエッチングを等方性エッチングで
行ない、前記積層膜の下層膜のエッチングを異方性エッ
チングで行なうことを特徴とする積層膜のパターン形成
方法。
1. An upper layer film of a laminated film composed of a plurality of layers is etched by using a resist film having a desired pattern formed on the laminated film, and the resist film is left to be laminated again using this resist film. In the method of forming a pattern of a laminated film by etching the lower film of the film, the upper film of the laminated film is etched by isotropic etching, and the lower film of the laminated film is etched by anisotropic etching. A method for forming a pattern of a laminated film, comprising:
JP15812493A 1993-06-04 1993-06-04 Pattern-forming method for laminated film Pending JPH06349790A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15812493A JPH06349790A (en) 1993-06-04 1993-06-04 Pattern-forming method for laminated film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15812493A JPH06349790A (en) 1993-06-04 1993-06-04 Pattern-forming method for laminated film

Publications (1)

Publication Number Publication Date
JPH06349790A true JPH06349790A (en) 1994-12-22

Family

ID=15664822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15812493A Pending JPH06349790A (en) 1993-06-04 1993-06-04 Pattern-forming method for laminated film

Country Status (1)

Country Link
JP (1) JPH06349790A (en)

Similar Documents

Publication Publication Date Title
JPH0821581B2 (en) Method for manufacturing semiconductor device
JPH027544A (en) Process of matching and manufacture of column
JP2650313B2 (en) Dry etching method
JPH076997A (en) Allovr flattening of surface of semiconductor integrated circuit
JPH06349790A (en) Pattern-forming method for laminated film
JPH07135201A (en) Pattern forming method for multilayer film
JPH04259241A (en) Manufacture of semiconductor device
JPS63271958A (en) Formation of multilayer interconnection
JP3833603B2 (en) Manufacturing method of semiconductor device
JPH08306871A (en) Manufacture of dielectric capacitor
JPH1012868A (en) Semiconductor and its manufacture
JPH098007A (en) Method for flattening insulation film
JPH02134818A (en) Formation of wiring structure body
JPH05206086A (en) Method of etching thin film
JPH01272121A (en) Through-hole structure and manufacture thereof
JPH0587973B2 (en)
JPS62118539A (en) Formation of multilayer interconnection
KR920000630B1 (en) Manufacturing method of semiconductor device
KR100217907B1 (en) Process for forming interlayer insulator of semiconductor device
KR100609222B1 (en) Formation Method of Fine Metal Wiring in Semiconductor Manufacturing Process
KR100340072B1 (en) Method for fabricating metal interconnection of semiconductor device
JPS60234344A (en) Manufacture of semiconductor device
JPS6315457A (en) Manufacture of semiconductor device
JPH10247652A (en) Wiring formation of semiconductor device and wiring structure
JPH0621043A (en) Manufacture of semiconductor device