JPH06342799A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH06342799A
JPH06342799A JP13215493A JP13215493A JPH06342799A JP H06342799 A JPH06342799 A JP H06342799A JP 13215493 A JP13215493 A JP 13215493A JP 13215493 A JP13215493 A JP 13215493A JP H06342799 A JPH06342799 A JP H06342799A
Authority
JP
Japan
Prior art keywords
photoresist
type
platinum
type semiconductor
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP13215493A
Other languages
Japanese (ja)
Inventor
Chigusa Hirata
ちぐさ 平田
Yoshito Akiyama
義人 秋山
Satoshi Watanabe
智 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyoda Automatic Loom Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Automatic Loom Works Ltd filed Critical Toyoda Automatic Loom Works Ltd
Priority to JP13215493A priority Critical patent/JPH06342799A/en
Publication of JPH06342799A publication Critical patent/JPH06342799A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To enable a semiconductor device to be lessened in number of manufacturing steps and variability of quality by a method wherein heavy metal is deposited on a photoresist and an exposed second conductivity-type semiconductor region, then the photoresist is removed, and heavy metal is driven in. CONSTITUTION:In a first step, a photoresist film 25 is uniformly formed on the surface of a silicon oxide film 23, and the photoresist fillm 25 on a P<+>-type anode region 16 is selectively removed. In a second step, the silicon oxide film 23 where the resist film 25 is removed is selectively removed by etching. In a third step, platinum 26 is deposited on the surfaces of the P<+>-type anode region 16 and the resist film 25. In a fourth step, the resist film 25 is removed by organic cleaning fluid by dissolution. In a fifth step, platinum 26 is diffused into the P<+>-type anode region 16 and an N<->-type semiconductor substrate 11 by driving. As mentioned above, heavy metal can be diffused by a thermal treatment carried out once in a fifth step, so that a semiconductor device of this constitution can be lessened in number of manufacturing steps and variability of characteristics.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置およびその製
造方法に係わり、特にライフタイムキラーとして重金属
を拡散させた半導体装置およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device having a heavy metal diffused as a lifetime killer and a manufacturing method thereof.

【0002】[0002]

【従来の技術】あらゆる分野の電気・電子回路に使用さ
れている半導体装置のなかで、最も基本的なもののひと
つがダイオードである。ダイオードは、そのpn接合を
利用して整流器として使われる他、スイッチング素子と
しても使われている。
2. Description of the Related Art A diode is one of the most basic semiconductor devices used in electric and electronic circuits in all fields. The diode is used not only as a rectifier using its pn junction but also as a switching element.

【0003】ダイオードをスイッチング素子として使う
場合には、そのスイッチング速度を高速にしたいという
要望が生じるが、このスイッチング速度の高速化として
は、ダイオードの半導体領域中にライフタイムキラーと
して白金などの重金属を拡散させる方法が知られてい
る。以下、図面を参照しながら、一般的な白金拡散ダイ
オードの構造およびその製造工程を説明する。
When a diode is used as a switching element, there is a demand to increase the switching speed. To increase the switching speed, a heavy metal such as platinum is used as a lifetime killer in the semiconductor region of the diode. A method of diffusing is known. Hereinafter, a structure of a general platinum diffusion diode and a manufacturing process thereof will be described with reference to the drawings.

【0004】図5は、一般的な白金拡散ダイオードの構
造を示す断面図である。同図において、n+ 型半導体領
域1の上面にはn- 型半導体領域2が形成されており、
そのn- 型半導体領域2の表面部に選択的にp+ 型アノ
ード領域3が形成されている。そして、p+ 型アノード
領域3の表面の一部にアノード電極5が接続されてお
り、p+ 型アノード領域3の表面の他の部分およびn-
型半導体領域2の表面にシリコン酸化膜4が形成されて
いる。さらに、n+ 型半導体領域1の下面には、一様に
カソード電極6が形成されている。
FIG. 5 is a sectional view showing the structure of a general platinum diffusion diode. In the figure, an n type semiconductor region 2 is formed on the upper surface of the n + type semiconductor region 1,
A p + type anode region 3 is selectively formed on the surface of the n type semiconductor region 2. Then, p + part of the mold anode region 3 of the surface and the anode electrode 5 is connected, the other part of the surface of the p + -type anode region 3 and the n -
A silicon oxide film 4 is formed on the surface of the type semiconductor region 2. Further, the cathode electrode 6 is uniformly formed on the lower surface of the n + type semiconductor region 1.

【0005】次に、図6および図7を参照しながら、図
5に示したダイオードのp+ 型アノード領域3およびそ
の近傍領域における白金拡散工程を説明する。図6
(a)は、n- 型半導体領域2の表面部にp+ 型アノー
ド領域3を拡散させると同時に、n- 型半導体領域2お
よびp+ 型アノード領域3の表面に一様にシリコン酸化
膜4を形成した状態である。
Next, the platinum diffusion step in the p + type anode region 3 of the diode shown in FIG. 5 and its vicinity will be described with reference to FIGS. 6 and 7. Figure 6
(A) is, n - -type semiconductor regions at the same time the p + -type anode region 3 is diffused in the surface portion of the 2, n - -type semiconductor region 2 and the p + -type anode region 3 of the uniform silicon oxide film on the surface 4 Is in the state of being formed.

【0006】続いて、図6(b)において、アノードコ
ンタクト用のホトレジストを形成する。この工程は、ま
ず、シリコン酸化膜4の表面に一様にホトレジスト膜1
1(ポジ型とする)を形成する。そして、p+ 型アノー
ド領域3の上部において選択的にホトレジスト膜11を
水銀ランプ露光した後に半導体ウエハを現像液で現像す
ると、上記露光された部分のホトレジスト膜11が選択
的に除去される。
Subsequently, in FIG. 6B, a photoresist for an anode contact is formed. In this step, first, the photoresist film 1 is uniformly formed on the surface of the silicon oxide film 4.
1 (a positive type) is formed. Then, when the semiconductor wafer is developed with a developer after selectively exposing the photoresist film 11 on the p + type anode region 3 with a mercury lamp, the exposed photoresist film 11 is selectively removed.

【0007】図6(c)では、アノードコンタクトのた
めのシリコン酸化膜エッチングを行っている。この工程
では、ホトレジスト膜11が除去された部分のシリコン
酸化膜4を除去し、p+ 型アノード領域3の表面の一部
を露出させる。
In FIG. 6C, silicon oxide film etching for anode contact is performed. In this step, the silicon oxide film 4 in the portion where the photoresist film 11 has been removed is removed, and a part of the surface of the p + type anode region 3 is exposed.

【0008】図6(d)では、ホトレジスト除去を行っ
ている。この工程では、シリコン酸化膜4の表面に残っ
ているホトレジスト膜11を、有機洗浄によって除去す
る。この後、図7(a)においては、上記工程によって
露出したp+ 型アノード領域3の表面、およびシリコン
酸化膜4の表面に白金12を蒸着する。
In FIG. 6D, the photoresist is removed. In this step, the photoresist film 11 remaining on the surface of the silicon oxide film 4 is removed by organic cleaning. Thereafter, in FIG. 7A, platinum 12 is vapor-deposited on the surface of p + type anode region 3 and the surface of silicon oxide film 4 exposed by the above process.

【0009】続いて、図7(b)では、約550℃で3
0分のシンタリングを行う。このシンタリングによっ
て、p+ 型アノード領域3の表面に蒸着した白金12は
シリコンと反応してシリサイド13を形成する。一方、
シリコン酸化膜4の表面の白金12は、この温度ではシ
リコン酸化膜4と反応することはなく、白金12のまま
の状態である。
Subsequently, in FIG. 7 (b), the temperature is 3 ° C. at about 550 ° C.
Perform 0 minute sintering. By this sintering, platinum 12 deposited on the surface of p + type anode region 3 reacts with silicon to form silicide 13. on the other hand,
The platinum 12 on the surface of the silicon oxide film 4 does not react with the silicon oxide film 4 at this temperature and remains in the state of platinum 12.

【0010】図7(c)では、白金除去を行う。この工
程では、半導体ウエハを王水ボイルすることによって、
シリコン酸化膜4の表面の白金12を溶解する。一方、
+型アノード領域3の表面近傍に形成されたシリサイ
ド13は、王水によって溶解されることはなく、その領
域に残る。
In FIG. 7C, platinum is removed. In this process, by boiling the semiconductor wafer with aqua regia,
The platinum 12 on the surface of the silicon oxide film 4 is dissolved. on the other hand,
The silicide 13 formed near the surface of the p + type anode region 3 is not dissolved by aqua regia and remains in that region.

【0011】図7(d)においては、850〜900℃
で、1〜2時間程度ドライブインを行う。この工程で
は、シリサイド13に含まれていた白金が、p+ 型アノ
ード領域3およびn- 型半導体領域2に拡散される。
In FIG. 7D, 850 to 900 ° C.
Then, drive in for 1 to 2 hours. In this step, platinum contained in the silicide 13 is diffused into the p + type anode region 3 and the n type semiconductor region 2.

【0012】この後、p+ 型アノード領域3およびn+
型半導体領域1に接続して、それぞれアノード電極5,
カソード電極6を形成して、図5に示す構造の白金拡散
ダイオードとなる。
Thereafter, the p + type anode region 3 and the n + type
Type semiconductor region 1 and connected to anode electrodes 5 and 5, respectively.
By forming the cathode electrode 6, the platinum diffusion diode having the structure shown in FIG. 5 is obtained.

【0013】[0013]

【発明が解決しようとする課題】上記ダイオードの製造
工程に着目すると、半導体領域の形成後、すなわちp+
型アノード領域3を形成した後に、白金拡散を行うため
に、図7(b)に示したシンタリング工程、及び図7
(d)に示したドライブイン工程の合わせて2回の熱処
理を行っている。
Focusing on the manufacturing process of the above diode, after the formation of the semiconductor region, that is, p +
After forming the mold anode region 3, in order to perform platinum diffusion, the sintering process shown in FIG.
The heat treatment is performed twice in combination with the drive-in process shown in (d).

【0014】このように、熱処理工程を2回行うという
ことは、製造工程数が多く、必然的に製造時間が長くな
るという欠点がある。また、熱処理においては半導体ウ
エハ全体の温度が高温になるため、半導体領域中の不純
物分布が変化してダイオードの特性のばらつきが大きく
なってしまう。
As described above, performing the heat treatment step twice has the drawback that the number of manufacturing steps is large and the manufacturing time is inevitably long. Further, in the heat treatment, the temperature of the entire semiconductor wafer becomes high, so that the distribution of impurities in the semiconductor region changes and the variation in the characteristics of the diode increases.

【0015】もし、従来の製造方法において、単純に熱
処理を1回にしようとすれば、図7(a)で白金を蒸着
した直後に、図7(d)に示したような850〜900
℃でのドライブインを行う手法が考えられるが、この手
順で白金拡散を行おうとすると、p+ 型アノード領域3
の表面に蒸着させた白金には半導体領域中に拡散してい
くが、シリコン酸化膜4の表面ではシリコン酸化膜4と
白金とが反応してしまう。したがって、その後の工程で
王水ボイルを行っても、シリコン酸化膜4に結合した白
金を除去できなくなってしまう。
If, in the conventional manufacturing method, the heat treatment is simply performed once, immediately after the platinum is vapor-deposited in FIG. 7A, 850-900 as shown in FIG.
A method of performing drive-in at ℃ may be considered, but if platinum diffusion is attempted by this procedure, p + type anode region 3
The platinum deposited on the surface of the silicon oxide diffuses into the semiconductor region, but on the surface of the silicon oxide film 4, the silicon oxide film 4 and platinum react. Therefore, even if the aqua regia is boiled in the subsequent process, the platinum bonded to the silicon oxide film 4 cannot be removed.

【0016】このような理由から、白金拡散ダイオード
を製造する場合は、半導体領域の形成後に熱処理工程を
2回行っていたため、製造工程数が多く、かつダイオー
ドの特性のばらつきが大きくなってしまうという問題が
あった。また、このことは、白金拡散ダイオード以外に
も、ライフタイムキラーとして重金属を拡散させるダイ
オードに共通する問題であった。
For this reason, in the case of manufacturing a platinum diffusion diode, the heat treatment step is performed twice after the formation of the semiconductor region, so that the number of manufacturing steps is large and variations in diode characteristics are large. There was a problem. In addition to the platinum diffusion diode, this is a problem common to diodes that diffuse heavy metals as a lifetime killer.

【0017】本発明はこのような問題を解決するもので
あり、重金属拡散ダイオードの製造工程数を減らし、か
つ特性のばらつきを小さくすることを目的とする。
The present invention solves such a problem, and an object of the present invention is to reduce the number of manufacturing steps of a heavy metal diffusion diode and reduce the variation in characteristics.

【0018】[0018]

【課題を解決するための手段】本発明の半導体装置は、
第1導電型の半導体領域の表面部に選択的に第2導電型
の半導体領域を形成した構造を前提とする。
The semiconductor device of the present invention comprises:
It is premised on a structure in which a semiconductor region of the second conductivity type is selectively formed on the surface of the semiconductor region of the first conductivity type.

【0019】上記第1及び第2導電型の半導体領域上面
に一様に形成された絶縁膜の表面にホトレジストを形成
し、上記第2導電型の半導体領域表面に形成された絶縁
膜を上記ホトレジストを用いて選択的にエッチングし、
上記ホトレジストの表面および上記エッチングによって
露出された上記第2導電型の半導体領域の表面に重金属
を堆積させた後に上記ホトレジストを除去し、その後に
上記重金属をドライブインする。
A photoresist is formed on the surface of the insulating film uniformly formed on the upper surfaces of the first and second conductivity type semiconductor regions, and the insulating film formed on the surface of the second conductivity type semiconductor region is formed by the photoresist. Selectively etch using
After depositing a heavy metal on the surface of the photoresist and the surface of the semiconductor region of the second conductivity type exposed by the etching, the photoresist is removed, and then the heavy metal is driven in.

【0020】本発明の半導体装置の製造方法は、第1導
電型の半導体領域の表面部に選択的に第2導電型の半導
体領域を形成した構造の半導体装置に適用される。上記
第1及び第2導電型の半導体領域上に一様に形成された
絶縁膜の表面にホトレジストを形成する第1の工程と、
上記第2導電型の半導体領域表面に形成された絶縁膜を
上記ホトレジストを用いて選択的にエッチングする第2
の工程と、上記ホトレジストの表面および上記第2の工
程においてエッチングによって露出された上記第2導電
型の半導体領域の表面に重金属を堆積させる第3の工程
と、上記ホトレジストを除去する第4の工程と、上記重
金属をドライブインする第5の工程からなり、上記第1
から第5の工程を順番に行う。
The method of manufacturing a semiconductor device according to the present invention is applied to a semiconductor device having a structure in which a second conductivity type semiconductor region is selectively formed on the surface of a first conductivity type semiconductor region. A first step of forming a photoresist on the surface of an insulating film uniformly formed on the first and second conductivity type semiconductor regions;
Secondly, the insulating film formed on the surface of the second conductivity type semiconductor region is selectively etched by using the photoresist.
And a third step of depositing a heavy metal on the surface of the photoresist and on the surface of the semiconductor region of the second conductivity type exposed by etching in the second step, and a fourth step of removing the photoresist. And a fifth step of driving in the heavy metal, the first step
To the fifth step are sequentially performed.

【0021】[0021]

【作用】本発明の半導体装置の製造方法では、上記第3
の工程において上記ホトレジストの表面および上記第2
導電型の半導体領域の表面に重金属を堆積させた後に、
上記第4の工程で上記絶縁膜上のホトレジストを除去す
ると、上記ホトレジストの除去と同時にそのホトレジス
トの表面に堆積している重金属も除去される。(リフト
オフ)一方、上記第4の工程では、上記第2導電型の半
導体領域の表面に堆積している重金属は、除去されるこ
となくそのまま残る。したがって、上記1〜4の工程の
後に、上記第5の工程でドライブインを行うことによっ
て、上記第1及び第2導電型の半導体領域中に重金属を
拡散させることができる。
In the method of manufacturing a semiconductor device according to the present invention, the third method described above is used.
And the second surface of the photoresist in the step of
After depositing the heavy metal on the surface of the conductive type semiconductor region,
When the photoresist on the insulating film is removed in the fourth step, the heavy metal deposited on the surface of the photoresist is removed simultaneously with the removal of the photoresist. (Lift-off) On the other hand, in the fourth step, the heavy metal deposited on the surface of the semiconductor region of the second conductivity type remains as it is without being removed. Therefore, the heavy metal can be diffused into the first and second conductivity type semiconductor regions by performing drive-in in the fifth step after the above steps 1 to 4.

【0022】このように、上記第5の工程で熱処理を1
回のみ行うことによって重金属を拡散させることができ
るので、製造工程数が少なくなり、特性のばらつきが小
さくなる。
As described above, the heat treatment is performed in the fifth step as described above.
Since the heavy metal can be diffused by performing only once, the number of manufacturing steps is reduced and the variation in characteristics is reduced.

【0023】[0023]

【実施例】以下、本発明の半導体装置の製造方法を図1
〜図4の工程図を参照しながら説明する。ここでは、一
実施例として白金拡散ダイオードを採り上げる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device manufacturing method according to the present invention will be described below with reference to FIG.
~ It demonstrates, referring to the process drawing of FIG. Here, a platinum diffusion diode is taken as an example.

【0024】図1(a)は、ダイオードを形成する半導
体ウエハの準備工程である。ここでは、n- 型半導体基
板11(第1導電型の半導体領域)の下面に一様に、不
純物拡散によってn+ 型半導体領域12を形成する。
FIG. 1A shows a step of preparing a semiconductor wafer for forming a diode. Here, the n + type semiconductor region 12 is uniformly formed on the lower surface of the n type semiconductor substrate 11 (first conductivity type semiconductor region) by impurity diffusion.

【0025】図1(b)は、フィールド酸化膜の形成で
ある。上記半導体ウエハを熱酸化して、n- 型半導体基
板11の表面およびn+ 型半導体領域12の下面に、そ
れぞれ一様にシリコン酸化膜13,14を形成する。
FIG. 1B shows the formation of the field oxide film. The semiconductor wafer is thermally oxidized to uniformly form silicon oxide films 13 and 14 on the surface of the n type semiconductor substrate 11 and the lower surface of the n + type semiconductor region 12, respectively.

【0026】図1(c)は、アノード・フォトエッチン
グ工程である。ここでは、通常のドライエッチング法に
よって、アノード領域およびFLR(field li
m−iting ring;電界緩和リング)を形成す
るために、選択的にシリコン酸化膜13を除去する。
FIG. 1C shows an anode photoetching process. Here, by an ordinary dry etching method, the anode region and the FLR (field Li) are formed.
In order to form an m-iting ring (electric field relaxation ring), the silicon oxide film 13 is selectively removed.

【0027】図1(d)は、p型不純物導入工程であ
る。図1(c)のアノード・フォトエッチング工程でシ
リコン酸化膜13を除去した部分から、p型不純物であ
るボロンを、n- 型半導体基板11の表面近傍に導入す
る(符号15で示す)。
FIG. 1D shows a p-type impurity introduction step. Boron, which is a p-type impurity, is introduced into the vicinity of the surface of the n type semiconductor substrate 11 (indicated by reference numeral 15) from the portion where the silicon oxide film 13 is removed in the anode photoetching step of FIG.

【0028】図1(e)は、ドライブイン・フィールド
酸化工程である。ここでは、n- 型半導体基板11の表
面近傍のp型不純物を、n- 型半導体基板11の内部に
熱拡散させる。ドライブインの温度、時間などは、用途
や所望の特性に応じて調整する。このドライブインによ
って、p+ 型アノード領域16(第2導電型の半導体領
域)およびFLR17を形成する。FLR17は、n-
型半導体基板11の表面部において、p+ 型アノード領
域16の周囲をリング状に3重に取り囲んでいる。ま
た、この工程では、p型不純物を熱拡散すると同時にフ
ィールド酸化が行われ、上記領域16,17が形成され
るn- 型半導体基板11の表面にシリコン酸化膜18が
形成され、n+ 型半導体領域12の下面にはシリコン酸
化膜19が形成される。(シリコン酸化膜18,19
は、それぞれシリコン酸化膜13,14に重なって形成
されるが、図面を見やすくするために、シリコン酸化膜
18,19とする)図2(a)は、EQRフォトエッチ
ング工程である。ここでは、通常のドライエッチング法
によって、EQR(equi−potential r
ing;等電位リング)を形成するために、このダイオ
ードの端部を取り囲むように選択的にシリコン酸化膜1
8を除去する。
FIG. 1E shows a drive-in / field oxidation step. Here, n - a p-type impurity near the surface of the type semiconductor substrate 11, n - is thermally diffused into the type semiconductor substrate 11. The drive-in temperature, time, etc. are adjusted according to the application and desired characteristics. By this drive-in, p + type anode region 16 (second conductivity type semiconductor region) and FLR 17 are formed. FLR17 is, n -
On the surface portion of the type semiconductor substrate 11, the periphery of the p + type anode region 16 is surrounded in a triple ring shape. Further, in this step, the field oxidation is performed at the same time when the p-type impurities are thermally diffused, the silicon oxide film 18 is formed on the surface of the n type semiconductor substrate 11 where the regions 16 and 17 are formed, and the n + type semiconductor is formed. A silicon oxide film 19 is formed on the lower surface of the region 12. (Silicon oxide films 18, 19
Are formed so as to overlap the silicon oxide films 13 and 14, respectively, but the silicon oxide films 18 and 19 are used to make the drawing easier to see). FIG. 2A shows an EQR photoetching process. Here, EQR (equi-potential r
ing; an equipotential ring), to selectively form the silicon oxide film 1 so as to surround the end of this diode.
Remove 8.

【0029】図2(b)は、n型不純物導入工程であ
る。ここでは、図2(a)のEQRフォトエッチング工
程でシリコン酸化膜18を除去した部分から、n型不純
物であるリンをn- 型半導体基板11の表面近傍に導入
する(符号20で示す)。また、シリコン酸化膜18の
表面では、リンガラス21が形成される。
FIG. 2B shows an n-type impurity introduction step. Here, phosphorus, which is an n-type impurity, is introduced into the vicinity of the surface of the n -type semiconductor substrate 11 from the portion where the silicon oxide film 18 is removed in the EQR photoetching step of FIG. Further, phosphorus glass 21 is formed on the surface of the silicon oxide film 18.

【0030】図2(c)は、ドライブイン・フィールド
酸化工程である。ここでは、シリコン酸化膜18表面の
リンガラス21を除去した後に、n- 型半導体基板11
の表面近傍のn型不純物をn- 型半導体基板11の内部
に熱拡散させて、EQR22を形成する。また、領域1
6、17、22が形成されているn- 型半導体基板11
の表面にシリコン酸化膜23が形成され、n+ 型半導体
領域12の下面にはシリコン酸化膜24が形成される。
(シリコン酸化膜18、19を省略)次に、図3を参照
しながら、白金拡散工程を説明する。同図においては、
この白金拡散工程が行われる主要部分であるp+ 型アノ
ード領域16の周辺領域のみを示す。
FIG. 2C shows a drive-in field oxidation process. Here, after removing the phosphorus glass 21 on the surface of the silicon oxide film 18, the n type semiconductor substrate 11 is removed.
The n-type impurities in the vicinity of the surface of are thermally diffused into the n type semiconductor substrate 11 to form the EQR 22. Area 1
N type semiconductor substrate 11 on which 6, 17, and 22 are formed
A silicon oxide film 23 is formed on the surface of, and a silicon oxide film 24 is formed on the lower surface of the n + type semiconductor region 12.
(Silicon oxide films 18 and 19 are omitted) Next, the platinum diffusion step will be described with reference to FIG. In the figure,
Only the peripheral region of the p + -type anode region 16, which is the main portion where this platinum diffusion process is performed, is shown.

【0031】図3(a)は、図2(c)に示した半導体
ウエハにおいて、n- 型半導体基板11の表面部に形成
されているp+ 型アノード領域16およびその表面のシ
リコン酸化膜23を示した図である。
FIG. 3A shows the p + type anode region 16 formed on the surface of the n type semiconductor substrate 11 and the silicon oxide film 23 on the surface of the semiconductor wafer shown in FIG. 2C. It is the figure which showed.

【0032】図3(b)は、コンタクト用のホトレジス
トを形成する工程である。(第1の工程)この工程は、
まず、シリコン酸化膜23の表面に一様にホトレジスト
膜25(ポジ型とする)を形成する。そして、p+ 型ア
ノード領域16の上部において選択的にホトレジスト膜
25を水銀ランプ露光し、その後、半導体ウエハを現像
液で現像する。このことによって、p+ 型アノード領域
16の上部のホトレジスト膜25が選択的に除去され
る。
FIG. 3B shows a step of forming a photoresist for contact. (First step) This step is
First, a photoresist film 25 (of a positive type) is uniformly formed on the surface of the silicon oxide film 23. Then, the photoresist film 25 is selectively exposed to the mercury lamp above the p + type anode region 16, and then the semiconductor wafer is developed with a developing solution. As a result, the photoresist film 25 above the p + type anode region 16 is selectively removed.

【0033】図3(c)は、シリコン酸化膜エッチング
工程である。(第2の工程)この工程では、たとえば反
応性イオンエッチングなどのドライエッチング技術を用
い、ホトレジスト膜25が除去された部分のシリコン酸
化膜23を除去し、p+ 型アノード領域16の表面の一
部を露出させる。
FIG. 3C shows a silicon oxide film etching step. (Second Step) In this step, the silicon oxide film 23 in the portion where the photoresist film 25 is removed is removed by using a dry etching technique such as reactive ion etching, and one surface of the p + -type anode region 16 is removed. Expose the part.

【0034】図3(d)は、白金蒸着工程である。(第
3の工程)この工程では、真空蒸着法によって、p+
アノード領域16の表面およびホトレジスト膜25の表
面に白金26を堆積させる。ここで、p+ 型アノード領
域16の表面の白金26と、ホトレジスト膜25の表面
の白金26とが、シリコン酸化膜23およびホトレジス
ト膜25の断面を介して接続する可能性は少ないが、も
し部分的に接続したとしても、その断面に蒸着される白
金26の膜厚は非常に薄く、所々で段切れを起こすた
め、ホトレジスト膜25の断面が白金26によって完全
に覆われることはない。なお、上記白金を堆積させる手
法は、スパッタリング法やCVD法であっても可能であ
る。
FIG. 3D shows a platinum vapor deposition process. (Third step) In this step, platinum 26 is deposited on the surface of the p + type anode region 16 and the photoresist film 25 by the vacuum evaporation method. Here, the platinum 26 on the surface of the p + -type anode region 16 and the platinum 26 on the surface of the photoresist film 25 are unlikely to be connected through the cross section of the silicon oxide film 23 and the photoresist film 25, but if the portion Even if they are electrically connected, the platinum 26 vapor-deposited on the cross-section is very thin, and step breaks occur in places, so the cross-section of the photoresist film 25 is not completely covered by the platinum 26. The method of depositing platinum may be a sputtering method or a CVD method.

【0035】図3(e)は、ホトレジスト除去工程であ
る。(第4の工程)この工程では、有機洗浄によって、
シリコン酸化膜23上のホトレジスト膜25を溶解させ
て除去する。
FIG. 3E shows a photoresist removing step. (Fourth step) In this step, by organic cleaning,
The photoresist film 25 on the silicon oxide film 23 is dissolved and removed.

【0036】有機洗浄剤としては、メチル・エチル系の
洗浄剤を用いる。メチル・エチル系の洗浄剤による洗浄
作業は、メチル・エチル系の洗浄剤に、図3(d)の工
程までを終了させた半導体ウエハを約3分間浸すことに
よって行う。このメチル・エチル系の洗浄剤は、ポジ型
のホトレジスト膜25を溶解させるが、白金26、シリ
コン酸化膜23、およびシリコン半導体(p+ 型アノー
ド領域16)には影響を与えない。
As the organic cleaning agent, a methyl-ethyl type cleaning agent is used. The cleaning operation using the methyl-ethyl-based cleaning agent is performed by immersing the semiconductor wafer, which has been subjected to the steps in FIG. 3D, in the methyl-ethyl-based cleaning agent for about 3 minutes. This methyl-ethyl type cleaning agent dissolves the positive type photoresist film 25, but does not affect the platinum 26, the silicon oxide film 23, and the silicon semiconductor (p + type anode region 16).

【0037】したがって、上述のような洗浄を行うと、
ホトレジスト膜25が除去される。もし、p+ 型アノー
ド領域16の表面の白金26とホトレジスト膜25の表
面の白金26とが接続しているような場合であっても、
ホトレジスト膜25の断面では白金26が所々で段切れ
を起こしているため、その段切れ部からしみ込むように
してメチル・エチル系の洗浄剤がホトレジスト膜25に
到達するので、ホトレジスト膜25は溶解して除去され
る。このようにしてホトレジスト膜25を除去すると、
ホトレジスト膜25の表面に堆積されていた白金26も
同時に除去され(リフトオフ)白金26はp+ 型アノー
ド領域16の表面のみに残る。
Therefore, if the above cleaning is performed,
The photoresist film 25 is removed. Even if the platinum 26 on the surface of the p + type anode region 16 and the platinum 26 on the surface of the photoresist film 25 are connected,
In the cross section of the photoresist film 25, platinum 26 is discontinuous in some places, and the methyl-ethyl-based cleaning agent reaches the photoresist film 25 so that it penetrates from the discontinuity, so that the photoresist film 25 is dissolved. Be removed. When the photoresist film 25 is removed in this way,
The platinum 26 deposited on the surface of the photoresist film 25 is simultaneously removed (lifted off), and the platinum 26 remains only on the surface of the p + -type anode region 16.

【0038】半導体ウエハをメチル・エチル系の洗浄剤
で洗浄した後は、その半導体ウエハの付着したメチル・
エチル系の洗浄剤を置換するために、アセトンに約3分
間浸す。そして、アセトン洗浄の後は、さらにエタノー
ルに約3分間浸してから水洗いする。
After cleaning the semiconductor wafer with a methyl-ethyl-based cleaning agent, the
Soak in acetone for about 3 minutes to replace the ethyl-based detergent. Then, after washing with acetone, it is further immersed in ethanol for about 3 minutes and then washed with water.

【0039】図3(f)は、ドライブイン工程である。
(第5の工程)この工程では、真空中あるいは不活性ガ
ス雰囲気中で、850〜950℃,1〜2時間のドライ
ブインを行い、p+ 型アノード領域16の表面の白金2
6を、p+ 型アノード領域16の内部およびn- 型半導
体基板11(場合によっては、n+ 型半導体領域12ま
で)に拡散させる。
FIG. 3F shows a drive-in process.
(Fifth step) In this step, drive-in is performed at 850 to 950 ° C. for 1 to 2 hours in a vacuum or in an inert gas atmosphere, and platinum 2 on the surface of the p + -type anode region 16 is removed.
6 is diffused into the p + type anode region 16 and the n type semiconductor substrate 11 (in some cases, up to the n + type semiconductor region 12).

【0040】なお、図示していないが、EQR22に対
しても同様に図3(a)〜(f)の工程が行われ、EQ
R22の表面が選択的に露出し、また、EQR22の内
部にも白金26が拡散される。図3(f)の工程が終了
した段階での全体の構成図を図4(a)に示す。
Although not shown, the EQR 22 is similarly subjected to the steps of FIGS.
The surface of R22 is selectively exposed, and platinum 26 is diffused inside EQR22. FIG. 4A shows an overall configuration diagram at the stage when the process of FIG. 3F is completed.

【0041】この後、図4(b)では、電極用アルミニ
ウム蒸着が行われる。この工程では、シリコン酸化膜2
3の上面、p+ 型アノード領域16の表面、およびEQ
R22の表面に接続して一様にアルミニウム27を堆積
させる。
Thereafter, in FIG. 4B, aluminum vapor deposition for electrodes is performed. In this step, the silicon oxide film 2
3, the upper surface of p + -type anode region 16, and EQ
Aluminum 27 is uniformly deposited by connecting to the surface of R22.

【0042】図4(c)では、アルミニウム・エッチン
グが行われる。この工程によってアルミニウム27をエ
ッチングし、p+ 型アノード領域16に接続するアノー
ド電極28と、EQR22の表面に接続するEQR電極
29とに分離する。
In FIG. 4 (c), aluminum etching is performed. By this step, the aluminum 27 is etched to be separated into an anode electrode 28 connected to the p + type anode region 16 and an EQR electrode 29 connected to the surface of the EQR 22.

【0043】最後に、図4(d)では、裏面電極蒸着が
行われる。ここでは、n+ 型半導体領域12の下面のシ
リコン酸化膜24を除去した後に、n+ 型半導体領域1
2に接続してCr・Ni・Au30を一様に形成する。
Finally, in FIG. 4D, back electrode deposition is performed. Here, after removing the silicon oxide film 24 on the lower surface of the n + type semiconductor region 12, the n + type semiconductor region 1 is removed.
2 is connected to form Cr, Ni, Au 30 uniformly.

【0044】このように、本実施例の製造方法では、図
3(b)〜(f)の白金拡散工程において、熱処理は図
3(f)のドライブイン工程の1回のみである。したが
って、本実施例の製造方法は、図6,7に示した従来の
製造方法に比べて、工程数が少なくなる。
As described above, in the manufacturing method of this embodiment, in the platinum diffusion step of FIGS. 3 (b) to 3 (f), the heat treatment is performed only once in the drive-in step of FIG. 3 (f). Therefore, the manufacturing method of this embodiment has a smaller number of steps than the conventional manufacturing method shown in FIGS.

【0045】また、熱処理の回数が減少すると、半導体
領域中の不純物分布の変化が小さくなり、ダイオードの
特性ばらつきが小さくなる。従来の製造方法で製造した
ダイオードと、本実施例の製造方法で製造したダイオー
ドの特性ばらつきの測定値を表1に示す。
Further, when the number of heat treatments is reduced, the change in the impurity distribution in the semiconductor region is reduced, and the characteristic variation of the diode is reduced. Table 1 shows the measured values of the characteristic variations of the diode manufactured by the conventional manufacturing method and the diode manufactured by the manufacturing method of the present embodiment.

【0046】[0046]

【表1】 [Table 1]

【0047】表1において、従来製法、本実施例の製法
ともに、サンプル数は5であり、ダイオードの特性とし
て逆回復時間の実測値を示している。また、特性のばら
つきを示す値としては、それぞれの逆回復時間の標準偏
差を用いている。従来製法のダイオードの標準偏差が
2.89であるのに対して、本実施例の製法でのダイオ
ードでは、0.955となり、特性のばらつきが大幅に
小さくなった。
In Table 1, the number of samples is 5 in both the conventional manufacturing method and the manufacturing method of this embodiment, and the actually measured reverse recovery time is shown as the characteristic of the diode. Further, the standard deviation of each reverse recovery time is used as the value indicating the characteristic variation. While the standard deviation of the diode manufactured by the conventional method is 2.89, the standard deviation of the diode manufactured by the method of this example is 0.955, and the variation in characteristics is significantly reduced.

【0048】以上説明したように、本実施例の製造方法
を用いて白金拡散ダイオードを製造すると、従来の製法
でのものに比べて、製造工程数が少なくなることに加え
て、特性のばらつきも小さくなる。
As described above, when the platinum diffusion diode is manufactured using the manufacturing method of this embodiment, the number of manufacturing steps is smaller than that in the conventional manufacturing method, and in addition, variations in characteristics are caused. Get smaller.

【0049】なお、上記実施例では、水銀ランプ露光用
のポジ型ホトレジストを採り上げて説明したが、本発明
はこれに限定されることはなく、紫外線用ホトレジスト
にも適用できる。また、本発明をネガ型ホトレジストに
も適用できるが、ネガ型の場合は、図3(e)の工程で
有機洗浄を行う代わりに、使用するホトレジストに対応
する専用の剥離液を用いてホトレジストを除去すればよ
い。
Although the positive photoresist for exposing the mercury lamp has been described in the above embodiment, the present invention is not limited to this and can be applied to the ultraviolet photoresist. Further, although the present invention can be applied to a negative photoresist, in the case of a negative photoresist, instead of performing the organic cleaning in the step of FIG. 3 (e), the photoresist is prepared by using a dedicated stripping solution corresponding to the photoresist to be used. Just remove it.

【0050】また、ライフタイムキラーとして半導体領
域に拡散させる不純物は、白金の他にも、たとえば金な
どの他の重金属を用いてもよい。
The impurities diffused in the semiconductor region as the lifetime killer may be platinum or other heavy metals such as gold.

【0051】[0051]

【発明の効果】本発明の半導体装置の製造方法によれ
ば、ライフタイムキラーとして半導体領域に重金属を拡
散させる工程において、シリコン酸化膜上のホトレジス
トを除去するときに同時にそのホトレジスト表面の重金
属も除去するので、熱処理の回数が少なくなり、その結
果半導体装置の特性ばらつきが小さくなる。
According to the method of manufacturing a semiconductor device of the present invention, in the step of diffusing the heavy metal into the semiconductor region as a lifetime killer, when the photoresist on the silicon oxide film is removed, the heavy metal on the surface of the photoresist is also removed at the same time. Therefore, the number of heat treatments is reduced, and as a result, variations in characteristics of the semiconductor device are reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置の製造方法の一実施例を説
明する製造工程図(その1)である。
FIG. 1 is a manufacturing process diagram (1) for explaining an embodiment of a method for manufacturing a semiconductor device of the present invention.

【図2】本発明の半導体装置の製造方法の一実施例を説
明する製造工程図(その2)である。
FIG. 2 is a manufacturing process diagram (2) for explaining an embodiment of the method for manufacturing a semiconductor device of the present invention.

【図3】本発明の半導体装置の製造方法の一実施例を説
明する製造工程図(その3)であり、特に、白金拡散工
程を詳細に説明する図である。
FIG. 3 is a manufacturing process diagram (No. 3) for explaining the embodiment of the method for manufacturing the semiconductor device of the present invention, and particularly is a diagram for explaining the platinum diffusion process in detail.

【図4】本発明の半導体装置の製造方法の一実施例を説
明する製造工程図(その4)である。
FIG. 4 is a manufacturing process diagram (4) for explaining an embodiment of a method for manufacturing a semiconductor device of the present invention.

【図5】一般的な白金拡散ダイオードの構造を説明する
断面図である。
FIG. 5 is a cross-sectional view illustrating the structure of a general platinum diffusion diode.

【図6】従来の半導体装置の製造方法において、白金拡
散工程を説明する製造工程図(その1)である。
FIG. 6 is a manufacturing process diagram (1) for explaining a platinum diffusion process in the conventional method for manufacturing a semiconductor device.

【図7】従来の半導体装置の製造方法において、白金拡
散工程を説明する製造工程図(その2)である。
FIG. 7 is a manufacturing step diagram (2) for explaining the platinum diffusion step in the conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

11 n- 型半導体基板 12 n+ 型半導体領域 16 p+ 型アノード領域 23 シリコン酸化膜 25 ホトレジスト膜 26 白金11 n - type semiconductor substrate 12 n + type semiconductor region 16 p + type anode region 23 silicon oxide film 25 photoresist film 26 platinum

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第1導電型の半導体領域の表面部に選択
的に第2導電型の半導体領域を形成した半導体装置にお
いて、 前記第1及び第2導電型の半導体領域上面に一様に形成
された絶縁膜の表面にホトレジストを形成し、前記第2
導電型の半導体領域表面に形成されている前記絶縁膜を
該ホトレジストを用いて選択的にエッチングし、前記ホ
トレジストの表面および前記エッチングによって露出さ
れた前記第2導電型の半導体領域の表面に重金属を堆積
させた後に前記ホトレジストを除去し、その後に前記重
金属をドライブインしたことを特徴とする半導体装置。
1. A semiconductor device in which a second-conductivity-type semiconductor region is selectively formed on the surface of a first-conductivity-type semiconductor region, wherein the second-conductivity-type semiconductor region is uniformly formed on the upper surface of the first and second-conductivity-type semiconductor regions. Forming a photoresist on the surface of the formed insulating film,
The insulating film formed on the surface of the conductive type semiconductor region is selectively etched using the photoresist, and a heavy metal is applied to the surface of the photoresist and the surface of the second conductive type semiconductor region exposed by the etching. A semiconductor device, wherein the photoresist is removed after the deposition, and then the heavy metal is driven in.
【請求項2】第1導電型の半導体領域の表面部に選択的
に第2導電型の半導体領域を形成した半導体装置の製造
方法において、 前記第1及び第2導電型の半導体領域上に一様に形成さ
れた絶縁膜の表面にホトレジストを形成する第1の工程
と、 前記第2導電型の半導体領域表面に形成されている前記
絶縁膜を前記ホトレジストを用いて選択的にエッチング
する第2の工程と、 前記ホトレジストの表面および前記第2の工程における
エッチングによって露出された前記第2導電型の半導体
領域の表面に重金属を堆積させる第3の工程と、 前記ホトレジストを除去する第4の工程と、 前記重金属をドライブインする第5の工程からなり、 前記第1から第5の工程を順番に行うことを特徴とする
半導体装置の製造方法。
2. A method of manufacturing a semiconductor device, wherein a second-conductivity-type semiconductor region is selectively formed on a surface portion of a first-conductivity-type semiconductor region. A first step of forming a photoresist on the surface of the insulating film thus formed, and a second step of selectively etching the insulating film formed on the surface of the semiconductor region of the second conductivity type by using the photoresist. And a third step of depositing a heavy metal on the surface of the photoresist and the surface of the semiconductor region of the second conductivity type exposed by etching in the second step, and a fourth step of removing the photoresist. And a fifth step of driving in the heavy metal, wherein the first to fifth steps are sequentially performed.
【請求項3】 前記第4の工程において、前記ホトレジ
ストの除去を有機洗浄によって行うことを特徴とする請
求項2記載の半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 2, wherein in the fourth step, the photoresist is removed by organic cleaning.
JP13215493A 1993-06-02 1993-06-02 Semiconductor device and manufacture thereof Withdrawn JPH06342799A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13215493A JPH06342799A (en) 1993-06-02 1993-06-02 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13215493A JPH06342799A (en) 1993-06-02 1993-06-02 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH06342799A true JPH06342799A (en) 1994-12-13

Family

ID=15074628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13215493A Withdrawn JPH06342799A (en) 1993-06-02 1993-06-02 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH06342799A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021723A (en) * 2006-07-11 2008-01-31 Sansha Electric Mfg Co Ltd Manufacturing method of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021723A (en) * 2006-07-11 2008-01-31 Sansha Electric Mfg Co Ltd Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US3567508A (en) Low temperature-high vacuum contact formation process
US4215156A (en) Method for fabricating tantalum semiconductor contacts
JPS60201666A (en) Semiconductor device
JPS6213819B2 (en)
JPH0380338B2 (en)
GB1356710A (en) Semiconductor resistor
JPH06342799A (en) Semiconductor device and manufacture thereof
JP4067159B2 (en) Semiconductor device and manufacturing method of semiconductor device
JPH06216369A (en) Improved manufacturing process of schottky barrier diode relating to single polybipolar process improved
US6815326B2 (en) Method of manufacturing semiconductor electrode and semiconductor device provided with electrodes manufactured by the method
JP3340633B2 (en) Method for forming electrode of glass-coated semiconductor device
JP4824896B2 (en) Method for forming an electrical connection in a semiconductor device
JPH1092764A (en) Method for forming polycide layer for semiconductor element
JP3858693B2 (en) Manufacturing method of semiconductor device
JPS6396957A (en) Semiconductor device and manufacture thereof
JPH0247853B2 (en)
JP2000294562A (en) Semiconductor device and manufacture thereof
JPS58169977A (en) Manufacture of thin film transistor
JPS6226574B2 (en)
JPH07297146A (en) Method for forming contact
JP2006093185A (en) Mesa semiconductor device manufacturing method
JPH0258218A (en) Manufacture of semiconductor device
JPS5850411B2 (en) Impurity diffusion method
JPS6011459B2 (en) Method for manufacturing a diffused semiconductor device
JPH0950972A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905