JP4067159B2

JP4067159B2 - Semiconductor device and manufacturing method of semiconductor device

Info

Publication number: JP4067159B2
Application number: JP34716297A
Authority: JP
Inventors: 弘明岩黒
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 1997-12-01
Filing date: 1997-12-01
Publication date: 2008-03-26
Anticipated expiration: 2017-12-01
Also published as: JPH11162874A

Description

【０００１】
【産業上の利用分野】
本発明はオーム性接合電極及びこれを用いた半導体装置に関するものである。
【０００２】
【従来の技術】
シリコン電子デバイスを作る上で金属半導体接合は重要な要素である。この接合には、整流性を示すショットキー接合、他は整流性のないオーム性接合の２つがある。ｎ型シリコン基板と金属を接触させて良好な低接触抵抗を示すオーム性接合電極を形成するには、理論上、シリコン基板の不純物濃度を１０²⁰ｃｍ^-3以上にする必要がある。実用的には、シリコン基板の不純物濃度が１０¹⁹から１０²⁰ｃｍ^-3でオーム性接合を作っている。シリコンに不純物を多量に導入するために、イオン注入・熱処理法や不純物デポジション・熱拡散法などの方法が使われてきた。
【０００３】
最近のシリコンウェーハの大口径化に伴い、ウェーハの厚さは厚くなっている。縦型構造のパワーデバイスにおいては、ウェーハの厚さが厚くなることは、オン抵抗の上昇を引き起こすことになるので、このオン抵抗の上昇を抑えるためにウェーハ表側のデバイスを作製した後、組み立て前にウェーハを裏側から削って薄くする。この裏側を薄くした後、裏側にオーム性接合電極を作製する。しかしながら、このときシリコン基板の不純物濃度は、１０²⁰ｃｍ^-3よりも低いことが多い。表側にデバイスがすでにできており、Ａ１などの金属配線がなされているため、高温熱処理が困難であり、イオン注入・熱処理法や不純物デポジション・熱拡散法を使って意識的に不純物をシリコン基板に導入することはできない。又、特開平７−３０７３０６号に示すように半導体基板表面に電荷を内存する薄膜を設けてオーム性電極を形成することも提案されている。
【０００４】
【発明が解決しようとする課題】
本発明はこのような問題に対して、たとえシリコン基板の不純物濃度が１０²⁰ｃｍ^-3よりも低くても良好な低接触抵抗を示すオーム性接合を提供するものである。通常、シリコン基板の不純物濃度が低いとき、その上に金属膜を堆積させると、金属とシリコン基板の間でショットキー接触となる。このような場合でも、金属とシリコン基板の間にシリコン酸化膜を介することで、良好な低接触抵抗を示すオーム性接合を得る。
【０００５】
シリコン基板にオーミック性接合電極を設けた半導体装置において、シリコン基板に対し、熱酸化法又はＯ_２プラズマ酸化法によって２酸化シリコンを形成し、該２酸化シリコンに対し、希沸酸を用いてエッチングを施して、２酸化シリコンおよびシリコン基板の界面に介在するシリコンサブ酸化膜を露出させ、該シリコンサブ酸化膜上にオーミック性接合電極を形成して成ることを特徴とする。
シリコン基板にオーミック性接合電極を設ける半導体装置の製造方法において、シリコン基板に対し、熱酸化法又はＯ_２プラズマ酸化法によって２酸化シリコンを形成すること、２酸化シリコンに対し希沸酸を用いてエッチングを施して、２酸化シリコンおよびシリコン基板の界面に介在するシリコンサブ酸化膜を露出させること、シリコンサブ酸化膜上にオーミック性接合電極を形成することを特徴とする半導体装置の製造方法。
【０００６】
シリコン基板を熱酸化法やプラズマ酸化法で酸化させると、２酸化シリコン（ＳｉＯ2）がシリコン基板上には生成される。この２酸化シリコンとシリコン基板の界面には、２酸化シリコン（ＳｉＯ2）ではなく、サブシリコン酸化膜［ＳｉＯｘ（ｘ＝０．５，１．０，１．５）］が形成される。このサブシリコン酸化膜の厚さは界面から２ｎｍ程度である。本発明の電極構造のシリコン酸化膜とはこのサブ酸化膜［ＳｉＯｘ（ｘ＝０．５，１．０，１．５）］のことである。金属膜とサブシリコン酸化膜とを接触させることによって、良好で低接触抵抗を示すオーム性接合が得られる。サブシリコン酸化膜の化学的な活性さによって、本発明の効果が得られるものと思われるが、詳細な理由は明確ではない。２酸化シリコン層と金属膜を接触させると、効果はまったくなくなる。
【０００７】
【実施例】
図１は本発明の一実施例を示す断面図で図中１はシリコン基板、２はシリコンサブ酸化膜、３は電極金属である。図２は本発明の酸化膜の厚さの有効性を調べるためのデバイス構造を示す。使用したシリコン基板は、抵抗率が２ｍΩｃｍ（不純物濃度：８×１０¹⁹ｃｍ^-3）のｎ+シリコン基板６に、抵抗率が０．５Ωｃｍ（不純物濃度：１０¹⁶ｃｍ^-3）のシリコンエピタクシャル層５を５μｍ成長させたものを使用した。このエピタクシャル面はミラーポリッシュ加工されており、表面のひずみは小さい。
【０００８】
図２の構造を作製するための製造プロセスは、まず、シリコン基板を希沸酸で１分間洗浄した後、ドライ酸化法を用いて８００℃、３０分間酸化させた。酸化膜厚は約３ｎｍである。次に、その酸化膜の厚さを変えるために希沸酸（ＨＦ：Ｈ₂Ｏ＝１：１００）液中に一定の時間だけ浸漬させた。この希沸酸で上記３ｎｍの酸化膜を完全にエッチングするには、１００秒の時間がかかった。さらに、上部電極４を形成するために、シリコンエピタクシャル層５の上にチタン膜をスパッタ法で５００ｎｍの厚さに堆積した後、ホトリソグラフィ技術を使って図２に示すように０．９ｍｍ角にパターン化した。チタンの化学エッチングには希沸酸を使用した。エッチング時間は２．５分間である。ホトレジストは、沸騰硝酸を用いて除去した。最後に、シリコン基板の裏側にチタンを１００ｎｍ、ニッケルを５００ｎｍ、銀を１００ｎｍ真空蒸着し、下部電極７を形成した。下部電極７はオーム性接合電極である。
【０００９】
図３は各ＨＦ浸漬時間に対する評価デバイス（図２）の電流−電圧特性を示すもので、図２において電極４をプラス（＋）、電極７をマイナス（−）にした時を第一象限に示し（順方向特性）、又極性を逆にした時を第３象限に示した（逆方向特性）ものである。ＨＦ浸漬しない時（酸化膜の厚さ３ｎｍ）図中特性Ａに示すように順方向、逆方向共、電流は全く流れない。ＨＦ浸漬時間を増加するのに伴って電流は両方向共流れ始め酸化膜が厚さ１．５ｎｍで（浸漬時間５０秒）で特性Ｂに示すオーミック特性が得られている。更に浸漬時間を増し約１００秒で酸化膜はなくなり特性Ｃに示す整流特性（ショットキー特性）になった。
【００１０】
図４は図３の電流−電圧特性から抵触抵抗の変化を示す値（ΔＲ）のＨＦ浸漬時間依存性を示す特性図で横軸は浸漬時間Ｓ（秒）、縦軸に変化値ΔＲ（ｍΩｃｍ²）を示す。なお、ΔＲは酸化膜を介さない従来デバイスの抵抗値（図３Ｃ）を基準に算出した。又、この時の抵抗値は第１象限の特性から求めた。この方法により接触抵抗以外の抵抗成分は相殺され、接触抵抗の変化分のみ得られる。ΔＲの値がマイナス（負）であることは従来デバイスより接触抵抗が減少していることを意味する。このマイナス領域は図４から明らかなように浸漬時間で２５秒〜９０秒の範囲即ち残余の酸化膜の厚さ２．２５ｎｍ〜０．３ｎｍに相当する。
【００１１】
図５は酸化法をＯ₂プラズマ照射法および基板を２ｍΩｃｍにしたとき、接触抵抗が改善されるかどうかを調べるためのデバイス構造を示す。使用したシリコン基板は、抵抗率が２ｍΩｃｍ（不純物濃度：８×１０¹⁹ｃｍ^-3）のｎ⁺シリコン基板６を使用した。この構造を作製するため、まず、シリコン基板を希沸酸で１分間洗浄した後、マイクロ波プラズマ照射装置で酸素プラズマをシリコンに照射させた。すなわち、シリコン基板の表側のみに酸素プラズマを照射させ、酸化させた。プラズマパワーを１０００Ｗ、酸素圧を０．５Ｔｏｒｒ、照射時間を２分とした。このときの酸化膜の厚さは２．５ｎｍであった。次に、その酸化膜の厚さを変えるために希沸酸（ＨＦ：Ｈ₂Ｏ＝１：１００）液中に一定時間だけ浸漬させ、さらに、上部電極４を形成するために、シリコンの上にチタン膜をスパッタ法で５００ｎｍの厚さに堆積した後、ホトリソグラフィ技術を使って０．９ｍｍ角にパターン化した。チタンの化学エッチングには希沸酸を使用した。エッチング時間は２．５分間である。ホトレジストは、沸騰硝酸を用いて除去した。最後にシリコン基板の裏側にチタンを１００ｎｍ、ニッケルを５００ｎｍ、銀を１００ｎｍ真空蒸着し、下部電極７を形成した。下部電極７はオーム性接合電極である。
【００１２】
図６は酸化膜厚に対するデバイスの（図５）電流−電圧特性を示したものである。この特性は、図５において上部電極４をプラス、下部電極７をマイナスにしたときと第１象限に描き、逆の場合を第３象限に描いている。ＨＦ浸漬をしないとき（酸化膜厚：２．５ｎｍ）、電流は順、逆の両方向とも流れていない（Ａ）。ＨＦ浸漬を３０秒行って、酸化膜の厚さを、１．６ｎｍとしたとき、電流−電圧特性Ｂが得られた。さらに、浸漬時間を９０秒行って酸化膜を完全にエッチングすると電流−電圧特性はＣになった。図６から明らかなように、酸化膜を１．６ｎｍ残したときに得られた特性Ｂは酸化膜のないときの特性Ｃよりも抵抗は低減している。特性Ｃにおいてもオーミック特性が得られているのは抵抗率が２ｍΩｃｍの基板を使用したためである。結果として、酸化膜を介した電極構造とすることでより低い接触抵抗を持ったオーミック特性が得られることがわかった。この実施例では、上部電極４の金属膜をチタンとしたが、チタン以外の金属膜たとえばクロムに対しても同様に本発明の効果を確認した。
【００１３】
図７は本発明の電極構造にパワーＭＯＳＦＥＴ（６０Ｖ、４０Ａ級）のドレイン電極に適用したＭＯＳＦＥＴの出力特性図で図中特性Ｂは従来例（酸化膜なし）特性Ａは実施例を示す。従来例のドレイン電極構造の出力特性Ｂのオン抵抗は、１９．０４ｍΩであるのに対して、酸化膜を介したドレイン電極構造の出力特性Ａのオン抵抗は、１６．３１ｍΩとなり、酸化膜を介さない電極構造の出力特性のオン抵抗よりも約１４．３％低下した。なお、ＭＯＳＦＥＴはアンチモン添加した抵抗率が１７ｍΩｃｍ（不純物濃度約１０¹⁸ｃｍ^-3）シリコン基板にソース領域、ドレイン領域、ゲート等の能動領域を形成した後、ウェーハの裏側を削って薄くし、その表面に厚さ１．２ｎｍのシリコン酸化膜をシリコン基板の裏側に形成した。その後、チタンを１００ｎｍの厚さだけ真空蒸着し、さらに引き続きニッケルを５００ｎｍ、銀を１００ｎｍの厚さだけ真空蒸着しドレイン電極とした。
【００１４】
【発明の効果】
本発明によれば、０．３〜２．２５ｎｍのシリコンサブ酸化膜を金属膜とシリコン基板の間にはさむことにより、良好なオーミック接触電極が得られ、高性能デバイスの開発に極めて有効である。
【図面の簡単な説明】
【図１】本発明の実施例を示す断面図
【図２】本発明の有効性を評価するデバイスの構造図
【図３】評価デバイスの電圧−電流特性図
【図４】ＨＦ浸漬時間依存性を示す特性図
【図５】他の評価デバイスの電流−電圧特性図
【図６】評価デバイスの電流−電圧特性図
【図７】本発明をＭＯＳＦＥＴに適用した出力特性図
【符号の説明】
１，６シリコン基板
２シリコンサブ酸化膜
３電極金属
４，７電極
５エビタキシアル層[0001]
[Industrial application fields]
The present invention relates to an ohmic junction electrode and a semiconductor device using the same.
[0002]
[Prior art]
Metal-semiconductor junctions are an important factor in making silicon electronic devices. There are two types of junctions: Schottky junctions that exhibit rectifying properties, and other ohmic junctions that do not have rectifying properties. In order to form an ohmic junction electrode exhibiting a good low contact resistance by bringing an n-type silicon substrate into contact with a metal, theoretically, the impurity concentration of the silicon substrate needs to be 10 ²⁰ cm ⁻³ or more. Practically, an ohmic junction is made with an impurity concentration of the silicon substrate of 10 ¹⁹ to 10 ²⁰ cm ⁻³ . In order to introduce a large amount of impurities into silicon, methods such as ion implantation, heat treatment, impurity deposition, and thermal diffusion have been used.
[0003]
With the recent increase in the diameter of silicon wafers, the thickness of the wafers has increased. In a vertical power device, increasing the wafer thickness causes an increase in on-resistance. Therefore, after fabricating the device on the front side of the wafer to suppress this increase in on-resistance, before assembling The wafer is thinned from the backside. After thinning the back side, an ohmic bonding electrode is formed on the back side. However, at this time, the impurity concentration of the silicon substrate is often lower than 10 ²⁰ cm ⁻³ . Since the device is already on the front side and metal wiring such as A1 is made, high-temperature heat treatment is difficult, and the silicon substrate is consciously implanted using ion implantation, heat treatment, impurity deposition, and thermal diffusion methods. Can not be introduced. In addition, as disclosed in Japanese Patent Laid-Open No. 7-307306, it has also been proposed to form an ohmic electrode by providing a thin film containing charges on the surface of a semiconductor substrate.
[0004]
[Problems to be solved by the invention]
The present invention provides an ohmic contact that exhibits good low contact resistance even when the impurity concentration of the silicon substrate is lower than 10 ²⁰ cm ⁻³ . Usually, when the impurity concentration of a silicon substrate is low, if a metal film is deposited thereon, a Schottky contact occurs between the metal and the silicon substrate. Even in such a case, an ohmic junction exhibiting good low contact resistance is obtained by interposing a silicon oxide film between the metal and the silicon substrate.
[0005]
In a semiconductor device in which an ohmic junction electrode is provided on a silicon substrate, silicon dioxide is formed on the silicon substrate by a thermal oxidation method or an O ₂ plasma oxidation method, and the silicon dioxide is etched using dilute acid. The silicon suboxide film interposed at the interface between the silicon dioxide and the silicon substrate is exposed, and an ohmic junction electrode is formed on the silicon suboxide film.
In a method of manufacturing a semiconductor device in which an ohmic bonding electrode is provided on a silicon substrate, silicon dioxide is formed on the silicon substrate by a thermal oxidation method or an O ₂ plasma oxidation method, and dilute acid is used for silicon dioxide. A method of manufacturing a semiconductor device, comprising: etching to expose a silicon sub-oxide film interposed at an interface between silicon dioxide and a silicon substrate; and forming an ohmic junction electrode on the silicon sub-oxide film.
[0006]
When the silicon substrate is oxidized by a thermal oxidation method or a plasma oxidation method, silicon dioxide (SiO2) is generated on the silicon substrate. Instead of silicon dioxide (SiO2), a sub-silicon oxide film [SiOx (x = 0.5, 1.0, 1.5)] is formed at the interface between the silicon dioxide and the silicon substrate. The thickness of the sub silicon oxide film is about 2 nm from the interface. The silicon oxide film of the electrode structure of the present invention is this sub-oxide film [SiOx (x = 0.5, 1.0, 1.5)]. By bringing the metal film and the sub-silicon oxide film into contact with each other, it is possible to obtain an ohmic contact that exhibits good and low contact resistance. Although it seems that the effect of the present invention can be obtained by the chemical activity of the sub-silicon oxide film, the detailed reason is not clear. When the silicon dioxide layer and the metal film are brought into contact, the effect is completely lost.
[0007]
【Example】
FIG. 1 is a cross-sectional view showing an embodiment of the present invention, in which 1 is a silicon substrate, 2 is a silicon sub-oxide film, and 3 is an electrode metal. FIG. 2 shows a device structure for examining the effectiveness of the thickness of the oxide film of the present invention. The silicon substrate used is an n + silicon substrate 6 having a resistivity of 2 mΩcm (impurity concentration: 8 × 10 ¹⁹ cm ⁻³ ) and a silicon epitaxy having a resistivity of 0.5Ωcm (impurity concentration: 10 ¹⁶ cm ⁻³ ). A material obtained by growing the squal layer 5 by 5 μm was used. This epitaxial surface is mirror-polished, and the surface distortion is small.
[0008]
In the manufacturing process for manufacturing the structure of FIG. 2, first, the silicon substrate was washed with dilute boiling acid for 1 minute, and then oxidized at 800 ° C. for 30 minutes using a dry oxidation method. The oxide film thickness is about 3 nm. Next, in order to change the thickness of the oxide film, it was immersed in a dilute boiling acid (HF: H ₂ O = 1: 100) solution for a certain period of time. It took 100 seconds to completely etch the 3 nm oxide film with this diluted acid. Further, in order to form the upper electrode 4, a titanium film is deposited on the silicon epitaxial layer 5 to a thickness of 500 nm by a sputtering method, and then using a photolithography technique, a 0.9 mm square as shown in FIG. Patterned. Diluted acid was used for the chemical etching of titanium. The etching time is 2.5 minutes. The photoresist was removed using boiling nitric acid. Finally, 100 nm of titanium, 500 nm of nickel, and 100 nm of silver were vacuum deposited on the back side of the silicon substrate to form the lower electrode 7. The lower electrode 7 is an ohmic junction electrode.
[0009]
FIG. 3 shows the current-voltage characteristics of the evaluation device (FIG. 2) for each HF immersion time. In FIG. 2, when the electrode 4 is positive (+) and the electrode 7 is negative (-), the first quadrant is used. This is shown in the third quadrant when the polarity is reversed (forward characteristic) (reverse characteristic). When HF is not immersed (thickness of the oxide film is 3 nm), no current flows in the forward direction and the reverse direction as shown in the characteristic A in the figure. As the HF immersion time is increased, the current starts to flow in both directions, and the ohmic characteristic shown in the characteristic B is obtained when the oxide film has a thickness of 1.5 nm (immersion time 50 seconds). Further, the immersion time was increased and the oxide film disappeared in about 100 seconds, and the rectifying characteristic (Schottky characteristic) shown in characteristic C was obtained.
[0010]
FIG. 4 is a characteristic diagram showing the HF immersion time dependence of the value (ΔR) indicating the change in the contact resistance from the current-voltage characteristics of FIG. 3, the horizontal axis is the immersion time S (seconds), and the vertical axis is the change value ΔR (mΩcm ² ) is shown. ΔR was calculated on the basis of the resistance value of a conventional device without an oxide film (FIG. 3C). The resistance value at this time was obtained from the characteristics of the first quadrant. By this method, resistance components other than the contact resistance are canceled out, and only a change in contact resistance is obtained. A negative value of ΔR means that the contact resistance is reduced as compared with the conventional device. As is apparent from FIG. 4, this minus region corresponds to the range of 25 to 90 seconds in immersion time, that is, the remaining oxide film thickness of 2.25 nm to 0.3 nm.
[0011]
FIG. 5 shows a device structure for examining whether the contact resistance is improved when the oxidation method is an O ₂ plasma irradiation method and the substrate is 2 mΩcm. The silicon substrate used was an n ⁺ silicon substrate 6 having a resistivity of 2 mΩcm (impurity concentration: 8 × 10 ¹⁹ cm ⁻³ ). In order to fabricate this structure, first, the silicon substrate was washed with dilute boiling acid for 1 minute, and then the silicon was irradiated with oxygen plasma with a microwave plasma irradiation apparatus. That is, only the front side of the silicon substrate was irradiated with oxygen plasma and oxidized. The plasma power was 1000 W, the oxygen pressure was 0.5 Torr, and the irradiation time was 2 minutes. At this time, the thickness of the oxide film was 2.5 nm. Next, in order to change the thickness of the oxide film, it is immersed in a dilute boiling acid (HF: H ₂ O = 1: 100) solution for a certain period of time, and further, silicon is formed to form the upper electrode 4. A titanium film was deposited on the film to a thickness of 500 nm by sputtering, and then patterned into a 0.9 mm square using a photolithography technique. Diluted acid was used for the chemical etching of titanium. The etching time is 2.5 minutes. The photoresist was removed using boiling nitric acid. Finally, 100 nm of titanium, 500 nm of nickel, and 100 nm of silver were vacuum deposited on the back side of the silicon substrate to form the lower electrode 7. The lower electrode 7 is an ohmic junction electrode.
[0012]
FIG. 6 shows the current-voltage characteristic of the device (FIG. 5) with respect to the oxide film thickness. This characteristic is drawn in the first quadrant when the upper electrode 4 is positive and the lower electrode 7 is negative in FIG. 5, and the opposite case is drawn in the third quadrant. When HF immersion is not performed (oxide film thickness: 2.5 nm), current does not flow in both forward and reverse directions (A). When the HF immersion was performed for 30 seconds and the thickness of the oxide film was 1.6 nm, the current-voltage characteristic B was obtained. Furthermore, when the immersion time was 90 seconds and the oxide film was completely etched, the current-voltage characteristic was C. As is clear from FIG. 6, the resistance of the characteristic B obtained when the oxide film is left at 1.6 nm is lower than that of the characteristic C without the oxide film. The reason why the ohmic characteristic is obtained also in the characteristic C is that a substrate having a resistivity of 2 mΩcm is used. As a result, it was found that an ohmic characteristic with a lower contact resistance can be obtained by using an electrode structure with an oxide film interposed therebetween. In this example, the metal film of the upper electrode 4 was titanium, but the effect of the present invention was confirmed in the same manner for metal films other than titanium, such as chromium.
[0013]
FIG. 7 is an output characteristic diagram of a MOSFET applied to the drain electrode of a power MOSFET (60V, 40A class) in the electrode structure of the present invention. In the figure, characteristic B is a conventional example (no oxide film) and characteristic A is an example. The on-resistance of the output characteristic B of the drain electrode structure of the conventional example is 19.04 mΩ, whereas the on-resistance of the output characteristic A of the drain electrode structure through the oxide film is 16.31 mΩ, It was about 14.3% lower than the on-resistance of the output characteristics of the electrode structure not interposed. The MOSFET has an antimony-added resistivity of 17 mΩcm (impurity concentration of about 10 ¹⁸ cm ⁻³ ), and after forming active regions such as a source region, a drain region, and a gate on a silicon substrate, the back side of the wafer is shaved and thinned. A silicon oxide film having a thickness of 1.2 nm was formed on the back side of the silicon substrate. Thereafter, titanium was vacuum-deposited to a thickness of 100 nm, and subsequently nickel was vacuum-deposited to a thickness of 500 nm and silver to a thickness of 100 nm to form a drain electrode.
[0014]
【The invention's effect】
According to the present invention, a good ohmic contact electrode can be obtained by sandwiching a silicon sub-oxide film of 0.3 to 2.25 nm between a metal film and a silicon substrate, which is extremely effective for development of a high-performance device. .
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an embodiment of the present invention. FIG. 2 is a structural diagram of a device for evaluating the effectiveness of the present invention. FIG. 3 is a voltage-current characteristic diagram of the evaluation device. FIG. 5 is a current-voltage characteristic diagram of another evaluation device. FIG. 6 is a current-voltage characteristic diagram of the evaluation device. FIG. 7 is an output characteristic diagram in which the present invention is applied to a MOSFET.
1, 6 Silicon substrate 2 Silicon sub-oxide film 3 Electrode metal 4, 7 Electrode 5 Epitaxial layer

Claims

In a semiconductor device in which an ohmic junction electrode is provided on a silicon substrate,
Silicon dioxide is formed on the silicon substrate by a thermal oxidation method or an O ₂ plasma oxidation method, and the silicon dioxide is etched using a dilute boiling acid, and the silicon dioxide and the silicon substrate are etched. A semiconductor device comprising: exposing a silicon sub-oxide film interposed at an interface; and forming the ohmic junction electrode on the silicon sub-oxide film.

In a method for manufacturing a semiconductor device in which an ohmic junction electrode is provided on a silicon substrate,
Forming silicon dioxide on the silicon substrate by a thermal oxidation method or an O ₂ plasma oxidation method;
Etching the silicon dioxide with dilute acid to expose a silicon sub-oxide film interposed at an interface between the silicon dioxide and the silicon substrate;
A method of manufacturing a semiconductor device, wherein the ohmic junction electrode is formed on the silicon sub-oxide film.