JPH06337839A - Ｃｐｕ装置 - Google Patents

Abstract

(57)【要約】 【目的】バスを使用しない時間を明確化することによ
り、バスの利用効率の向上を目的とする。 【構成】命令上にバスがアイドルとなる期間を知らせる
フィールドを設け、メモリコントローラはI/O装置の優
先度の低いメモリ転送要求は、CPUがメモリアクセスを
行わない時間内に行う。 【効果】優先度の低いメモリ転送要求がCPUのメモリ使
用の邪魔をしない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はCPUシステムに関する。

【０００２】

【従来の技術】従来のCPUはインテルジャパン「80386ハ
ードウェア・リファレンス・マニュアル」の第3章12頁
に示すとおりの信号でCPUとメモリが接続されている。

【０００３】

【発明が解決しようとする課題】従来のコンピュータシ
ステムではCPUとI/O装置との間で共通のメモリへアクセ
スしようとした場合、双方が同じメモリに対して同時に
アクセスできないので、お互いが排他的にメモリを使用
する。同時にメモリアクセスを行った場合、メモリ使用
の優先度が低いほう待たされる。また優先度の高い機器
がメモリアクセスをしようとした場合でも、その時点で
他の機器がメモリを使用している場合は転送が終了する
までメモリアクセスが行えず、処理性能が低下する。

【０００４】そこで片方がメモリを使用しないときにも
う一方がメモリを使用するようにすればよいのだが、従
来の装置ではメモリアクセスを行うことは外部機器に対
して知らせる仕掛けがあるが、CPUがメモリアクセスを
行わないことを知る手段はない。もしCPUがメモリアク
セスをしない時間を知ることが出来れば効率的にメモリ
を使用することが出来る。

【０００５】

【課題を解決するための手段】CPUが実行する命令コー
ドの中にメモリアクセスを行うかどうかを示すバスアイ
ドルフィールドを設ける。このフィールドはその後に続
く命令がどのくらいメモリを使用しないかどうかも含め
る。コンパイラがCPU用の命令コード作成するさい、以
後の命令がどのくらいメモリを使用しないかどうかを格
納する。

【０００６】

【作用】CPU用の命令フィールドの内、メモリアクセス
を行うかどうかを格納しているバスアイドルフィールド
は、CPU内のバスアイドルレジスタに格納されその値は
外部出力信号により外部のメモリコントローラに知らさ
れる。メモリコントローラはCPUからのバスアイドルフ
ィールドの状態がメモリアクセスを行わない状態の時
に、優先度の低いメモリ転送を行う。

【０００７】

【実施例】本発明を取り入れたシステム全体を図１に示
しこれを元に実施例を説明する。

【０００８】CPUバス(103)にはCPU(101)、メモリコント
ローラ(102)、I/O装置(104)が接続されている。図2にメ
モリコントローラとCPUおよびI/O装置の接続の詳細を示
す。CPU(101)からのバス使用要求(205)はメモリコント
ローラ(102)のCPUバス要求に接続されている。CPUはバ
スを使用したいときバス要求信号をバス要求状態にす
る。メモリコントローラからのCPUバス許可(204)はCPU
のバス許可に接続されている。CPUはCPUバス許可が出力
許可の状態の時のみバスを使用する。CPUからのバスア
イドル(206)はメモリコントローラのバスアイドルに接
続されている。CPUがメモリアクセスを行う命令を当分
の間実行することがない場合は、この信号の状態をバス
アイドル状態にする。

【０００９】I/O装置(103)からのバス使用要求(208)は
メモリコントローラのI/O装置バス要求に接続されてい
る。I/O装置はバスを使用したいときバス要求信号をバ
ス要求状態にする。メモリコントローラからのI/O装置
バス許可(207)はI/O装置のバス許可に接続されている。
I/O装置はI/O装置バス許可が出力許可の状態の時のみバ
スを使用する。

【００１０】図3にCPUが実行するときの命令の構成を示
す。命令はバスアイドルフィールド(301)と命令フィー
ルド(302)に分かれている。バスアイドルフィールドに
は以後続く命令がメモリアクセスを行わない命令の場合
にこのフィールドに以後メモリアクセスを行わない命令
がどのくらい続くのかを設定する。バスアイドルフィー
ルドにはコンパイラ，プログラマ等がプログラム上、プ
ログラムの流れの中で明らかにCPUがメモリを使用しな
いときにその使用しないことが以後何命令あるいは何ク
ロック続くかを格納する。命令フィールドには従来のCP
Uと同じようにCPUに実行させたい命令を格納する。

【００１１】CPUの内部では図4に示すとおり、命令解読
実行部(401)、バスアイドルレジスタ(402)、命令レジス
タ(403)、命令キャッシュ(404)、バスアイドル出力があ
る。命令キャッシュ上の命令の内、図3のバスアイドル
フィールドはバスアイドルレジスタに格納される。バス
アイドルレジスタの出力はバスアイドル出力として外部
信号として出力される。命令フィールドは命令レジスタ
に格納される。

【００１２】メモリコントローラはI/O装置からの優先
度の低いメモリ転送要求はCPUからバスアイドル状態を
判断し、そのアイドル時間内に転送が終了できるときの
み優先度の低いメモリ転送要求を処理する。

【００１３】本発明では図5に示すとおり、I/O装置(50
3,504)からもバスを使用しない時間を示す出力を出して
もよい。これによりメモリコントローラ(502)は各々が
バスを使用しない時間を管理し、メモリ転送の優先度を
判断し、全てのメモリ転送がお互いの邪魔にならないよ
う管理できる。

【００１４】コンパイラがバスアイドルフィールドへ値
を設定する場合は、レジスタ間演算、即値とレジスタと
の演算、データキャッシュにヒットすることが明らかな
メモリとの演算、実行プログラムがループ中でそのルー
プが命令キャッシュにヒットしていることが明らかな場
合、そのバスがアイドルする持続時間をセットするとよ
い。コンパイラは命令キャッシュがヒットし続けるかす
るかどうかを判断しバスアイドルフィールドに設定す
る。この場合ループの二回目の実行でそのループがキャ
ッシュに格納可能かどうかをコンパイラは判断する。

【００１５】

【発明の効果】本発明によれば、優先度の低いメモリ転
送要求が、CPUのメモリ使用の邪魔をしない効果があ
る。

【図面の簡単な説明】

【図１】本システムの接続図である。

【図２】CPU、メモリコントローラ、I/O装置の接続詳細
図である。

【図３】命令の構成図である。

【図４】CPUの内部を示す図である。

【図５】本発明の実施例を示す図である。

【符号の説明】

101…CPU、102…メモリコントローラ、103…CPUバス、1
04…I/O装置、204…CPUバス許可信号、205…CPUバス要
求、206…バスアイドル、207…I/Oバス許可、208…I/O
バス要求、301…バスアイドルフィールド、302…命令フ
ィールド、401…命令解読実行部、402…バスアイドルレ
ジスタ、403…命令レジスタ、404…命令キャッシュ、50
1…CPU、502…メモリコントローラ、503…I/O装置1、50
4…I/O装置2、CPU…Centrol−processing Unit、I/O…I
nput Output。

Claims (6)

【特許請求の範囲】
1. 【請求項１】CPU、CPUが実行するのに必要な命令／デー
   タを格納する主記憶、主記憶の内容の一部を格納するキ
   ャッシュメモリ、主記憶／キャッシュメモリの内容／I/
   O装置からのメモリアクセスをメンテナンスする外部メ
   モリコントローラ、I/O装置からなるコンピュータシス
   テムで、メモリに格納されている命令を読みだし、実行
   するCPUにおいて、メモリに格納する命令に、外部メモ
   リへアクセスする命令でないことを示すフィールドを命
   令上に設けることを特徴とするCPU装置。
2. 【請求項２】請求項１の命令のフィールドを作成するコ
   ンパイラにおいて、生成する命令がメモリアクセスを行
   わないと判断したときは、命令上に外部メモリをアクセ
   スする命令でないことを設定することを特徴とするコン
   パイラ。
3. 【請求項３】請求項１の外部メモリにアクセスする命令
   でないフィールドの情報を外部に知らせるための外部信
   号を有することを特徴とするCPU装置。
4. 【請求項４】請求項２の外部信号が出力されるまで緊急
   性を有しない低いプライオリティのメモリアクセスを行
   わないことを特徴とするメモリ転送方式。
5. 【請求項５】請求項１のキャッシュメモリにおいて、外
   部のメモリアクセスを行わないことを示すフィールドを
   有することを特徴とするCPU装置。
6. 【請求項６】請求項２のメモリ転送方式において、緊急
   性を有しないメモリアクセスの実行時間がCPU示したバ
   スアイドル時間より短いときのみ緊急性を有しないメモ
   リ転送要求を行うことを特徴とするメモリ転送方式。