JPH06326572A - 信号可変遅延回路 - Google Patents

Abstract

(57)【要約】 【目的】 回路全体の規模を小さくでき、多チャネル化
が容易であり、かつ、遅延時間の可変の時間幅を広く取
ることが可能な回路を提供する。 【構成】 ステップ信号の立ち上がりに要する時間を外
部からの制御により設定された量だけ増加させる波形変
換部１２と、該変換された信号の強度と外部からの制御
により設定された閾値と比較し、変換された信号の強度
が閾値を超えた時に立ち上がるステップ信号を生成する
信号生成部１３とを備えたことにより、多数のトランジ
スタやスイッチ回路を必要とすることなく、前記立ち上
がりに要する時間及び閾値を変更するのみで広い時間領
域に亘って遅延時間を変更可能とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、通信網の最適経路選択
等に用いられる信号可変遅延回路に関するものである。

【０００２】

【従来の技術】通信のための複数のノードと各ノード間
を結合する複数の伝送路とからなる通信網において、任
意のノードに対して信号を効率良く伝送するためには、
各ノードにおける通信量、バッファメモリ遅延、伝送路
での伝搬遅延等を考慮し、最適な経路を選択する必要が
ある。このような最適経路選択法として、通信網を模擬
したニューラルネットワークを用いた高速経路選択法が
提案されている（電子情報通信学会技術報告ＮＣ９１−
３０参照）。

【０００３】図２は通信網の一例を模式的に示すもの
で、図中、ａ，ｂ，ｃ，ｄは通信のためのノード、Ｌa
c，Ｌad，Ｌbc，Ｌbd，Ｌcdは伝送路である。また、図
３は高速経路選択法で用いるニューラルネットワークの
一例、ここでは図２の通信網を模擬したニューラルネッ
トワークを示すもので、図中、１−１〜１−４は入力
線、２−１〜２−４は出力線、３−１〜３−４はフィー
ドバック配線、４−１〜４−１０は遅延付加回路、５−
１〜５−４は閾値回路である。該ニューラルネットワー
クは各ノード内に構成されるが、ここではノードａ内に
構成されるものを示す。

【０００４】図２において、ノードａからノードｂに情
報を送る際、ノードａが接続先ノードｃ及びｄのどちら
に情報を送れば最短時間でノードｂに到達するかを判断
するためには、ノードａ内のニューラルネットワークに
おいて、ノードｂから信号を発出し、遅延を受けながら
さまざまな経路を通った信号が最終的にノードａに到達
する時、ノードｃ及びｄのどちらから先に信号が到達し
たかがわかれば良い。前述した経路毎の時間遅延を与え
るため、図３のニューラルネットワークでは、一般のニ
ューラルネットワークと異なり、入力信号に対して重み
を付加する代りに通信網の遅延条件に対応した時間遅延
を与える。

【０００５】図３において、ノードｂに対応した入力線
１−２に入力された信号は、遅延付加回路４−３及び４
−４を通り、それぞれ遅延Ｔbc及びＴbdを受けた後、ノ
ードｃ及びｄに対応した出力線２−３及び２−４へと流
れ込む。これは図２において、ノードｂを出発した信号
がそれぞれ伝送路Ｌbc及びＬbdを介してノードｃ及びｄ
に到着したことに対応する。

【０００６】次に、図３において、ノードｃ及びｄに対
応した出力線２−３及び２−４に流入した信号はそれぞ
れフィードバック配線３−３及び３−４により、ノード
ｃ及びｄに対応した入力線１−３及び１−４に入力され
る。各信号は入力線１−３及び１−４に沿って流れ、こ
れらと接続している遅延付加回路４−５，４−６，４−
７及び４−８，４−９，４−１０を通り、遅延Ｔca，Ｔ
cb，Ｔcd及びＴda，Ｔdb，Ｔdcを受けた後、ノードａ，
ｂ，ｄに対応した出力線２−１，２−２，２−４及びノ
ードａ，ｂ，ｃに対応した出力線２−１，２−２，２−
３に入る。これは図２において、ノードｃを出発した信
号が伝送路Ｌac，Ｌbc，Ｌcdを介してノードａ，ｂ，ｄ
に、また、ノードｄを出発した信号が伝送路Ｌad，Ｌb
d，Ｌcdを介してノードａ，ｂ，ｃに到達することに対
応する。

【０００７】図３において、遅延付加回路４−５及び４
−８を通った信号は、実際にはノードａに対応した出力
線２−１に入らないようになっているが、これは本回路
がノードｂを出発し、分岐し、さまざまな経路を通り、
ノードｃ及びｄからノードａに到達する時間差が付加さ
れた信号を、最終的にノードａに相当する位置から取り
出すことを目的としているためであり、ノードａから他
のノードへ信号が出力されないことを明確にするためで
ある。

【０００８】なお、フィードバック配線３−１〜３−４
の役割は、図２においてノードに流入した信号を再び接
続先ノードへ流出することに対応する。遅延付加回路４
−１〜４−１０の役割はノード間の伝送遅延、ノード上
でのバッファリングによる遅延等を与えることに対応す
る。閾値回路５−１〜５−４の役割は、複数の接続先か
ら流入する信号の中で最初に到達した信号のみを有効と
し、２番目以降に到達した信号は無視することに相当す
る。

【０００９】前述した高速経路選択法では、各ノードで
の通信量、バッファメモリ遅延、伝送路での伝搬遅延等
の経路選択に必要なパラメータを、伝播する経路上の隣
接ノード間における信号の遅延時間によって一元的に表
わしている。従って、互いに結合しているノード間の遅
延時間、即ちニューラルネットワークにおける重みとし
ての遅延時間をそれぞれ可変にする必要がある。この場
合、遅延時間の可変を実現するには、ステップ状の信号
を入力として用いれば良い。

【００１０】従来、この遅延時間の可変を実現する方法
としては、トランジスタ自身の持つ時間応答の遅れを利
用し、トランジスタを複数個組み合わせ、信号が通過す
るトランジスタの個数を変えることにより所望の時間遅
延を得る素子を用いる方法があった。

【００１１】図４は前述した素子を用いた従来の信号可
変遅延回路の一例を示すもので、図中、６は複数のトラ
ンジスタゲートを接続してなる遅延素子、７は選択回路
である。前記構成において、信号がトランジスタゲート
を通過する際には遅延が生じるが、選択回路７への入力
パターンを変えることにより、信号が遅延素子６内で通
過するトランジスタゲートの個数を変えることができ、
この結果、信号が遅延素子６を通過するのに要する時間
を変えることができる。

【００１２】

【発明が解決しようとする課題】しかしながら、前記信
号可変遅延回路では、多数のトランジスタとともに信号
が通過するトランジスタの個数を変えるための多数のス
イッチ回路を必要とするため、回路全体の規模が大きく
なってしまい、多チャネル化にも不向きであるととも
に、遅延時間の可変の時間幅を広く取ることが困難であ
るという問題があった。

【００１３】本発明は前記従来の問題点に鑑み、回路全
体の規模を小さくでき、多チャネル化が容易であり、か
つ、遅延時間の可変の時間幅を広く取ることが可能な信
号可変遅延回路を提供することを目的とする。

【００１４】

【課題を解決するための手段】本発明では前記目的を達
成するため、請求項１として、ステップ信号を入力する
信号入力部と、該入力されたステップ信号の立ち上がり
に要する時間を外部からの制御により設定された量だけ
増加させる波形変換部と、該変換された信号の強度と外
部からの制御により設定された閾値とを比較し、変換さ
れた信号の強度が閾値を超えた時に立ち上がるステップ
信号を生成する信号生成部と、該生成されたステップ信
号を出力する信号出力部とからなる信号可変遅延回路を
提案する。

【００１５】また、請求項２として、ｍ個のステップ信
号を入力するｍ個の信号入力部と、該入力されたｍ個の
ステップ信号の立ち上がりに要する時間を外部からの制
御により設定された量だけそれぞれ増加させるｍ個の波
形変換部と、該ｍ個の波形変換部に対してそれぞれｎ個
配置され、前記変換された信号の強度と外部からの制御
により設定された閾値とをそれぞれ比較し、変換された
信号の強度が閾値を超えた時に立ち上がるステップ信号
をそれぞれ生成するｍ×ｎ個の信号生成部と、該ｍ×ｎ
個の信号生成部から出力されるステップ信号を、ｍ個の
各波形変換部にそれぞれ対応したｎ個の信号生成部のう
ちの一の信号生成部から出力される信号毎に加算し、該
加算された信号の強度と外部からの制御により設定され
た閾値とをそれぞれ比較し、加算された信号の強度が閾
値を超えた時に立ち上がるステップ信号をそれぞれ生成
するｎ個の閾値処理部と、該生成されたｎ個のステップ
信号を出力するｎ個の信号出力部とからなる信号可変遅
延回路を提案する。

【００１６】

【作用】本発明の請求項１によれば、信号入力部より入
力されたステップ信号は、波形変換部でその立ち上がり
に要する時間が外部からの制御により設定された量だけ
増加され、信号生成部で外部からの制御により設定され
た閾値と比較され、その強度が閾値を超えた時に立ち上
がるステップ信号とされて信号出力部より出力される。

【００１７】また、請求項２によれば、ｍ個の信号入力
部より入力されたｍ個のステップ信号は、ｍ個の各波形
変換部でその立ち上がりに要する時間が外部からの制御
により設定された量だけそれぞれ増加され、ｍ×ｎ個の
各信号生成部で外部からの制御により設定された閾値と
それぞれ比較され、その強度が閾値を超えた時に立ち上
がるステップ信号とされ、さらにｎ個の各閾値処理部で
ｍ個の各波形変換部にそれぞれ対応したｎ個の信号生成
部のうちの一の信号生成部から出力される信号毎に加算
され、外部からの制御により設定された閾値とそれぞれ
比較され、その強度が閾値を超えた時に立ち上がるステ
ップ信号とされてｎ個の信号出力部より出力される。

【００１８】

【実施例】図１は本発明の信号可変遅延回路の基本構成
を示すもので、図中、１１は信号入力部、１２は波形変
換部、１３は信号生成部、１４は信号出力部である。

【００１９】波形変換部１２は信号入力部１１より入力
されたステップ信号の立ち上がりに要する時間を増加さ
せる、即ち応答速度を遅くする。これにより、入力ステ
ップ信号は時間的に増大する信号に変換される。信号生
成部１３は該変換された信号に閾値処理を行う、即ち変
換された信号の強度と予め設定された閾値とを比較し、
信号の強度が閾値を超えた時に立ち上がるステップ信号
を生成し、信号出力部１４を介して出力する。

【００２０】この際、波形変換部１２における信号の応
答速度と、信号生成部１３における閾値の値とを可変と
することにより、入力ステップ信号に対する出力ステッ
プ信号の遅延時間を広い時間領域に亘って連続的に変更
することが可能となる。

【００２１】図５は本発明の第１の実施例を示すもの
で、ここでは電気回路を用いて実現した例を示す。図
中、２１は入力端子、２２は波形変換回路、２３は信号
生成回路、２４は出力端子である。波形変換回路２２は
可変抵抗２２ａ及びコンデンサ２２ｂからなる積分回路
を構成しており、可変抵抗２２ａの抵抗値を変えること
により応答速度を制御する。また、信号生成回路２３は
所定の電圧源Ｖ_thとグランドとの間に接続された可変抵
抗２３ａ及びオペアンプ２３ｂからなるレベルコンパレ
ータを構成しており、可変抵抗２３ａの抵抗値を変える
ことにより閾値の値を制御する。この両者を制御するこ
とにより、信号の遅延時間が制御される。

【００２２】前記回路において、入力端子２１にステッ
プ状の入力信号２５が加わると、該入力信号２５の立ち
上がりは波形変換回路２２で遅くされる。これにより、
入力信号２５は時間的に増大する信号２６に変換され
る。該変換された信号２６は信号生成回路２３に入力さ
れ、閾値処理が行われ、その信号強度が閾値を超えた時
点で立ち上がる信号２７となり、出力端子２４より出力
される。

【００２３】本実施例によれば、可変抵抗２２ａ，２３
ａの抵抗値を変えるだけで広い時間領域に亘って遅延時
間を連続的に変更できる。また、多数のトランジスタや
スイッチ回路を必要としないため、従来の回路に比べて
規模を小さくでき、多チャネル化が容易に実現できる。

【００２４】図６は本発明の第２の実施例を示すもの
で、ここでは第１の実施例における波形変換回路を、オ
ペアンプを用いた積分回路とともにリミッタ回路で構成
した例を示す。即ち、図中、２８は波形変換回路であ
り、可変抵抗２８ａ、コンデンサ２８ｂ及びオペアンプ
２８ｃからなる積分回路と、一対のツェナーダイオード
２８ｄ，２８ｅからなるリミッタ回路とから構成されて
いる。

【００２５】前記回路において、入力端子２１にステッ
プ状の入力信号２５が加わると、該入力信号２５は波形
変換回路２８の積分回路により、時間軸上で直線的に増
大する信号２９に変換される。該変換された信号２９は
信号生成回路２３に入力され、閾値処理が行われ、その
信号強度が閾値を超えた時点で立ち上がる信号２７´と
なり、出力端子２４より出力される。

【００２６】本実施例によれば、閾値電圧と遅延時間と
が線形の関係になり、制御が容易となる。また、波形変
換回路２８のリミッタ回路は時間軸上で直線的に増大す
る信号２９のレベルが、ステップ状の入力信号２５によ
り増加し続けるのを抑えるために付加されている。な
お、その他の構成・動作は第１の実施例と同様である。

【００２７】図７は本発明の第３の実施例を示すもの
で、ここでは図１で説明した信号可変遅延回路を複数個
用いて、複数入力−複数出力、即ち４入力−４出力の多
チャネル信号可変遅延回路を構成した例を示す。図中、
３１−１〜３１−４は信号入力部、３２−１〜３２−４
は波形変換部、３３−１〜３３−１６は信号生成部、３
４−１〜３４−４は閾値処理部、３５−１〜３５−４は
信号出力部である。

【００２８】前記回路において、信号入力部３１−１〜
３１−４よりステップ信号がそれぞれ入力されると、各
入力ステップ信号は該信号入力部３１−１〜３１−４に
対応する波形変換部３２−１〜３２−４により時間的に
増大する信号にそれぞれ変換される。該変換された４つ
の信号は信号入力部３１−１、３１−２、３１−３及び
３１−４にそれぞれ対応する４つの信号生成部、即ち３
３−１〜３３−４、３３−５〜３３−８、３３−９〜３
３−１２及び３３−１３〜３３−１６に分配され、各入
力ステップ信号に対して個別に遅延された４つの遅延ス
テップ信号がそれぞれ生成される。これらは閾値処理部
３４−１〜３４−４に対応する信号毎に加算（例えば、
電流的に加算）され、該閾値処理部３４−１〜３４−４
により閾値処理されて信号出力部３５−１〜３５−４か
ら出力される。

【００２９】本実施例の場合、複数の入力信号を個別に
遅延させて出力することができる外、加算されたステッ
プ信号のうち遅延時間が最も小さい信号のみが通過でき
るように閾値処理部３４−１〜３４−４の閾値を設定す
れば、複数入力−複数出力間のスイッチングのような、
より複雑な信号処理にも用いることができる。

【００３０】図８は本発明の第４の実施例を示すもの
で、ここでは図３のニューラルネットワークを、遅延付
加回路として図６で説明した信号可変遅延回路を用いて
構成した例を示す。即ち、図中、４１−１〜４１−４は
入力線、４２−１〜４２−４は出力線、４３−１〜４３
−４はフィードバック配線、４４は各入力線４１−１〜
４１−４に対して４個ずつ接続された波形変換回路、４
５は各出力線４２−１〜４２−４に対して４個ずつ接続
された信号生成回路、４６は各出力線４２−１〜４２−
４に対して１個ずつ接続された閾値回路である。

【００３１】前記各波形変換回路４４はそれぞれに対応
した発光ダイオード（図中、○で示す。）とともに第１
の基板Ａ上に設けられ、また、各信号生成回路４５はそ
れぞれに対応したフォトトランジスタ（図中、●で示
す。）及び各閾値回路４６とともに第２の基板Ｂ上に設
けられ、各波形変換回路４４と各信号生成回路４５との
接続は発光ダイオード及びフォトトランジスタの対によ
る光結線で実現されている。また、閾値回路４６は複数
の信号生成回路４５より出力されるステップ状の信号を
足し算回路で加算した後、レベルコンパレータへ入力す
ることにより実現しているが、該ステップ状の信号の大
きさを１とした時、閾値を０から１の間に設定すること
により、複数の信号生成回路４５から出力され加算され
るステップ状の信号のうち、最初に到達した信号のみを
透過する如くなっている。

【００３２】また、１６個の信号生成回路４５のうち、
特にハッチングを施した６個の信号生成回路４５につい
ては回路中の可変抵抗の値を調節し、フォトトランジス
タを通して得られる電圧が回路中のオペアンプへの閾値
電圧を超えないように設定することにより該信号生成回
路４５から信号が出力されないようにし、且つ、信号が
出力される信号生成回路４５からの信号もノードａに対
応した出力線４２−１には入らないようにして、図３と
等価な構成を実現している。

【００３３】前記回路において、ノードｂに対応した入
力線４１−２に入力されたステップ状の入力信号４７
は、該入力線４１−２に接続された４個の波形変換回路
４４により傾き可変の立ち上がり特性を持った信号に変
換され、さらに発光ダイオードで光信号４８に変換さ
れ、対向するフォトトランジスタへ伝達される。フォト
トランジスタに伝達された光信号４８は電気信号に再変
換され、信号生成回路４５、ここでは入力線４１−２に
接続された４個の波形変換回路４４に対向し且つノード
ｃ及びｄに対応した出力線４２−３及び４２−４に接続
された２個の信号生成回路４５へ入力されて閾値処理さ
れ、再びステップ状の信号となる。

【００３４】ここで、波形変換回路４４における出力信
号の傾きと、信号生成回路４５における閾値とを変更す
ることにより、信号の立ち上がり時間、即ち入力信号４
７に対する遅延時間を任意に設定できる点は図６の場合
と同様である。

【００３５】前記信号生成回路４５より出力され、出力
線４２−３及び４２−４に流入したステップ状の信号は
それぞれ対応する閾値回路４６を透過し、フィードバッ
ク配線４３−３及び４３−４により、ノードｃ及びｄに
対応した入力線４１−３及び４１−４に入力される。各
信号は該入力線４１−３及び４１−４にそれぞれ接続さ
れた４個の波形変換回路４４により、前記同様に、傾き
可変の立ち上がり特性を持った信号に変換され、発光ダ
イオード，フォトトランジスタを介して対応する３個の
信号生成回路４５へそれぞれ入力されて閾値処理され、
再びステップ状の信号となるが、該信号のうち、ノード
ａに対応する出力線４２−１に接続されていない２個の
信号生成回路４５から出力される信号がそれぞれ、ノー
ドｂを出発し、分岐し、さまざまな経路を通って、ノー
ドｃ及びｄからノードａに到達する時間差が付加された
信号４９として出力される。

【００３６】本実施例によれば、各波形変換回路４４に
おける出力信号の傾き及び信号生成回路４５における閾
値を変更することにより、遅延時間を広い時間領域に亘
って連続可変にすることができ、より正確に通信網の状
態をシミュレートすることができる。

【００３７】

【発明の効果】以上説明したように本発明によれば、ス
テップ信号の立ち上がりに要する時間を外部からの制御
により設定された量だけ増加させる波形変換部と、該変
換された信号の強度と外部からの制御により設定された
閾値と比較し、変換された信号の強度が閾値を超えた時
に立ち上がるステップ信号を生成する信号生成部とを備
えたため、多数のトランジスタやスイッチ回路を必要と
することなく、前記立ち上がりに要する時間及び閾値を
変更するのみで広い時間領域に亘って遅延時間を変更す
ることができ、また、モノリシックに作成することよ
り、実装密度を上げ、多チャネル化にも対応させること
ができる。

【図面の簡単な説明】

【図１】本発明の信号可変遅延回路の基本構成を示す図

【図２】通信網の一例を示す模式図

【図３】高速経路選択法で用いるニューラルネットワー
クの一例を示す構成図

【図４】従来の信号可変遅延回路の一例を示す構成図

【図５】本発明の第１の実施例を示す構成図

【図６】本発明の第２の実施例を示す構成図

【図７】本発明の第３の実施例を示す構成図

【図８】本発明の第４の実施例を示す構成図

【符号の説明】

１１，３１−１〜３１−４…信号入力部、１２，３２−
１〜３２−４…波形変換部、１３，３３−１〜３３−１
６…信号生成部、１４，３５−１〜３５−４…信号出力
部、２１…入力端子、２２，２８，４４…波形変換回
路、２３，４５…信号生成回路、２４…出力端子、２
５，４７…入力信号、２６，２９…変換された信号、２
７，２７´，４９…出力信号、３４−１〜３４−４…閾
値処理部、４１−１〜４１−４…入力線、４２−１〜４
２−４…出力線、４３−１〜４３−４…フィードバック
配線、４６…閾値回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ステップ信号を入力する信号入力部と、 該入力されたステップ信号の立ち上がりに要する時間を
   外部からの制御により設定された量だけ増加させる波形
   変換部と、 該変換された信号の強度と外部からの制御により設定さ
   れた閾値とを比較し、変換された信号の強度が閾値を超
   えた時に立ち上がるステップ信号を生成する信号生成部
   と、 該生成されたステップ信号を出力する信号出力部とから
   なることを特徴とする信号可変遅延回路。
2. 【請求項２】 ｍ個のステップ信号を入力するｍ個の信
   号入力部と、 該入力されたｍ個のステップ信号の立ち上がりに要する
   時間を外部からの制御により設定された量だけそれぞれ
   増加させるｍ個の波形変換部と、 該ｍ個の波形変換部に対してそれぞれｎ個配置され、前
   記変換された信号の強度と外部からの制御により設定さ
   れた閾値とをそれぞれ比較し、変換された信号の強度が
   閾値を超えた時に立ち上がるステップ信号をそれぞれ生
   成するｍ×ｎ個の信号生成部と、 該ｍ×ｎ個の信号生成部から出力されるステップ信号
   を、ｍ個の各波形変換部にそれぞれ対応したｎ個の信号
   生成部のうちの一の信号生成部から出力される信号毎に
   加算し、該加算された信号の強度と外部からの制御によ
   り設定された閾値とをそれぞれ比較し、加算された信号
   の強度が閾値を超えた時に立ち上がるステップ信号をそ
   れぞれ生成するｎ個の閾値処理部と、 該生成されたｎ個のステップ信号を出力するｎ個の信号
   出力部とからなることを特徴とする信号可変遅延回路。
3. 【請求項３】 第１の基板上に、ｍ個の波形変換部と、
   該ｍ個の波形変換部に対応した電気信号を光信号に変換
   するｍ×ｎ個の電気／光変換部とを設け、 第２の基板上に、ｍ×ｎ個の信号生成部と、該ｍ×ｎ個
   の信号生成部に対応した光信号を電気信号に変換するｍ
   ×ｎ個の光／電気変換部と、ｎ個の閾値処理部とを設
   け、 第１の基板上の各電気／光変換部から出射される光信号
   がそれぞれ第２の基板上の各光／電気変換部に入射され
   る如く、前記第１及び第２の基板を対向して配置したこ
   とを特徴とする請求項２記載の信号可変遅延回路。