JPH06318576A - Dry etching - Google Patents
Dry etchingInfo
- Publication number
- JPH06318576A JPH06318576A JP12830993A JP12830993A JPH06318576A JP H06318576 A JPH06318576 A JP H06318576A JP 12830993 A JP12830993 A JP 12830993A JP 12830993 A JP12830993 A JP 12830993A JP H06318576 A JPH06318576 A JP H06318576A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- oxide film
- polysilicon film
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、ドライエッチング方法
に関し、特には半導体装置の製造工程において段差を有
するポリシリコン膜をドライエッチングする方法に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry etching method, and more particularly to a method of dry etching a polysilicon film having a step in a manufacturing process of a semiconductor device.
【0002】[0002]
【従来の技術】近年、デバイスの高集積化に伴い、デバ
イス構造の多層化が進んでいる。これによって、ウエハ
表面の段差アスペクト比はますます高くなる傾向にあ
る。したがって、半導体装置の製造工程においては、高
アスペクト比の段差が形成されたウエハの上面に、ポリ
シリコン等のパターンを精度良く形成する技術が求めら
れている。2. Description of the Related Art In recent years, with the high integration of devices, the device structure has been multi-layered. As a result, the step aspect ratio on the wafer surface tends to become higher and higher. Therefore, in the manufacturing process of a semiconductor device, there is a demand for a technique for accurately forming a pattern of polysilicon or the like on the upper surface of a wafer on which a step having a high aspect ratio is formed.
【0003】以下、下地に段差を有するポリシリコン膜
のドライエッチングを説明する。図2に示すように、ウ
エハ2には、段差を有する状態に形成された酸化膜21
の上面にポリシリコン膜22が成膜されている。The dry etching of a polysilicon film having a step on the base will be described below. As shown in FIG. 2, the wafer 2 has an oxide film 21 formed to have a step.
A polysilicon film 22 is formed on the upper surface of the.
【0004】上記のように構成されたウエハ2におい
て、ポリシリコン膜22をドライエッチングする場合、
ポリシリコン膜22の上面にレジスト膜23のパターン
を形成する。そして、パターン化したレジスト膜23を
マスクにして、ポリシリコン膜22をドライエッチング
する。When the polysilicon film 22 in the wafer 2 having the above-described structure is dry-etched,
A pattern of the resist film 23 is formed on the upper surface of the polysilicon film 22. Then, the polysilicon film 22 is dry-etched using the patterned resist film 23 as a mask.
【0005】上記ドライエッチングを異方性の強い条件
で行った場合には、図3に示すようにレジスト膜23下
のポリシリコン膜22は、寸法変換差を抑えて良い垂直
形状を得る。但し、上記の場合には異方性の強い条件で
あるため、通常のエッチング時間では段差の側壁部分の
ポリシリコン膜22がエッチング除去されずに、膜残り
22aが発生する。そこで、エッチング時間を長くする
ことによって、上記膜残り22aを除去している。When the above dry etching is performed under a condition of strong anisotropy, the polysilicon film 22 under the resist film 23 has a vertical shape which can suppress the dimensional conversion difference as shown in FIG. However, in the above case, since the condition of strong anisotropy is satisfied, the polysilicon film 22 on the sidewall portion of the step is not removed by etching during the normal etching time, and the film residue 22a is generated. Therefore, the film residue 22a is removed by lengthening the etching time.
【0006】また、図2のポリシリコン膜22のエッチ
ングを等方的に行ったた場合には、図4に示すように段
差の側壁部分のポリシリコン膜22も完全にエッチング
除去される。When the polysilicon film 22 of FIG. 2 is etched isotropically, the polysilicon film 22 on the side wall of the step is completely removed by etching as shown in FIG.
【0007】[0007]
【発明が解決しようとする課題】しかし、上記のドライ
エッチング方法には、以下のような課題があった。すな
わち、ポリシリコン膜22のドライエッチングを異方性
の強い条件で行った場合には、膜残り22aを除去する
ためにエッチング時間を長くするが、これによって下地
の酸化膜21にもエッチングの影響が及び、酸化膜21
の膜厚が薄くなってしまう。あるいは、エッチング時間
を長くすることによって、レジスト膜23がエッチング
され、ポリシリコン膜22のパターンに目標寸法が得ら
れない。However, the above dry etching method has the following problems. That is, when the polysilicon film 22 is dry-etched under a condition of strong anisotropy, the etching time is lengthened to remove the film residue 22a, but this also affects the underlying oxide film 21. And oxide film 21
Will be thin. Alternatively, by lengthening the etching time, the resist film 23 is etched and the target dimension cannot be obtained in the pattern of the polysilicon film 22.
【0008】また、ポリシリコン膜22を等方的にドラ
イエッチングする場合には、サイドエッチングによりレ
ジスト膜23の下方のポリシリコン膜22にまでエッチ
ングが及び、ポリシリコン膜22のパターン寸法がレジ
スト膜23より小さくなる。さらに、エッチングによる
ポリシリコン膜22の形状がテーパー状になり、良い異
方性形状が得られない。When the polysilicon film 22 is isotropically dry-etched, the polysilicon film 22 below the resist film 23 is etched by side etching, and the pattern dimension of the polysilicon film 22 is changed to the resist film. It becomes smaller than 23. Further, the shape of the polysilicon film 22 due to etching becomes a taper shape, and a good anisotropic shape cannot be obtained.
【0009】そこで、本発明では上記の課題を解決する
ドライエッチング方法を提供し、半導体装置の信頼性を
向上させることを目的とする。Therefore, an object of the present invention is to provide a dry etching method that solves the above problems and improve the reliability of a semiconductor device.
【0010】[0010]
【課題を解決するための手段】上記の目的を達成するた
めの本発明のドライエッチング方法は、半導体基板の上
面において段差を有する形状に成膜されたポリシリコン
膜をドライエッチングする方法であって、以下の手順に
したがって行う。先ず、第1の工程では、上記半導体基
板の表面に対して垂直方向にのみ成長させる異方性成膜
によって、上記ポリシリコン膜の表面にシリコン酸化膜
を成膜する。次いで、第2の工程では、上記シリコン酸
化膜の上面の必要部分にレジスト膜を形成し、その後上
記シリコン酸化膜をマスクにして上記ポリシリコン膜の
露出部分を選択的に等方性エッチングするか、あるいは
上記シリコン酸化膜をマスクにして上記ポリシリコン膜
の露出部分を選択的に等方性エッチングし、その後上記
シリコン酸化膜の上面の必要部分にレジスト膜を形成す
る。そして、第3の工程では上記レジスト膜をマスクに
して、上記シリコン酸化膜と上記ポリシリコン膜とを異
方性エッチングする。また、上記のドライエッチング方
法において、上記シリコン酸化膜の異方性成膜は、上記
ポリシリコン膜への酸素イオンの注入によることを特徴
とする。さらに、上記のドライエッチング方法におい
て、上記シリコン酸化膜の異方性成膜は、上記ポリシリ
コン膜への酸素プラズマのCVDによることを特徴とす
る。The dry etching method of the present invention for achieving the above object is a method of dry etching a polysilicon film formed in a shape having a step on the upper surface of a semiconductor substrate. , Follow the procedure below. First, in the first step, a silicon oxide film is formed on the surface of the polysilicon film by anisotropic film formation in which the film is grown only in a direction perpendicular to the surface of the semiconductor substrate. Then, in a second step, a resist film is formed on a necessary portion of the upper surface of the silicon oxide film, and then the exposed portion of the polysilicon film is selectively isotropically etched using the silicon oxide film as a mask. Alternatively, the exposed portion of the polysilicon film is selectively isotropically etched using the silicon oxide film as a mask, and then a resist film is formed on a necessary portion of the upper surface of the silicon oxide film. Then, in the third step, the silicon oxide film and the polysilicon film are anisotropically etched using the resist film as a mask. Further, in the above dry etching method, the anisotropic film formation of the silicon oxide film is characterized by implanting oxygen ions into the polysilicon film. Further, in the above dry etching method, the anisotropic film formation of the silicon oxide film is characterized by performing CVD of oxygen plasma on the polysilicon film.
【0011】[0011]
【作用】第1の工程では、半導体基板の表面に対して垂
直方向にのみ成長する異方性成膜技術によって、ポリシ
リコン膜の表面にシリコン酸化膜を成膜する。このた
め、段差の側壁部分にはシリコン酸化膜は成膜されずポ
リシリコン膜が露出した状態になる。したがって、第2
の工程でポリシリコン膜に対して選択的かつ異方的エッ
チングを行うと、上記シリコン酸化膜をマスクにして側
壁部分に露出しているポリシリコン膜がエッチング除去
される。そして、第3の工程では、異方性エッチングに
よってシリコン酸化膜とポリシリコン膜がエッチングさ
れるため、レジスト膜の下方のポリシリコン膜は良い異
方性形状が得られる。また、ポリシリコン膜への酸素イ
オンの注入では、注入するイオンは一定方向に向かって
照射されるため、その照射方向にのみ酸素イオンが注入
されシリコン酸化膜が異方的に成長する。さらに、ポリ
シリコン膜への酸素プラズマのCVDでは、酸素プラズ
マ中に存在する酸素イオンが一定方向に向かって照射さ
れるため、その照射方向にのみ酸素イオンが注入されシ
リコン酸化膜が異方的に成長する。In the first step, the silicon oxide film is formed on the surface of the polysilicon film by the anisotropic film forming technique of growing only in the direction perpendicular to the surface of the semiconductor substrate. For this reason, the silicon oxide film is not formed on the side wall of the step, and the polysilicon film is exposed. Therefore, the second
When the polysilicon film is selectively and anisotropically etched in the step (1), the polysilicon film exposed on the side wall portion is removed by etching using the silicon oxide film as a mask. In the third step, since the silicon oxide film and the polysilicon film are etched by anisotropic etching, the polysilicon film below the resist film has a good anisotropic shape. Further, in the implantation of oxygen ions into the polysilicon film, the implanted ions are irradiated in a fixed direction, so that oxygen ions are implanted only in the irradiation direction and the silicon oxide film grows anisotropically. Further, in the oxygen plasma CVD of the polysilicon film, the oxygen ions existing in the oxygen plasma are irradiated in a certain direction, so that the oxygen ions are implanted only in the irradiation direction and the silicon oxide film becomes anisotropic. grow up.
【0012】[0012]
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は、本実施例を説明するウエハの要部断面図
である。ドライエッチングを行うウエハ1は、半導体基
板10の上面に酸化膜11が形成されている。この酸化
膜11の表面は、半導体基板10の上面に形成された配
線パターン(図示せず)等によって段差が形成されてい
る。そして、この酸化膜11の上面には、所定膜厚のポ
リシリコン膜12が成膜されており、下地の酸化膜11
の段差の影響によって、当該ポリシリコン膜12も段差
を有する形状になっている。ここで、ポリシリコン膜1
2の膜厚は例えば1000Åとする。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view of essential parts of a wafer for explaining this embodiment. The wafer 1 to be dry-etched has an oxide film 11 formed on the upper surface of a semiconductor substrate 10. A step is formed on the surface of the oxide film 11 by a wiring pattern (not shown) formed on the upper surface of the semiconductor substrate 10. Then, a polysilicon film 12 having a predetermined thickness is formed on the upper surface of the oxide film 11, and the oxide film 11 of the base is formed.
Due to the influence of the step, the polysilicon film 12 also has a stepped shape. Here, the polysilicon film 1
The film thickness of 2 is, for example, 1000Å.
【0013】上記のように段差を有するポリシリコン膜
12のドライエッチングは、以下の手順にしたがって行
う。先ず、ポリシリコン膜12の上面に、例えば200
Åのシリコン酸化膜13を異方性成膜する。上記のシリ
コン酸化膜13の異方性成膜は、イオンインプラ装置を
用いたイオン注入法によって行う。この場合、半導体基
板10の表面に対して酸素イオンを垂直に打ち込み、酸
素イオンが注入された領域のポリシリコン膜12の表面
層にシリコン酸化膜13を形成する。Dry etching of the polysilicon film 12 having steps as described above is performed according to the following procedure. First, on the upper surface of the polysilicon film 12, for example, 200
The Å silicon oxide film 13 is anisotropically formed. The anisotropic film formation of the silicon oxide film 13 is performed by an ion implantation method using an ion implantation device. In this case, oxygen ions are vertically implanted into the surface of the semiconductor substrate 10 to form the silicon oxide film 13 on the surface layer of the polysilicon film 12 in the region where the oxygen ions are implanted.
【0014】次いで、図1(2)に示すように、シリコ
ン酸化膜13の上面にレジスト膜14をパターン形成
し、その後、シリコン酸化膜13をマスクにして表面に
露出しているポリシリコン膜12を選択的に異方性エッ
チングする。上記レジスト膜14は、ホトリソ工程によ
ってシリコン酸化膜13上の必要部分にパターン形成す
る。また、上記ポリシリコン膜12の選択的な異方性エ
ッチングは、有磁場マイクロプラズマエッチング装置を
用い、エッチングガスに例えばSF6 を使用して行う。
エッチング条件の一例としては、エッチングガス流量=
100SCCM(Standard Cubic CM /Min ),チャン
バ内ガス圧力=100mTorr,マイクロ波パワー=
400W,RFパワー=0Wに設定し、10秒間放電を
行う。Next, as shown in FIG. 1B, a resist film 14 is patterned on the upper surface of the silicon oxide film 13, and then the polysilicon film 12 exposed on the surface is masked with the silicon oxide film 13. Is anisotropically etched selectively. The resist film 14 is patterned on a necessary portion on the silicon oxide film 13 by a photolithography process. Further, the selective anisotropic etching of the polysilicon film 12 is performed using a magnetic field microplasma etching apparatus and using SF 6 as an etching gas.
As an example of etching conditions, etching gas flow rate =
100 SCCM (Standard Cubic CM / Min), chamber gas pressure = 100 mTorr, microwave power =
It sets to 400W and RF power = 0W, and discharges for 10 seconds.
【0015】上記エッチングの後、図1(3)に示すよ
うに、レジスト膜14をマスクにしてシリコン酸化膜1
3とポリシリコン膜12とを異方性エッチングする。こ
の異方性エッチングは、上記に引き続いて、有磁場マイ
クロプラズマエッチング装置を用い、エッチングガスを
SF6 とCH2 F2 の混合ガスに切り換えて行う。エッ
チング条件の一例としては、SF6 ガス流量=40SC
CM,CH2 F2ガス流量=60SCCM,チャンバ内
ガス圧力=10mTorr,マイクロ波パワー=400
W,RFパワー=30Wに設定する。After the above etching, as shown in FIG. 1C, the silicon oxide film 1 is formed using the resist film 14 as a mask.
3 and the polysilicon film 12 are anisotropically etched. Continuing from the above, this anisotropic etching is performed by switching the etching gas to a mixed gas of SF 6 and CH 2 F 2 using a magnetic field microplasma etching apparatus. As an example of etching conditions, SF 6 gas flow rate = 40 SC
CM, CH 2 F 2 gas flow rate = 60 SCCM, chamber gas pressure = 10 mTorr, microwave power = 400
W, RF power = 30 W.
【0016】上記手順によれば、以下のようにドライエ
ッチングが進行する。先ず、図1(1)に示したポリシ
リコン膜12の表面に対するシリコン酸化膜13の異方
性成膜では、半導体基板10に対して垂直に酸素イオン
を打ち込むことによって、段差の側壁部分のポリシリコ
ン膜12へ酸素イオンが注入されないようにしている。
これによって、段差の側壁部分ではシリコン酸化膜13
が成膜されず、当該側壁部分のポリシリコン膜12が露
出した状態になる。According to the above procedure, dry etching proceeds as follows. First, in the anisotropic film formation of the silicon oxide film 13 on the surface of the polysilicon film 12 shown in FIG. 1A, by implanting oxygen ions perpendicularly to the semiconductor substrate 10, the polysilicon film on the sidewall portion of the step is formed. Oxygen ions are prevented from being implanted into 12.
As a result, the silicon oxide film 13 is formed on the side wall of the step.
Is not formed, and the polysilicon film 12 on the side wall portion is exposed.
【0017】上記の状態のウエハ1に対して、ポリシリ
コン膜12の選択的な等方性エッチングを施すが、こで
は、エッチングガスにSF6 を使用することによって、
シリコン酸化膜13に対するポリシリコン膜12のエッ
チング選択性を得ている。また、RFパワーを0Wにし
てエッチングを行うことによって、ウエハ1へのイオン
の照射エネルギーを抑えてエッチングの等方性を得てい
る。これによって、図1(2)に示したようにシリコン
酸化膜13をマスクにして、段差の側壁部分に露出して
いるポリシリコン膜12がエッチング除去された状態に
なる。The wafer 1 in the above state is subjected to selective isotropic etching of the polysilicon film 12. Here, by using SF 6 as an etching gas,
The etching selectivity of the polysilicon film 12 with respect to the silicon oxide film 13 is obtained. Further, by performing the etching with the RF power set to 0 W, the irradiation energy of the ions to the wafer 1 is suppressed and the etching isotropic is obtained. As a result, as shown in FIG. 1B, the polysilicon film 12 exposed on the sidewall of the step is removed by etching using the silicon oxide film 13 as a mask.
【0018】次いで行うシリコン酸化膜13とポリシリ
コン膜12の異方性エッチングでは、エッチングガスに
SF6 とCH2 F2 の混合ガスを使用することによっ
て、シリコン酸化膜13とポリシリコン膜12とをエッ
チングする。また、RFパワーを30Wにしてエッチン
グを行うことによって、ウエハ1へのイオンの照射エネ
ルギーを上げてエッチングの異方性を得ている。これに
よって、図1(3)に示したようにレジスト膜14をマ
スクにてエッチングされるシリコン酸化膜13とポリシ
リコン膜12とに良い異方性形状が得られる。In the subsequent anisotropic etching of the silicon oxide film 13 and the polysilicon film 12, a mixed gas of SF 6 and CH 2 F 2 is used as an etching gas to remove the silicon oxide film 13 and the polysilicon film 12. To etch. Further, by performing the etching with the RF power set to 30 W, the irradiation energy of the ions to the wafer 1 is increased to obtain the etching anisotropy. As a result, as shown in FIG. 1C, a good anisotropic shape can be obtained in the silicon oxide film 13 and the polysilicon film 12 which are etched using the resist film 14 as a mask.
【0019】次に、本発明の他の実施例を、上記実施例
と同様の図1を用いて説明する。この実施例は、上記の
実施例におけるシリコン酸化膜13の異方性成膜を、プ
ラズマ生成装置を用いた酸素プラズマのCVDにて行う
ものである。Next, another embodiment of the present invention will be described with reference to FIG. 1 similar to the above embodiment. In this embodiment, the anisotropic deposition of the silicon oxide film 13 in the above embodiment is carried out by oxygen plasma CVD using a plasma generator.
【0020】上記の異方性成膜では、放電条件を、O2
ガス流量=50SCCM,チャンバ内ガス圧力=1mT
orr,マイクロ波パワー=500W,RFパワー=5
0Wに設定してシリコン酸化膜13の成膜を行う。In the above anisotropic film formation, the discharge condition is O 2
Gas flow rate = 50 SCCM, chamber gas pressure = 1 mT
orr, microwave power = 500 W, RF power = 5
The silicon oxide film 13 is formed by setting it to 0 W.
【0021】上記のように、シリコン酸化膜13を成膜
した後、上記実施例と同様の手順でポリシリコン膜12
のドライエッチングを行う。After the silicon oxide film 13 is formed as described above, the polysilicon film 12 is formed in the same procedure as in the above embodiment.
Dry etching is performed.
【0022】上記手順によれば、ポリシリコン膜12へ
の酸素プラズマのCVDにおいて、酸素プラズマ中に存
在する酸素イオンが半導体基板10に対して垂直に入射
するため、段差の側壁部分にはシリコン酸化膜13が成
膜されず、上記実施例と同様にポリシリコン膜12が露
出した状態になる。そしてこの状態のウエハ1に対し
て、上記実施例と同様のドライエッチングを行うため、
段差の側壁部分のポリシリコン膜12はエッチング除去
され、かつシリコン酸化膜13とポリシリコン膜12と
は、レジスト膜14をマスクにした良い異方性形状が得
られる。According to the above procedure, in the CVD of oxygen plasma on the polysilicon film 12, the oxygen ions existing in the oxygen plasma enter the semiconductor substrate 10 perpendicularly, so that the side wall of the step is oxidized with silicon oxide. The film 13 is not formed, and the polysilicon film 12 is exposed as in the above embodiment. Since the wafer 1 in this state is dry-etched in the same manner as in the above embodiment,
The polysilicon film 12 on the side wall of the step is removed by etching, and the silicon oxide film 13 and the polysilicon film 12 have a good anisotropic shape using the resist film 14 as a mask.
【0023】上記で説明した2つの実施例においては、
シリコン酸化膜13の上面にレジスト膜14を形成した
後に、当該シリコン酸化膜13をマスクにしてポリシリ
コン膜12を選択的に等方性エッチングする場合を説明
した。しかし、本発明は、シリコン酸化膜13をマスク
にしてポリシリコン膜12を選択的に等方性エッチング
した後に、シリコン酸化膜13の上面にレジスト膜14
を形成しても良い。In the two embodiments described above,
The case where the resist film 14 is formed on the upper surface of the silicon oxide film 13 and then the polysilicon film 12 is selectively isotropically etched using the silicon oxide film 13 as a mask has been described. However, according to the present invention, the resist film 14 is formed on the upper surface of the silicon oxide film 13 after the polysilicon film 12 is selectively isotropically etched using the silicon oxide film 13 as a mask.
May be formed.
【0024】また、シリコン酸化膜13の成膜条件は、
上記の2つの実施例で示した条件に限るものではなく、
シリコン酸化膜13が異方的に成膜される条件であれば
良い。さらに、ポリシリコン膜12及びシリコン酸化膜
13のエッチング条件に関しても、上記の設定に限るも
のではなく、工程によって異方性エッチングあるいは等
方性エッチングされる条件であれば良い。The conditions for forming the silicon oxide film 13 are as follows:
The conditions are not limited to those shown in the above two embodiments,
The condition is that the silicon oxide film 13 is anisotropically formed. Furthermore, the etching conditions for the polysilicon film 12 and the silicon oxide film 13 are not limited to the above settings, but may be any conditions that allow anisotropic etching or isotropic etching depending on the process.
【0025】[0025]
【発明の効果】以上実施例で説明したように、本発明に
よれば段差を有するポリシリコン膜のドライエッチング
において、異方的に成膜したシリコン酸化膜をマスクに
してポリシリコン膜を選択的に等方性エッチングし、そ
の後にレジスト膜をマスクにしてシリコン酸化膜とポリ
シリコン膜を異方性エッチングする。このため、段差の
側壁部分のポリシリコン膜がエッチング除去され、しか
もエッチングによって形成されたポリシリコン膜のパタ
ーンに良い異方性形状が得られる。したがって、段差の
側壁部分に膜残りもなく、精度良くポリシリコン膜のパ
ターンを形成することができるため、半導体装置の信頼
性の向上が期待される。また、酸素イオンの注入によっ
て、ポリシリコン膜の表面にシリコン酸化膜が異方性成
膜されるため、段差を有するポリシリコン膜を膜残りな
くしかも良い異方性形状にドライエッチングすることが
できる。さらに、酸素プラズマのCVDによって、ポリ
シリコン膜の表面にシリコン酸化膜が異方性成膜される
ため、上記と同様に段差を有するポリシリコン膜をドラ
イエッチングすることができる。As described in the above embodiments, according to the present invention, in the dry etching of a polysilicon film having a step, the anisotropically formed silicon oxide film is used as a mask to selectively etch the polysilicon film. Isotropically etched, and then the silicon oxide film and the polysilicon film are anisotropically etched using the resist film as a mask. Therefore, the polysilicon film on the side wall of the step is removed by etching, and a good anisotropic shape is obtained in the pattern of the polysilicon film formed by etching. Therefore, the pattern of the polysilicon film can be accurately formed without any film remaining on the side wall of the step, and the reliability of the semiconductor device is expected to be improved. Moreover, since the silicon oxide film is anisotropically formed on the surface of the polysilicon film by the implantation of oxygen ions, the polysilicon film having a step can be dry-etched into a good anisotropic shape without leaving a film. Furthermore, since the silicon oxide film is anisotropically formed on the surface of the polysilicon film by the CVD of oxygen plasma, the polysilicon film having the step difference can be dry-etched similarly to the above.
【図1】実施例を説明する図である。FIG. 1 is a diagram illustrating an example.
【図2】従来例を説明する図である。FIG. 2 is a diagram illustrating a conventional example.
【図3】従来例を説明する図である。FIG. 3 is a diagram illustrating a conventional example.
【図4】従来例を説明する図である。FIG. 4 is a diagram illustrating a conventional example.
10 半導体基板 12 ポリシリコン膜 13 シリコン酸化膜 14 レジスト膜 10 semiconductor substrate 12 polysilicon film 13 silicon oxide film 14 resist film
Claims (3)
形状に成膜されたポリシリコン膜をドライエッチングす
る方法であって、 前記半導体基板の表面に対して垂直方向にのみ成長させ
る異方性成膜によって、前記ポリシリコン膜の表面にシ
リコン酸化膜を成膜する第1の工程と、 前記シリコン酸化膜の上面の必要部分にレジスト膜を形
成し、その後前記シリコン酸化膜をマスクにして前記ポ
リシリコン膜の露出部分を選択的に等方性エッチングす
るか、あるいは前記シリコン酸化膜をマスクにして前記
ポリシリコン膜の露出部分を選択的に等方性エッチング
し、その後前記シリコン酸化膜の上面の必要部分にレジ
スト膜を形成する第2の工程と、 前記レジスト膜をマスクにして、前記シリコン酸化膜と
前記ポリシリコン膜とを異方性エッチングする第3の工
程とを行うことを特徴とするポリシリコンのドライエッ
チング方法。1. A method of dry-etching a polysilicon film formed in a shape having a step on the upper surface of a semiconductor substrate, wherein anisotropic film growth is performed only in a direction perpendicular to the surface of the semiconductor substrate. A first step of forming a silicon oxide film on the surface of the polysilicon film, a resist film is formed on a necessary portion of the upper surface of the silicon oxide film, and then the silicon oxide film is used as a mask to form the polysilicon film. The exposed portion is selectively isotropically etched, or the exposed portion of the polysilicon film is selectively isotropically etched using the silicon oxide film as a mask, and thereafter, a required portion of the upper surface of the silicon oxide film is formed. A second step of forming a resist film, and anisotropically etching the silicon oxide film and the polysilicon film using the resist film as a mask And a third step of etching the polysilicon.
法において、前記シリコン酸化膜の異方性成膜は、前記
ポリシリコン膜への酸素イオンの注入によることを特徴
とするドライエッチング方法。2. The dry etching method according to claim 1, wherein the anisotropic film formation of the silicon oxide film is performed by implanting oxygen ions into the polysilicon film.
法において、前記シリコン酸化膜の異方性成膜は、前記
ポリシリコン膜への酸素プラズマのCVDによることを
特徴とするドライエッチング方法。3. The dry etching method according to claim 2, wherein the anisotropic deposition of the silicon oxide film is performed by CVD of oxygen plasma on the polysilicon film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12830993A JPH06318576A (en) | 1993-04-30 | 1993-04-30 | Dry etching |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12830993A JPH06318576A (en) | 1993-04-30 | 1993-04-30 | Dry etching |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06318576A true JPH06318576A (en) | 1994-11-15 |
Family
ID=14981593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12830993A Pending JPH06318576A (en) | 1993-04-30 | 1993-04-30 | Dry etching |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06318576A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5766441A (en) * | 1995-03-29 | 1998-06-16 | Robert Bosch Gmbh | Method for manfacturing an orifice plate |
JP2018182103A (en) * | 2017-04-14 | 2018-11-15 | 東京エレクトロン株式会社 | Etching method |
JP2018182104A (en) * | 2017-04-14 | 2018-11-15 | 東京エレクトロン株式会社 | Film deposition method |
-
1993
- 1993-04-30 JP JP12830993A patent/JPH06318576A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5766441A (en) * | 1995-03-29 | 1998-06-16 | Robert Bosch Gmbh | Method for manfacturing an orifice plate |
US5976342A (en) * | 1995-03-29 | 1999-11-02 | Robert Bosch Gmbh | Method for manufacturing an orifice plate |
JP2018182103A (en) * | 2017-04-14 | 2018-11-15 | 東京エレクトロン株式会社 | Etching method |
JP2018182104A (en) * | 2017-04-14 | 2018-11-15 | 東京エレクトロン株式会社 | Film deposition method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8093155B2 (en) | Method of controlling striations and CD loss in contact oxide etch | |
US5470781A (en) | Method to reduce stress from trench structure on SOI wafer | |
JPH1092798A (en) | Etching of single crystalline silicon | |
JP2009076661A (en) | Method for manufacturing semiconductor device | |
EP0536968A2 (en) | Process for forming contact holes in the fabrication of semi-conducteur devices | |
KR100311487B1 (en) | Method for etching of oxidation film | |
US6500727B1 (en) | Silicon shallow trench etching with round top corner by photoresist-free process | |
US6071793A (en) | Locos mask for suppression of narrow space field oxide thinning and oxide punch through effect | |
US6831348B2 (en) | Integrated circuit isolation system | |
JPH06318576A (en) | Dry etching | |
JP5171091B2 (en) | Plasma processing method | |
KR100587039B1 (en) | Manufacturing method for contact hole in semiconductor device | |
US20050042837A1 (en) | Method of controlling depth of trench in shallow trench isolation and method of forming trench for isolation using the same | |
JPH07263406A (en) | Method of manufacturing semiconductor device | |
JPH0629252A (en) | Manufacture of semiconductor device | |
JP3550276B2 (en) | Method for manufacturing semiconductor device | |
JP2006032801A (en) | Semiconductor device manufacturing process | |
JPH07135198A (en) | Etching | |
KR20010060984A (en) | Manufacturing method for contact hole in semiconductor device | |
JPS6272129A (en) | Manufacture of semiconductor device | |
KR19990047250A (en) | Insulation Method of Semiconductor Device | |
JPH0774148A (en) | Dry etching method | |
JPH10223756A (en) | Forming method of contact hole | |
JPH0613473A (en) | Manufacture of semiconductor device | |
JP2004134521A (en) | Method for manufacturing semiconductor device |