JPH06314980A - ノイズ除去回路 - Google Patents

Abstract

(57)【要約】 【目的】 チューナＩＣに外部端子を設けることなく、
ノイズ除去のためのゲート時間を正確に設定することが
できるノイズ除去回路を得る。 【構成】 減算回路３２は、コンポジット信号５４を遅
延回路３１で遅延した遅延信号５５とスイッチ３６を介
して入力されるパイロットキャンセル信号５６との差分
を出力する。スイッチ３６はノイズ検出回路３４による
パルスノイズ非検出時には閉じており、減算回路３２は
コンポジット信号５４からパイロットキャンセル信号５
６を除いた信号を出力する。パルスノイズ検出時にはス
イッチ３６が開き、減算回路３２の出力は両端子間の直
流成分に対応した一定レベルに保持され、パイロット信
号とノイズが除去される。このスイッチ３６は、フリッ
プフロップ６１とカウンタ６２により作成されるゲート
信号８２により制御される。カウンタ６２の被カウント
パルスとしてチューナＩＣ内部のＰＬＬ回路からの４５
６ＫＨｚのパルス信号５９を用いる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＦＭラジオ受信機のノイ
ズ除去回路に関する。

【０００２】

【従来の技術】一般に、ＦＭラジオ受信機ではノイズに
対して各種の対策が講じられ、音質向上が図られてい
る。中でも、車載用のＦＭラジオ受信機では、例えば自
動車から発生するイグニッションノイズが問題となる場
合が多く、これを除去するための各種のノイズ除去回路
が提案され、用いられている。以下、従来のＦＭ受信機
の一般構成とノイズ除去回路について説明する。

【０００３】図７は、従来の一般的なＦＭラジオ受信機
のチューナＩＣの概略構成を表したものである。アンテ
ナ１１で受信したＦＭ波は、ＦＭチューナＩＣ１００に
入力され、まず高周波増幅器（ＲＦ ＡＭＰ）１２で増
幅されたのち、混合器（ＭＩＸ）１４において局部発振
器（Ｌ．ＯＳＣ）１３の出力と混合されて１０．７ＭＨ
ｚの中間周波信号（ＩＦ）に変換され、中間周波増幅器
（ＩＦ ＡＭＰ）１５で増幅される。中間周波増幅器１
５の出力は、ＦＭ検波回路（ＦＭ ＤＥＴ）１６で検波
され、この検波出力（コンポジット信号５４）がノイズ
キャンセラ１７に入力される。ノイズキャンセラ１７
は、ＦＭ検波回路１６の検波出力からパルス状のノイズ
を除去してＦＭマルチプレクサ１８に入力する。ＦＭマ
ルチプレクサ１８は、ノイズキャンセラ１７の出力を左
チャネル（Ｌ）と右チャネル（Ｒ）のステレオ信号に分
離して出力する。

【０００４】図８は、図７におけるノイズキャンセラ１
７の構成を表したものである。前段のＦＭ検波回路１６
から入力されるコンポジット信号５４は、図３に示すよ
うに、Ｌチャネル信号とＲチャネル信号との和信号（Ｌ
＋Ｒ）と差信号（Ｌ−Ｒ）、及び１９ＫＨｚのパイロッ
ト信号が重畳されたものである。

【０００５】コンポジット信号５４中の高周波成分は、
ハイパスフィルタ（ＨＰＦ）３３を介してノイズ検出回
路３４に入力される。ノイズ検出回路３４は、ハイパス
フィルタ３３の出力中に含まれるパルスノイズを検出す
ると、ノイズ検出信号を出力し単安定マルチバイブレー
タ３５に供給する。単安定マルチバイブレータ３５は、
外部端子２３を介して接続されたコンデンサ２４と抵抗
２５からなる時定数回路により定まるパルス幅のゲート
信号をスイッチ３６に供給する。スイッチ３６は、通常
状態でオン（閉）状態であるが、ゲート信号の入力
（“Ｈ”レベル）期間中オフ（開）状態となり、ゲート
信号が“Ｌ”レベルに戻ると再びオン状態に復帰するよ
うになっている。

【０００６】一方、コンポジット信号５４は、遅延回路
３１により、ハイパスフィルタ３３からスイッチ３６ま
での動作による遅延時間と同じだけ遅延される。遅延回
路３１から出力された遅延信号５５は、（＋）端子と
（−）端子間にコンデンサ３７を接続した減算回路３２
の（＋）端子に入力されるとともに、図７のパイロット
信号抽出回路２１に入力される。パイロット信号抽出回
路２１は、遅延信号５５から１９ＫＨｚのパイロット信
号５７を抽出してＰＬＬ（位相ロックループ）回路２２
に供給し、これを基に、ＰＬＬ回路２２は１９ＫＨｚの
パイロットキャンセル信号５６や３８ＫＨｚのステレオ
復調用信号５８を出力する。

【０００７】出力インピーダンスが低いＰＬＬ回路２２
からのパイロットキャンセル信号５６はスイッチ３６
（図８）に供給される。上述のように、スイッチ３６は
ノイズがないときには閉じているため、１９ＫＨｚのパ
イロットキャンセル信号５６はそのまま減算回路３２の
（−）端子に与えられる。従って、この場合には、減算
回路３２の出力６０は、遅延回路３１の出力からパイロ
ット信号５７を除いたもの、すなわち和信号（Ｌ＋Ｒ）
と差信号（Ｌ−Ｒ）のみとなる。

【０００８】一方、ノイズが検出されたときはスイッチ
３６が開きパイロットキャンセル信号５６は減算回路３
２の（−）端子には入力されない。この場合、減算回路
３２の（−）端子は浮いた状態となるため、減算回路３
２の両端子間に接続されたコンデンサ３７の存在によ
り、（−）端子の電位は（＋）端子の電位の変位量と同
じだけ変化する。従って、（＋）端子にノイズが入力さ
れても、両端子間のレベル差は直流分のみとなり、その
出力は一定値を保持する。従って、遅延回路３１の出力
を例えば図４（ａ）とし、スイッチ３６のゲート開の時
間をｔg とすると、減算回路３２の出力６０の波形は図
４（ｂ）のようになる。すなわち、パイロット信号５７
とともにノイズ成分も除去されることとなる。

【０００９】なお、ＰＬＬ回路２２からのステレオ復調
用信号５８はＦＭマルチプレクサ１８に供給され、３８
ｋＨｚサブ信号を振幅変調する差信号（Ｌ−Ｒ）の復調
に用いられる。そして、和信号（Ｌ＋Ｒ）と復調された
差信号（Ｌ−Ｒ）の和及び差を取ることにより、ステレ
オ信号Ｌ及びＲが出力される。

【００１０】

【発明が解決しようとする課題】このように、従来のノ
イズ除去回路では、スイッチ３６のゲート時間を外付け
のＣＲ時定数回路で設定するようになっていたので、チ
ューナＩＣに専用端子が必要になる。このため、ＩＣの
ピン数が増加してＩＣサイズの小型化が困難であった。
また、ＩＣ外部に外付け回路が必要なため、製造上のコ
ストアップの要因にもなっていた。

【００１１】さらに、時定数回路はコンデンサと抵抗で
構成されるため、離散的な値をとる抵抗やコンデンサを
組合せても、所望の時定数を設定できない場合があり、
また、コンデンサや抵抗の温度特性、あるいは公称値か
らのばらつきにより、ゲート時間が不安定になるという
問題があった。

【００１２】この発明は、係る課題を解決するためにな
されたもので、外部端子を設けることなく、ノイズ除去
のためのゲート時間を正確に設定することができるノイ
ズ除去回路を得ることを目的とする。

【００１３】

【課題を解決するための手段】請求項１記載の発明に係
るノイズ除去回路は、中間周波信号をＦＭ検波して得ら
れたコンポジット信号中に含まれるパルスノイズを、ス
イッチを開閉制御することにより除去するノイズ除去回
路において、(i) コンポジット信号からパルスノイズを
検出する検出手段と、(ii)この検出手段がパルスノイズ
を検出したときに当該ノイズ除去回路を含むチューナ回
路内部で用いられる高周波パルスの計数を開始し、所定
パルス数を計数したときにカウントアップするカウンタ
と、(iii) 検出手段がパルスノイズを検出してから前記
カウンタがカウントアップするまでの間、前記スイッチ
を遮断状態にするスイッチ制御手段と、を具備すること
を特徴とするものである。

【００１４】請求項２記載の発明に係るノイズ除去回路
は、請求項１において、さらに、受信したＦＭ波の電界
強度に応じて前記カウンタのカウントアップ値を自動設
定する設定手段を設けたことを特徴とするものである。

【００１５】

【作用】請求項１記載の発明に係るノイズ除去回路で
は、コンポジット信号に含まれるパルスノイズの検出と
同時にスイッチが遮断されてカウンタによる高周波パル
スの計数が開始される一方、カウンタのカウントアップ
と同時にスイッチが接続される。これにより、カウンタ
に設定されたカウントアップ値に応じた期間だけスイッ
チのゲートが開かれることとなり、この間のパルスノイ
ズがパイロットキャンセル信号とともに除去される。

【００１６】請求項２記載の発明に係るノイズ除去回路
では、受信電界強度に応じてカウンタのカウントアップ
値が設定され、スイッチのゲート時間が自動可変とな
る。

【００１７】

【実施例】以下図面に基づき本発明を詳細に説明する。

【００１８】図１は本発明の一実施例におけるノイズ除
去回路を含むチューナＩＣの概略構成を表わしたもので
ある。この図で、従来例（図７）と同一部分には同一の
符号を付し、適宜説明を省略する。

【００１９】このＦＭチューナＩＣ１０の全体的動作
は、従来例の場合とほぼ同様である。すなわち、アンテ
ナ１１で受信したＦＭ波はまず高周波増幅器１２で増幅
されたのち、混合器１４において局部発振器１３の出力
と混合されて１０．７ＭＨｚの中間周波信号に変換さ
れ、さらに中間周波増幅器１５で増幅される。中間周波
増幅器１５の出力はＦＭ検波回路１６で検波され、この
検波出力がコンポジット信号５４としてノイズキャンセ
ラ１９に入力される。ノイズキャンセラ１９は、ＦＭ検
波回路１６の検波出力からパルスノイズを除去し、さら
にＦＭマルチプレクサ１８は、左チャネル（Ｌ）と右チ
ャネル（Ｒ）チャネルのステレオ信号を分離出力する。

【００２０】図２は、図１におけるノイズキャンセラ１
９の構成を詳細に表したものである。前段のＦＭ検波回
路１６（図１）から入力されるコンポジット信号５４
は、図３に示したように、Ｌ，Ｒチャネルの和信号（Ｌ
＋Ｒ）と差信号（Ｌ−Ｒ）、及び１９ＫＨｚのパイロッ
ト信号が重畳されたものであり、従来例で説明したもの
と同じである。

【００２１】コンポジット信号５４は、ハイパスフィル
タ（ＨＰＦ）３３を介してノイズ検出回路３４に入力さ
れる。ノイズ検出回路３４は、ハイパスフィルタ３３の
出力中に含まれるパルスノイズを検出すると、図５
（ａ）に示すようなノイズ検出信号８１をフリップフロ
ップ６１のセット端子に供給する。これにより、フリッ
プフロップ６１のＱ出力端子からは図５（ｂ）に示すよ
うな“Ｈ”レベルのゲート信号８２が出力され、スイッ
チ３６及びカウンタ６２のリセット端子Ｒに入力され
る。

【００２２】スイッチ３６は、通常状態（ノイズのない
状態）で閉じているが、ゲート信号８２の入力（“Ｈ”
レベル）期間中は開状態となり、ゲート信号８２が
“Ｌ”レベルになると再び閉状態に戻るようになってい
る。また、カウンタ６２は、リセット端子Ｒが“Ｌ”レ
ベルでは動作せず、“Ｈ”レベルになると入力端子ＩＮ
に供給されるパルス信号をカウントする。ここでは、入
力端子ＩＮには、図１のＰＬＬ回路２２（後述）から４
５６ＫＨｚのパルス信号５９（図５（ｃ））が入力され
るようになっている。

【００２３】いま、カウンタ６２のカウントアップ値が
“５”に設定されているものとすると、５個目のパルス
のカウント終了時（すなわち、６個目のパルスの立ち上
がり）のタイミングでカウントアップ信号８３（同図
（ｄ））が出力され、フリップフロップ６１のリセット
端子Ｒに供給される。これにより、フリップフロップ６
１のＱ出力端子は“Ｌ”レベルに復帰する。従って、こ
の場合約２μｓ×５＝１０μｓの期間だけスイッチ３６
が開くこととなる。

【００２４】一方、コンポジット信号５４は、遅延回路
３１により、ハイパスフィルタ３３からスイッチ３６ま
での動作による遅延時間と同じだけ遅延された遅延信号
５５として、（＋）端子と（−）端子間にコンデンサ３
７を接続した減算回路３２の（＋）端子に入力されると
ともに、図１のパイロット信号抽出回路２１に入力され
る。パイロット信号抽出回路２１は、遅延信号５５から
１９ＫＨｚのパイロット信号５７を抽出してＰＬＬ回路
２２に供給する。

【００２５】ＰＬＬ回路２２は、従来例（図７）のもの
と同様で、位相比較器（ＰＣ）７１、ローパスフィルタ
（ＬＰＦ）７２、直流増幅器（ＤＣ ＡＭＰ）７３、電
圧制御発振器（ＶＣＯ）７４、１／２分周器７５、１／
１２分周器７６、及び１／２分周器７７等から構成され
る。

【００２６】ここでは、ＶＣＯ７４から９１２ＫＨｚの
パルス信号が出力されて１／２分周器７５で分周され、
４５６ＫＨｚのパルス信号となって次段の１／１２分周
器７６に供給されるとともに、上記したノイズキャンセ
ラ１９のカウンタ６２（図２）にも供給され、スイッチ
３６のゲート信号８２のパルス幅の制御に用いられる。

【００２７】また、１／１２分周器７６から出力される
３８ＫＨｚのステレオ復調用信号５８は、次段の１／２
分周器７７に供給されるとともに、ＦＭマルチプレクサ
１８に供給され、ここで３８ｋＨｚサブ信号を振幅変調
する差信号（Ｌ−Ｒ）の復調に用いられる。そして、こ
れにより分離された和信号（Ｌ＋Ｒ）と差信号（Ｌ−
Ｒ）の和及び差を取ることにより、ステレオ信号Ｌ及び
Ｒが出力される。

【００２８】さらに、１／２分周器７７からは１９ＫＨ
ｚのパルス信号が供給され、位相比較器７１での位相比
較に供されるとともに、パイロットキャンセル信号５６
としてノイズキャンセラ１９のスイッチ３６を介して減
算回路３２に供給される。

【００２９】この減算回路３２の動作は従来の場合と同
様である。すなわち、上述のように、スイッチ３６はノ
イズがないときには閉じているため、１９ＫＨｚのパイ
ロットキャンセル信号５６はそのまま減算回路３２の
（−）端子に与えられる。従って、この場合には、減算
回路３２の出力６０は、遅延回路３１の出力からパイロ
ット信号５７を除いたもの、すなわち和信号（Ｌ＋Ｒ）
と差信号（Ｌ−Ｒ）のみとなる。

【００３０】一方、ノイズが検出されたときはスイッチ
３６が開きパイロットキャンセル信号５６は減算回路３
２の（−）端子には入力されない。この場合、減算回路
３２の（−）端子は浮いた状態となるため、減算回路３
２の両端子間に接続されたコンデンサ３７の存在によ
り、（−）端子の電位は（＋）端子の電位の変位量と同
じだけ変化する。従って、（＋）端子にノイズが入力さ
れても、両端子間のレベル差は直流分のみとなり、その
出力は一定値を保持する。従って、遅延回路３１の出力
を例えば図４（ａ）とし、スイッチ３６のゲート開の時
間をｔg とすると、減算回路３２の出力６０の波形は図
４（ｂ）のようになる。すなわち、パイロット信号５７
とともにノイズ成分も除去されることとなる。

【００３１】なお、上記実施例では、カウンタ６２によ
る被カウントパルスとして１／２分周回路７５の出力
（４５６ＫＨｚ）を用いることとしたが、これに限るも
のではなく、例えばＶＣＯ７４の出力（９１２ＫＨｚ）
を用いるようにしてもよい。この場合、ゲート時間を上
記と同一の１０μｓにするには、カウンタ６２のカウン
トアップ値を“１０”に設定すればよい。また、被カウ
ントパルスとして、中間周波増幅器１５の出力から抽出
した１０．７ＭＨｚの中間周波パルスを用いるようにし
てもよい。

【００３２】このように、チューナ回路内部に存在する
高周波信号を被カウントパルスとして用いるようにすれ
ば、ゲート時間設定用の外付け回路や特別の外部端子を
設ける必要がなくなる。

【００３３】図６は、本発明の第２の実施例におけるノ
イズ除去回路を表したものである。この実施例において
は、カウンタ６２のカウントアップ値を外部のマイクロ
コンピュータ６３から設定可能に構成したものである。
この図に示すように、チューナＩＣ内部にデコーダ６４
を設け、マイクロコンピュータ６３から３本の制御信号
線を接続する。これらの制御線は、チューナ回路の他の
機能の多様化あるいは選択的使用のために設けられた汎
用制御バスの一部であって、本実施例の目的であるゲー
ト時間設定用の外部端子を別途設けることを要求するも
のではない。

【００３４】３つの制御信号のうちの２つはデコーダ６
４でデコードされ、４ビットのカウントアップ設定信号
としてカウンタ６２にセットされる。残りの１つは数Ｍ
Ｈｚのクロック信号であって、デコーダ６４の動作タイ
ミングを司るために用いられるものである。本実施例で
は、このクロック信号８４をカウンタ６２の入力端子Ｉ
Ｎに入力して、被カウントパルスとして用いる。その他
の回路構成は図２の場合と同様である。

【００３５】この第２の実施例では、カウンタ６２のカ
ウントアップ値を外部から任意に設定することができる
ため、極めて汎用性の高いシステムを提供することがで
きる。また、例えばシグナルメータの出力を監視し、受
信ＦＭ波の電界強度に応じてカウンタ６２のカウントア
ップ値を自動可変にすることも容易であり、これにより
ノイズ除去の効果を一層高めることができる。ちなみ
に、受信ＦＭ波の電界強度が弱い場合、ホワイトノイズ
による誤動作が多くなり、信号欠落が多くなるので、カ
ウントアップ値を小にすればよい。また、受信ＦＭ波の
電界強度が強い場合、ホワイトノイズによる誤動作が少
なくなるので、パルスノイズを確実に除去するため、カ
ウントアップ値が大のほうが望ましい。

【００３６】

【発明の効果】以上説明したように、請求項１記載の発
明によれば、内部の高周波信号を被カウントパルスとし
て用い、これをカウンタでカウントしてスイッチゲート
時間を制御することとしたので、従来のような時定数設
定用の特別の外部端子を設ける必要がなく、しかも外付
け回路も不要となる。従って、チューナＩＣの小型化、
製作上の省力化、及びコスト低減に寄与し得るという効
果がある。また、従来のような外付け回路の構成部品の
温度依存性やばらつき等に起因するゲート時間の変動も
なく、ノイズ除去のためのゲート時間の精度を向上する
ことができるという効果もある。

【００３７】請求項２記載の発明によれば、受信電界強
度に応じてカウンタのカウントアップ値を自動設定して
スイッチのゲート時間を自動可変にしたので、電界強度
に応じた適切なノイズ除去が可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるノイズ除去回路を適
用したチューナＩＣの概略構成を示すブロック図であ
る。

【図２】図１におけるノイズ除去回路の内部を詳細に示
したブロック図である。

【図３】ノイズ除去回路に入力されるコンポジット信号
の周波数特性を示す説明図である。

【図４】ノイズ除去回路に入力されるコンポジット信号
と、ノイズ除去回路からの出力信号の波形の一例を示す
説明図である。

【図５】ノイズ除去回路の各信号を示すタイミング図で
ある。

【図６】本発明の第２の実施例におけるノイズ除去回路
を示すブロック図である。

【図７】従来のノイズ除去回路を適用したチューナＩＣ
の概略構成を示すブロック図である。

【図８】図７におけるノイズ除去回路の内部を詳細に示
したブロック図である。

【符号の説明】

１０ ＦＭチューナＩＣ １１ アンテナ １２ 高周波増幅器 １３ 局部発振器 １４ 混合器 １５ 中間周波増幅器 １６ ＦＭ検波回路 １８ ＦＭマルチプレクサ １９ ノイズキャンセラ ２２ ＰＬＬ回路 ３１ 遅延回路 ３２ 減算回路 ３４ ノイズ検出回路 ３６ スイッチ ６１ フリップフロップ ６２ カウンタ ７４ 電圧制御発振器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 中間周波信号をＦＭ検波して得られるコ
   ンポジット信号中に含まれるパルスノイズを、スイッチ
   を開閉制御することにより除去するノイズ除去回路にお
   いて、 前記コンポジット信号からパルスノイズを検出する検出
   手段と、 この検出手段がパルスノイズを検出したときに当該ノイ
   ズ除去回路を含むチューナ回路内部で用いられる高周波
   パルスの計数を開始し、所定パルス数を計数したときに
   カウントアップするカウンタと、 前記検出手段がパルスノイズを検出してから前記カウン
   タがカウントアップするまでの間、前記スイッチを遮断
   状態にするスイッチ制御手段と、 を具備することを特徴とするノイズ除去回路。
2. 【請求項２】 請求項１において、さらに、受信したＦ
   Ｍ波の電界強度に応じて前記カウンタのカウントアップ
   値を自動設定する設定手段を設けたことを特徴とするノ
   イズ除去回路。