JPH06310564A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH06310564A
JPH06310564A JP5092748A JP9274893A JPH06310564A JP H06310564 A JPH06310564 A JP H06310564A JP 5092748 A JP5092748 A JP 5092748A JP 9274893 A JP9274893 A JP 9274893A JP H06310564 A JPH06310564 A JP H06310564A
Authority
JP
Japan
Prior art keywords
cap
semiconductor chip
package substrate
semiconductor device
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5092748A
Other languages
Japanese (ja)
Inventor
Yuichiro Taguma
祐一郎 田熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5092748A priority Critical patent/JPH06310564A/en
Publication of JPH06310564A publication Critical patent/JPH06310564A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To prevent the breakdown of a protruding electrode part caused by the difference in thermal expansion coefficient of a semiconductor chip, whose rear surface is in contact with a cap and mounted on a package substrate by face-down bonding. CONSTITUTION:A semiconductor device 1 has a package substrate 2 having a protruding electrode 3 on the main surface, a semiconductor chip 6 having the protruding electrode 7 facing the protruding electrode 3 and an anisotropic conducting film 5 which is provided between the main surface of the semiconductor chip 6 and the main surface of the package substrate 2 and is electrically connects the electrode of the package substrate and the electrode of the semiconductor chip 6. Furthermore, the semiconductor device comprises a cap 15 which covers the semiconductor chip 6 and is attached to the package substrate 2, and a heat transfer film 17 which is elastically provided between the rear surface of the semiconductor chip 6 and the ceiling of the cap 15 and brings the semiconductor chip 6 and the cap 15 into the cap 15 are connected with the contact structure. Therefore, large thermal stress does not act on the protruding electrode 7, and the breakdown is prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は半導体装置、特に半導体
チップがフェイスダウンボンディングによってパッケー
ジ基板に取り付けられるとともに、半導体チップを被う
キャップの天井面に半導体チップの裏面を接触させて半
導体チップの裏面からの放熱を図る半導体装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, in particular, a semiconductor chip is attached to a package substrate by face-down bonding, and the back surface of the semiconductor chip is brought into contact with the ceiling surface of a cap covering the semiconductor chip so that the back surface of the semiconductor chip is in contact. The present invention relates to a semiconductor device that radiates heat from a device.

【０００２】[0002]

【従来の技術】コンピュータ等に使用されるＩＣ（集積
回路），ＬＳＩ等半導体装置は、信頼性が高いものが要
求されている。たとえば、日経ＢＰ社発行「日経エレク
トロニクス」1990年12月10日号、P209〜P241「大型コン
ピュータＭ−８８０の処理方式とハードウエア技術」に
は、コンピュータに組み込まれるＬＳＩの実装構造につ
いて記載されている。また、同様の内容が日立評論社発
行「日立評論」1991年第２号、同年２月25日発行、Ｐ41
〜Ｐ48「超大形プロセッサグループ“ＨＩＴＡＣＭ−８
８０”のハードウェア技術」にも記載されている。2. Description of the Related Art Semiconductor devices such as ICs (integrated circuits) and LSIs used in computers are required to have high reliability. For example, in the December 10, 1990 issue of Nikkei Electronics, Nikkei Electronics BP, P209 to P241, "Processing Method and Hardware Technology of Large Computer M-880," the mounting structure of the LSI incorporated in the computer is described. There is. In addition, the same content is published by Hitachi Hyoronsha "Hitachi Hyoron", No. 1991, No. 2, February 25, the same year, P41
~ P48 "Super Large Processor Group" HITAC M-8
80 "Hardware Technology".

【０００３】これらの文献によれば、コンピュータを構
成する命令プロセサおよびシステム制御装置のＬＳＩチ
ップは、新たに開発されたＭＣＣ（micro carrier for
LSIchip）と呼ぶパッケージに封止されている。命令プ
ロセサを構成する大型のプロセッサ・ボードは、４６層
の多層プリント基板と、この多層プリント基板の一面に
配設された２０個のモジュール・コネクタと、これらモ
ジュール・コネクタに取り付けられた高密度モジュール
と、前記高密度モジュールの水冷ジャケットに冷却水を
循環させる冷却機構等とからなっている。According to these documents, the instruction processor and the LSI chip of the system controller constituting the computer are newly developed MCC (micro carrier for micro carrier for).
It is sealed in a package called LSI chip). The large processor board that constitutes the instruction processor is a multilayer printed circuit board of 46 layers, 20 module connectors arranged on one surface of the multilayer printed circuit board, and high density modules attached to these module connectors. And a cooling mechanism for circulating cooling water in the water cooling jacket of the high-density module.

【０００４】高密度モジュールは、４４層のＡｌＮを主
体とする多層セラミック基板（モジュール基板）と、こ
のモジュール基板に搭載される３６〜４１個のＭＣＣ
と、前記ＭＣＣの上に載るセラミック（ＡｌＮ：窒化ア
ルミ）製の小型フィン（マイクロフィン）と、前記モジ
ュール基板に気密的に取り付けられかつ前記ＭＣＣ等を
被うＡｌＮからなるセラミック・キャップ（モジュール
・キャップ）と、前記モジュール・キャップ上に熱伝導
グリースを介して接触する水冷ジャケットとからなって
いる。前記モジュール基板の層数は、表裏２層，信号１
８層，整合用１１層，電源・接地１３層の合計４４層で
ある。表面層には、ＭＣＣのボンディング・パッド、設
計変更や製造欠陥などの補修用パターン、インサーキッ
ト・テスト用のプロービング・パッドなど約４万個のパ
ターンがある。また、モジュール基板の裏面層には端子
ピンのろう付け用パッドと、裏面補修用パッドが準備さ
れている。裏面の端子ピンは合計２５２１ピンである。
端子ピンは２．７ｍｍピッチの面心格子配列となってい
る。隣接するピンとの間隔は１．９１ｍｍである。一
方、前記マイクロフィンの上部は櫛の歯状に切り込み
（下櫛歯）が入っているとともに、モジュール・キャッ
プの前記ＭＣＣに対面する内面（天井面）にも櫛の歯状
に切り込み（上櫛歯）が入り、上・下櫛歯が噛み合って
熱を伝えるようになっている。また、セラミック・キャ
ップ内には、熱伝導性と不活性雰囲気を確保するために
Ｈｅガスが充填され、櫛歯間の微小な隙間では、Ｈｅガ
スを介して放熱がされる。モジュールの大きさは１０６
ｍｍ角である。The high-density module comprises a multilayer ceramic substrate (module substrate) mainly composed of 44 layers of AlN, and 36 to 41 MCCs mounted on the module substrate.
And a ceramic (AlN: aluminum nitride) small fin (microfin) mounted on the MCC, and a ceramic cap (module) that is airtightly attached to the module substrate and covers the MCC and the like. Cap) and a water cooling jacket which contacts the module cap through a thermal grease. The number of layers of the module substrate is two layers on the front and back sides and one signal.
There are a total of 44 layers, 8 layers, 11 layers for matching, and 13 layers for power supply / grounding. The surface layer has approximately 40,000 patterns such as MCC bonding pads, repair patterns for design changes and manufacturing defects, and probing pads for in-circuit testing. Further, on the back surface layer of the module substrate, there are prepared a brazing pad for the terminal pin and a back surface repairing pad. The total number of terminal pins on the back surface is 2521.
The terminal pins have a 2.7 mm pitch face-centered lattice arrangement. The space between adjacent pins is 1.91 mm. On the other hand, the upper part of the microfin has a comb tooth-shaped cut (lower comb tooth), and the inner surface (ceiling surface) of the module cap facing the MCC has a comb tooth-shaped cut (upper comb tooth). Teeth) are inserted, and the upper and lower comb teeth mesh with each other to transfer heat. In addition, He gas is filled in the ceramic cap in order to secure thermal conductivity and an inert atmosphere, and heat is dissipated through He gas in a minute gap between the comb teeth. Module size is 106
mm square.

【０００５】ＭＣＣは、ムライト系セラミック（熱膨張
係数３．５×１０-6／°Ｃ）からなるＭＣＣ基板と、こ
のＭＣＣ基板上にハンダ・バンプを介して搭載（フリッ
プチップ）するシリコン（Ｓｉ：熱膨張係数３．０×１
０-6／°）からなるＬＳＩチップと、前記ＬＳＩチップ
を被うとともにＭＣＣ基板にハンダ封止されるＡｌＮ
（熱膨張係数３．８×１０-6／°Ｃ）からなるＭＣＣキ
ャップ（ＡｌＮキャップ）と、前記ＭＣＣ基板の露出面
（下面）に設けられるハンダ・バンプとからなってい
る。また、前記ＬＳＩチップの背面は、放熱（伝熱）の
ためにハンダによってＭＣＣキャップの天井に接続され
ている。前記ＭＣＣ基板は、厚膜導体７層，薄膜導体５
層，薄膜抵抗１層からなる厚膜／薄膜混成基板構造とな
るとともに、ＬＳＩチップのバンプ・ピッチ（最小２５
０μｍ間隔）と、ＭＣＣを搭載するモジュール基板の格
子ピッチ（ハンダ・バンプは４５０μｍ格子）の整合を
とるようになっている。ＭＣＣは１０〜１２ｍｍ角の大
きさとなっている。The MCC is an MCC substrate made of mullite ceramic (coefficient of thermal expansion 3.5 × 10 −6 / ° C) and silicon (Si) mounted (flip-chip) on the MCC substrate via solder bumps. : Coefficient of thermal expansion 3.0 × 1
LSI chip consisting of 0 -6 / °) and AlN which covers the LSI chip and is solder-sealed on the MCC substrate
It is composed of an MCC cap (AlN cap) having a thermal expansion coefficient of 3.8 × 10 −6 / ° C. and a solder bump provided on the exposed surface (lower surface) of the MCC substrate. Further, the back surface of the LSI chip is connected to the ceiling of the MCC cap by soldering for heat dissipation (heat transfer). The MCC substrate includes a thick film conductor 7 layer and a thin film conductor 5
Layer / thin film resistor consisting of a thick film / thin film hybrid substrate structure and bump pitch of LSI chip (25 min minimum)
(0 μm interval) and the grid pitch (450 μm grid for solder bumps) of the module substrate on which the MCC is mounted are matched. The MCC has a size of 10 to 12 mm square.

【０００６】また、接続・封止等に使っているハンダ材
料は、ＬＳＩチップのハンダ・バンプの融点が最も高
く、モジュール・キャップを封止するハンダの融点が最
も低くなるように選ばれ、組み立て工程での温度階層を
つけ、接続の信頼性を上げている。The solder material used for connection and sealing is selected so that the solder bumps of the LSI chip have the highest melting point and the solder that seals the module cap has the lowest melting point. The temperature hierarchy in the process is added to increase the reliability of the connection.

【０００７】ＬＳＩチップで発生した熱は、ＬＳＩチッ
プ背面（裏面）のハンダを通ってＭＣＣキャップに伝わ
る。ＭＣＣキャップに伝わった熱は、マイクロフィン，
モジュール・キャップ，グリース，水冷ジャケットと順
次伝わって冷却水に放出される。The heat generated in the LSI chip is transmitted to the MCC cap through the solder on the back surface (back surface) of the LSI chip. The heat transferred to the MCC cap is
It is discharged to the cooling water through the module cap, grease and water cooling jacket.

【０００８】一方、配線（電極）間を電気的に接続する
ものとして、異方性導電フィルムあるいは異方性導電接
着剤と呼称されるものが知られている。たとえば、日経
ＢＰ社発行「日経エレクトロニクス」1989年７月24日
号、P112およびP113にはカラー液晶パネルのガラス基板
上の配線と、フレキシブル基板の配線を異方性導電フィ
ルムで電気的に接続した例が示されている。また、工業
調査会発行「電子材料」1990年５月号、同年５月１日発
行、Ｐ82〜Ｐ87には、異方性導電接着剤を用いてＩＣ
（集積回路装置）の接続を行った例が示されている。こ
の文献には、絶縁性接着剤中に金属粒子を入れた異方性
導電膜（異方性導電フィルム）が紹介されている。ま
た、この文献には、「樹脂としては熱可塑性系接着剤と
熱硬化性系接着剤に大別され, 導電粒子としては, ハン
ダ粒子, 樹脂にメッキを施した粒子などがある。異方性
導電膜接着作業を行うにはホットプレスが必要である。
温度, 圧力, 加圧（加熱）時間の制御，平面の精度出し
などの機械的精度が主な要因となる。温度範囲は１１０
〜１３０℃で，ハンダを用いる場合に比べて著しい低温
度化が達成されている。圧力は３５〜７５ｋｇ／ｃｍ3
を必要とする。異方性導電フィルムでは，微小電流であ
ってもオームの法則が成立する。」と記載され、さら
に、ＩＣ接続においては、ＩＣ電極が９０μｍ□，ＩＣ
電極のピッチが１８０μｍとなるものの異方性導電接着
剤による接続例について記載されている。On the other hand, what is called an anisotropic conductive film or an anisotropic conductive adhesive is known as one for electrically connecting wirings (electrodes). For example, in “Nikkei Electronics”, July 24, 1989, issued by Nikkei BP, P112 and P113, the wiring on the glass substrate of the color liquid crystal panel and the wiring on the flexible substrate are electrically connected by an anisotropic conductive film. An example is shown. Also, "Electronic Materials" issued by the Industrial Research Council, May 1990 issue, issued May 1, the same year, P82 to P87 use IC with an anisotropic conductive adhesive.
An example in which (integrated circuit device) is connected is shown. This document introduces an anisotropic conductive film (anisotropic conductive film) in which metal particles are put in an insulating adhesive. In addition, in this document, "resins are roughly classified into thermoplastic adhesives and thermosetting adhesives, and conductive particles include solder particles and resin-plated particles. A hot press is required to carry out the conductive film bonding work.
The main factors are mechanical accuracy such as control of temperature, pressure, pressurization (heating) time, and precision of flat surface. The temperature range is 110
At ˜130 ° C., a significantly lower temperature is achieved as compared with the case of using solder. Pressure is 35-75 kg / cm 3
Need. In an anisotropic conductive film, Ohm's law holds even with a small current. ], And in the IC connection, the IC electrode is 90 μm □, IC
An example of connection using an anisotropic conductive adhesive although the electrode pitch is 180 μm is described.

【０００９】[0009]

【発明が解決しようとする課題】半導体装置の集積度が
向上するにつれて、その入出力信号用電極あるいは電源
用電極の数が大幅に増大する。そこで、ＣＣＢ（Contro
lled Collapse Bonding）法が採用され、半導体チップ
の表面全面に電極（バンプ電極）を設け、フェイスダウ
ンボンディングによってパッケージ基板に半導体チップ
を重ねるように接続する従来構造が多用されている。ま
た、半導体チップの裏面からの良好な放熱性を確保する
ために、キャップの天井面（内面）に半田等によって半
導体チップの裏面を接着している。前記ＣＣＢ構造は、
半導体チップとパッケージ基板との間で、熱膨張係数差
が大きくなると、温度サイクル等によって電極接続部
（ＣＣＢ接続部）が破損する等の重大な欠陥が発生する
ため、従来のこの種の半導体装置構造を採用する場合
は、前記文献にも記載されているように、それぞれの材
料の熱膨張係数を考慮する必要があり、使用する材料も
シリコンカーバイト（ＳｉＣ）や窒化アルミ等と制限さ
れ、コストの低減化が妨げられている。As the degree of integration of semiconductor devices is improved, the number of input / output signal electrodes or power supply electrodes is significantly increased. Therefore, CCB (Contro
lled Collapse Bonding) method is adopted, and a conventional structure in which electrodes (bump electrodes) are provided on the entire surface of a semiconductor chip and the semiconductor chip is connected to the package substrate by face down bonding so as to be overlaid is often used. Further, in order to ensure good heat dissipation from the back surface of the semiconductor chip, the back surface of the semiconductor chip is bonded to the ceiling surface (inner surface) of the cap by soldering or the like. The CCB structure is
When the difference in coefficient of thermal expansion between the semiconductor chip and the package substrate becomes large, a serious defect such as damage to the electrode connection portion (CCB connection portion) due to temperature cycle or the like occurs, so that the conventional semiconductor device of this type is used. When adopting the structure, as described in the above-mentioned document, it is necessary to consider the thermal expansion coefficient of each material, and the material used is also limited to silicon carbide (SiC) or aluminum nitride, Cost reduction is hindered.

【００１０】本発明の目的は、相互に接続される部品の
熱膨張係数の差によって半導体チップが損傷を受けるこ
とのない半導体装置を提供することにある。本発明の前
記ならびにそのほかの目的と新規な特徴は、本明細書の
記述および添付図面からあきらかになるであろう。An object of the present invention is to provide a semiconductor device in which a semiconductor chip is not damaged by a difference in thermal expansion coefficient between components connected to each other. The above and other objects and novel features of the present invention will be apparent from the description of the present specification and the accompanying drawings.

【００１１】[0011]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の電子装置は、外
部電極端子を有しかつ主面に複数の突状電極を有するパ
ッケージ基板と、主面に前記パッケージ基板の突状電極
に対応するように配設された突状電極を有しかつこれら
電極が前記パッケージ基板の各電極に電気的に接続され
る半導体チップと、前記半導体チップの主面とパッケー
ジ基板の主面間に介在されかつ前記パッケージ基板の電
極と半導体チップの電極を押し潰しによって形成された
導電層で電気的に接続する異方性導電フィルムと、前記
半導体チップを被いかつ前記パッケージ基板に取り付け
られるキャップと、前記半導体チップの裏面とキャップ
の天井面間に弾力的に介在されかつ前記半導体チップと
キャップを密着させる熱伝達フィルムとからなってい
る。この熱伝達フィルムは、弾性体からなる樹脂中に熱
伝導率の高いダイヤモンド粉末等が混在されている。The outline of the representative ones of the inventions disclosed in the present application will be briefly described as follows. That is, the electronic device of the present invention includes a package substrate having external electrode terminals and a plurality of projecting electrodes on the main surface, and a projecting member provided on the main surface so as to correspond to the projecting electrodes of the package substrate. A semiconductor chip having a strip-shaped electrode and these electrodes being electrically connected to each electrode of the package substrate; and an electrode of the package substrate and a semiconductor interposed between the main surface of the semiconductor chip and the main surface of the package substrate. Anisotropic conductive film for electrically connecting with a conductive layer formed by crushing electrodes of a chip, a cap covering the semiconductor chip and attached to the package substrate, a back surface of the semiconductor chip and a ceiling surface of the cap The heat transfer film is elastically interposed between the heat transfer film and the semiconductor chip to bring the cap into close contact with the heat transfer film. In this heat transfer film, diamond powder having a high thermal conductivity is mixed in a resin made of an elastic material.

【００１２】本発明の他の実施例では、前記パッケージ
基板とキャップとの固定は、キャップに設けた爪の折り
曲げによるパッケージ基板への引っ掛けによって固定さ
れている。In another embodiment of the present invention, the package substrate and the cap are fixed to each other by hooking the package substrate by bending a claw provided on the cap.

【００１３】本発明の他の実施例では、前記パッケージ
基板とキャップとの固定は、パッケージ基板とキャップ
の周囲を保持する弾力的に作用するクランパによって固
定されている。In another embodiment of the present invention, the package substrate and the cap are fixed to each other by a resiliently acting clamper which holds the periphery of the package substrate and the cap.

【００１４】[0014]

【作用】本発明の半導体装置は、半導体チップの電極と
パッケージ基板の電極は異方性導電フィルムの導電層に
よって接触構造で電気的に接続されているとともに、半
導体チップの裏面は熱伝達フィルムの導電層によってキ
ャップの天井面に接触構造で接続されていることから、
半導体チップとパッケージ基板およびキャップ間には、
それぞれの熱膨張係数差による熱応力が作用し難くな
り、半導体チップの電極部分の損傷が防止できるという
効果が得られる。したがって、本発明の半導体装置で
は、熱膨張係数差に起因する熱応力についての設計の余
裕度が高くなり、パッケージ基板やキャップの材質の選
択が容易となるとともに、材料費の低減が達成できる。According to the semiconductor device of the present invention, the electrodes of the semiconductor chip and the electrodes of the package substrate are electrically connected by a contact structure by a conductive layer of an anisotropic conductive film, and the back surface of the semiconductor chip is made of a heat transfer film. Since it is connected to the ceiling surface of the cap by a conductive layer in a contact structure,
Between the semiconductor chip and the package substrate and cap,
The thermal stress due to the difference in the respective thermal expansion coefficients is less likely to act, and the effect of preventing damage to the electrode portion of the semiconductor chip is obtained. Therefore, in the semiconductor device of the present invention, the design margin with respect to the thermal stress due to the difference in thermal expansion coefficient is increased, the material of the package substrate and the cap can be easily selected, and the material cost can be reduced.

【００１５】本発明の他の実施例では、パッケージ基板
とキャップは強固な固定ではなく、爪の折り曲げによる
固定構造やクランパによる固定構造であることから、熱
膨張係数差に起因する熱応力についての設計の余裕度が
更に高くなり、パッケージ基板やキャップの材質の選択
が容易となり、材料費の低減が達成できる。In another embodiment of the present invention, the package substrate and the cap are not firmly fixed, but are fixed by bending the claws or fixed by a clamper. The design margin is further increased, the materials for the package substrate and the cap are easily selected, and the material cost can be reduced.

【００１６】[0016]

【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図１は本発明の一実施例による半導体装置
の要部を示す模式的断面図、図２は同じく半導体装置に
おける半導体チップのバンプ電極の接続状態を示す模式
的拡大断面図、図３は同じく半導体装置における半導体
チップの裏面の接続状態を示す模式的拡大断面図、図４
は同じく半導体装置の模式的分解断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic sectional view showing a main part of a semiconductor device according to an embodiment of the present invention, FIG. 2 is a schematic enlarged sectional view showing a connection state of bump electrodes of a semiconductor chip in the semiconductor device, and FIG. FIG. 4 is a schematic enlarged cross-sectional view showing the connection state of the back surface of the semiconductor chip in the device.
FIG. 3 is a schematic exploded cross-sectional view of the same semiconductor device.

【００１７】本発明の半導体装置１は、前記ＭＣＣと同
様の回路構成となっている。図１に示すように、多層配
線基板構造からなるパッケージ基板２は、主面（上面）
に突出した電極（突状電極）３を複数有するとともに、
裏面にはピングリッド状にリード４が植設されている。
これらリード４と、パッケージ基板２の主面の突状電極
３は、図示はしないが内部配線によって電気的に接続さ
れている。このパッケージ基板２は、従来使用されてい
る高価なムライト系セラミックを使用することなく、ア
ルミナ系，ガラスエポキシレジン系等比較的安価な配線
基板によって形成されている。The semiconductor device 1 of the present invention has a circuit configuration similar to that of the MCC. As shown in FIG. 1, the package substrate 2 having a multilayer wiring board structure has a main surface (upper surface).
In addition to having a plurality of protruding electrodes (projecting electrodes) 3
The leads 4 are planted on the back surface in a pin grid shape.
Although not shown, these leads 4 and the projecting electrodes 3 on the main surface of the package substrate 2 are electrically connected by internal wiring. The package substrate 2 is formed of a relatively inexpensive wiring substrate such as an alumina type or a glass epoxy resin type without using an expensive mullite type ceramic which is conventionally used.

【００１８】前記パッケージ基板２の主面には、異方性
導電フィルム５を介して半導体チップ６が搭載されてい
る。半導体チップ６はシリコンからなるＬＳＩチップと
なり、主面（下面）には突出した半田バンプからなる電
極（突状電極）７が複数設けられている。これらの突状
電極７は、前記パッケージ基板２の突状電極３に対面す
る配列パターンとなっている。前記異方性導電フィルム
５は、図２に詳細に示すように、弾力性を有する絶縁樹
脂１０中に白丸で示すような導電粒子１１が分散状態で
含有されている。また、この異方性導電フィルム５は、
パッケージ基板２と半導体チップ６との接続に際して加
圧，加熱処理がなされていることから、図２および図１
に示すように、前記パッケージ基板２の突状電極３と半
導体チップ６の突状電極７間に多数の導電粒子１１が挟
まって導電層１２を構成し、突状電極３と突状電極７と
を電気的に接続している。A semiconductor chip 6 is mounted on the main surface of the package substrate 2 via an anisotropic conductive film 5. The semiconductor chip 6 is an LSI chip made of silicon, and a plurality of electrodes (protruding electrodes) 7 made of protruding solder bumps are provided on the main surface (lower surface). These protruding electrodes 7 have an array pattern facing the protruding electrodes 3 of the package substrate 2. As shown in detail in FIG. 2, the anisotropic conductive film 5 contains conductive particles 11 in a dispersed state in an insulating resin 10 having elasticity. Moreover, this anisotropic conductive film 5 is
Since pressure and heat treatment are performed when connecting the package substrate 2 and the semiconductor chip 6, FIG.
As shown in FIG. 3, a large number of conductive particles 11 are sandwiched between the projecting electrodes 3 of the package substrate 2 and the projecting electrodes 7 of the semiconductor chip 6 to form the conductive layer 12, and the projecting electrodes 3 and the projecting electrodes 7 are formed. Are electrically connected.

【００１９】一方、前記パッケージ基板２の主面側に
は、アルミナで形成されたキャップ１５が半田１６（融
点が２７５〜３００℃程度のＰｂ／Ｓｎ合金）を介して
固定されている。このキャップ１５は、下部が開口した
箱構造となり前記半導体チップ６を気密的に被う。ま
た、キャップ１５と半導体チップ６の裏面との間には、
熱伝達フィルム１７が介在されている。この熱伝達フィ
ルム１７は、図３に示すように、弾力性のある樹脂１８
中に熱伝導率の高い粒子１９が含有されている。この熱
伝達フィルム１７は、半導体チップ６とキャップ１５と
の接続時、少なくとも加圧処理が施され、前記粒子１９
群がキャップ１５と半導体チップ６の裏面間に繋がって
挟まれて熱伝達層２０を構成している。したがって、半
導体チップ６で発生した熱は、前記熱伝達層２０を通っ
て速やかにキャップ１５に伝達され、キャップ１５の表
面から放熱が行われる。図示はしないが、前記キャップ
１５に放熱フィンが取り付けられれば、熱はこの放熱フ
ィンから効果的に放散されることになる。なお、前記粒
子１９としては、熱伝導率の高いものとして、ダイヤモ
ンド（熱伝導率６．６０Ｗ／ｃｍ・ｄｅｇ：２７３°
Ｋ）の粉末、金属粉末としてはＡｇ（熱伝導率４．２８
Ｗ／ｃｍ・ｄｅｇ：２７３°Ｋ）、Ｃｕ（熱伝導率４．
０１Ｗ／ｃｍ・ｄｅｇ：２７３°Ｋ）の粉末が用いられ
る。また、粒子１９として樹脂１８に比較して熱伝導率
が良好なセラミック粉末も使用されている。また、前記
樹脂１８も熱伝導性の良好なものが選択使用されてい
る。On the other hand, on the main surface side of the package substrate 2, a cap 15 made of alumina is fixed via a solder 16 (Pb / Sn alloy having a melting point of about 275 to 300 ° C.). The cap 15 has a box structure with an open bottom, and covers the semiconductor chip 6 in an airtight manner. Further, between the cap 15 and the back surface of the semiconductor chip 6,
The heat transfer film 17 is interposed. As shown in FIG. 3, the heat transfer film 17 is made of a resin 18 having elasticity.
The particles 19 having high thermal conductivity are contained therein. The heat transfer film 17 is subjected to at least a pressure treatment when the semiconductor chip 6 and the cap 15 are connected to each other, and
The group is connected and sandwiched between the cap 15 and the back surface of the semiconductor chip 6 to form the heat transfer layer 20. Therefore, the heat generated in the semiconductor chip 6 is quickly transferred to the cap 15 through the heat transfer layer 20, and the heat is radiated from the surface of the cap 15. Although not shown, if a heat radiation fin is attached to the cap 15, the heat is effectively dissipated from this heat radiation fin. It should be noted that as the particles 19, diamond having a high thermal conductivity (thermal conductivity 6.60 W / cm · deg: 273 °) is used.
The powder of K) and the metal powder are Ag (thermal conductivity 4.28).
W / cm · deg: 273 ° K, Cu (heat conductivity 4.
A powder of 01 W / cm · deg: 273 ° K) is used. Further, as the particles 19, a ceramic powder having a better thermal conductivity than the resin 18 is also used. Further, as the resin 18, one having a good thermal conductivity is selectively used.

【００２０】このような半導体装置１の製造において
は、図４に示すように、リード４が取り付けられたパッ
ケージ基板２が用意された後、このパッケージ基板２上
に異方性導電フィルム５，半導体チップ６，熱伝達フィ
ルム１７およびキャップ１５が相互に位置決めされて重
ねられる。そして、パッケージ基板２に対して相対的に
キャップ１５が押し付けられて加圧され、かつキャップ
１５の下面に設けられた半田１６の溶融によってパッケ
ージ基板２とキャップ１５が固定される。この際、半導
体チップ６とパッケージ基板２の間の異方性導電フィル
ム５は、図２に示すように、パッケージ基板２と半導体
チップ６の突状電極３，７間で強く押し潰される。これ
により、突状電極３，７間の異方性導電フィルム５内で
は、導電粒子１１が相互に接触しかつ熱によって一体と
なって導電層１２が形成される。この導電層１２は、突
状電極３および突状電極７に加圧力によって密着するこ
とになる。したがって、対応する突状電極３および突状
電極７は、前記導電層１２によって電気的に接続される
ことになる。また、半導体チップ６とキャップ１５間の
熱伝達フィルム１７も、パッケージ基板２に対するキャ
ップ１５の相対的な押し付けによって押し潰され、図３
に示すように、熱伝導率の高い粒子１９が相互に接触し
かつ一体となって熱伝達層２０を形成するため、この熱
伝達層２０を介して半導体チップ６裏面とキャップ１５
の天井面が接触するようになる。前記熱伝達層２０は、
ダイヤモンド粉末を始めとする熱伝導率の高い粒子で形
成されていることから、半導体チップ６で発生した熱を
速やかにキャップ１５に伝達することができる。In manufacturing such a semiconductor device 1, as shown in FIG. 4, after the package substrate 2 to which the leads 4 are attached is prepared, the anisotropic conductive film 5 and the semiconductor are formed on the package substrate 2. The chip 6, the heat transfer film 17 and the cap 15 are positioned with respect to each other and stacked. Then, the cap 15 is pressed and pressed relative to the package substrate 2, and the package 16 is fixed to the package substrate 2 by melting the solder 16 provided on the lower surface of the cap 15. At this time, the anisotropic conductive film 5 between the semiconductor chip 6 and the package substrate 2 is strongly crushed between the package substrate 2 and the projecting electrodes 3 and 7 of the semiconductor chip 6, as shown in FIG. As a result, in the anisotropic conductive film 5 between the protruding electrodes 3 and 7, the conductive particles 11 are in contact with each other and integrated by heat to form the conductive layer 12. The conductive layer 12 comes into close contact with the projecting electrodes 3 and 7 by a pressing force. Therefore, the corresponding protruding electrodes 3 and 7 are electrically connected by the conductive layer 12. The heat transfer film 17 between the semiconductor chip 6 and the cap 15 is also crushed by the relative pressing of the cap 15 against the package substrate 2,
As shown in FIG. 3, since the particles 19 having high thermal conductivity are in contact with each other and integrally form the heat transfer layer 20, the back surface of the semiconductor chip 6 and the cap 15 are interposed via the heat transfer layer 20.
The ceiling surface of the will come into contact. The heat transfer layer 20 is
Since it is formed of particles having high thermal conductivity such as diamond powder, heat generated in the semiconductor chip 6 can be quickly transferred to the cap 15.

【００２１】[0021]

【発明の効果】（１）本発明の半導体装置は、半導体チ
ップの突状電極が設けられた主面および裏面は異方性導
電フィルムまたは熱伝達フィルムを介して所定部がパッ
ケージ基板またはキャップに接触構造で接続されるた
め、半導体チップに大きな熱応力が加わり難くなり、半
導体チップの突状電極部分にクラックが入るような損傷
が起きず、信頼度が高いという効果が得られる。(1) According to the semiconductor device of the present invention, the main surface and the back surface of the semiconductor chip on which the protruding electrodes are provided are provided with a predetermined portion on the package substrate or the cap via the anisotropic conductive film or the heat transfer film. Since the semiconductor chips are connected by the contact structure, it is difficult to apply a large thermal stress to the semiconductor chip, and the projecting electrode portion of the semiconductor chip is not damaged by cracks, and the reliability is high.

【００２２】（２）上記（１）により、本発明の半導体
装置にあっては、半導体チップとパッケージ基板および
キャップとの接続は、接着のような強固な接続でないこ
とから、パッケージ基板やキャップの材質は、半導体チ
ップを構成するシリコンの熱膨張係数に近似した材料を
選択使用する必要もなくなり、安価でかつ加工性の良好
な材質を選択できるという効果が得られる。(2) According to the above (1), in the semiconductor device of the present invention, the connection between the semiconductor chip and the package substrate and the cap is not a strong connection such as adhesion, so that the package substrate and the cap are not connected. As a material, it is not necessary to select and use a material having a coefficient of thermal expansion close to that of silicon constituting a semiconductor chip, and it is possible to obtain an effect that a material that is inexpensive and has good workability can be selected.

【００２３】（３）本発明の半導体装置においては、半
導体チップの裏面とキャップの天井面との間に介在させ
た熱伝達フィルムは、熱伝導率の高いダイヤモンド粉末
等を含み、かつこれらダイヤモンド粉末等による熱伝達
層が前記半導体チップとキャップを接続する構造となる
ことから、半導体チップで発生した熱を速やかにキャッ
プに伝達させることができ放熱性が優れているという効
果が得られる。(3) In the semiconductor device of the present invention, the heat transfer film interposed between the back surface of the semiconductor chip and the ceiling surface of the cap contains diamond powder or the like having high thermal conductivity, and these diamond powders are used. Since the heat transfer layer having the structure described above connects the semiconductor chip and the cap, the heat generated in the semiconductor chip can be quickly transferred to the cap, and the effect of excellent heat dissipation can be obtained.

【００２４】（４）上記（１）〜（３）により、本発明
によれば、熱応力に起因する損傷が起き難くかつ材料が
安価となる信頼度の高い半導体装置を提供することがで
きるという相乗効果が得られる。(4) According to the above (1) to (3), according to the present invention, it is possible to provide a highly reliable semiconductor device in which damage due to thermal stress is hard to occur and the material is inexpensive. A synergistic effect is obtained.

【００２５】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
図５および図６は本発明の他の実施例による半導体装置
の要部を示す模式的断面図である。この実施例では、キ
ャップ１５をＦｅ−Ｎｉ系合金（４２アロイ等）で形成
するとともに、図５に示すように、開口側に突出した爪
３０を設け、この爪３０を図６に示すように折り返すこ
とによってパッケージ基板２に引っ掛けてパッケージ基
板２のキャップ１５の固定を図っている。この例では、
パッケージ基板２とキャップ１５は強固な固定でないこ
とから、熱膨張係数差に起因する熱応力についての設計
の余裕度が更に高くなり、パッケージ基板２やキャップ
１５の材質の選択が容易となり、材料費の低減が達成で
きる。図６は分解断面図であり、図５は爪３０によって
パッケージ基板２とキャップ１５を一体化した半導体装
置１を示す断面図である。また、半導体チップ６とパッ
ケージ基板２間の異方性導電フィルム５はパッケージ基
板２の突状電極３と半導体チップ６の突状電極７を電気
的に接続している。また、半導体チップ６の裏面側に配
置されかつキャップ１５の天井面に接触する熱伝達フィ
ルム１７も熱伝達層２０を介して半導体チップ６とキャ
ップ１５を熱的に接続している。なお、この半導体装置
１において、パッケージ基板２とキャップ１５との接触
部分を、半田等を含む接着剤でシーリングして気密化を
図っても良い。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say, for example,
5 and 6 are schematic cross-sectional views showing a main part of a semiconductor device according to another embodiment of the present invention. In this embodiment, the cap 15 is formed of an Fe-Ni alloy (42 alloy or the like), and a claw 30 protruding toward the opening side is provided as shown in FIG. 5, and the claw 30 is formed as shown in FIG. The cap 15 of the package substrate 2 is fixed by being folded back and hooked on the package substrate 2. In this example,
Since the package substrate 2 and the cap 15 are not firmly fixed to each other, the design margin for thermal stress due to the difference in thermal expansion coefficient is further increased, and the material of the package substrate 2 and the cap 15 can be easily selected. Can be achieved. 6 is an exploded sectional view, and FIG. 5 is a sectional view showing the semiconductor device 1 in which the package substrate 2 and the cap 15 are integrated by the claw 30. The anisotropic conductive film 5 between the semiconductor chip 6 and the package substrate 2 electrically connects the projecting electrodes 3 of the package substrate 2 and the projecting electrodes 7 of the semiconductor chip 6. A heat transfer film 17 arranged on the back surface side of the semiconductor chip 6 and in contact with the ceiling surface of the cap 15 also thermally connects the semiconductor chip 6 and the cap 15 via the heat transfer layer 20. In this semiconductor device 1, the contact portion between the package substrate 2 and the cap 15 may be sealed with an adhesive containing solder or the like for airtightness.

【００２６】図７は本発明の他の実施例による半導体装
置の要部を示す模式的断面図である。この例では、前記
キャップ１５は平板なものとし、この平板なキャップ１
５と平板なパッケージ基板２の端を、弾力的に作用する
金属製のクランパ３５でクランプしてパッケージ基板２
とキャップ１５を一体化しても良い。前記クランパ３５
は、その上下内面に突出した引掛部３６を有し、これら
引掛部３６をパッケージ基板２の下面やキャップ１５の
上面に引っ掛けるようにして取り付けられる。この構造
も図５および図６で示す前記実施例と同様に、パッケー
ジ基板２とキャップ１５は強固な固定でないことから、
熱膨張係数差に起因する熱応力についての設計の余裕度
が更に高くなり、パッケージ基板２やキャップ１５の材
質の選択が容易となり、材料費の低減が達成できる。ま
た、この半導体装置１は、両端にクランパ３５が設けら
れる構造となることから、半導体チップ６の周面等は露
出することになる。したがって、冷却風を送ることによ
って直接半導体チップ６の冷却を図ることも可能とな
る。なお、前記クランパ３５においては、引掛部３６が
パッケージ基板２の下面やキャップ１５の上面に突出す
るが、この引掛部３６を引っ掛けるパッケージ基板２お
よびキャップ１５部分を一段低く（窪ませる）しておけ
ば、クランパ３５の引掛部３６がパッケージ基板２やキ
ャップ１５の平坦面から突出しなくなる。FIG. 7 is a schematic sectional view showing a main part of a semiconductor device according to another embodiment of the present invention. In this example, the cap 15 is a flat plate, and the flat cap 1
5 and the end of the flat package substrate 2 are clamped by a metal clamper 35 that acts elastically,
The cap 15 and the cap 15 may be integrated. The clamper 35
Has hook portions 36 projecting from the upper and lower inner surfaces thereof, and these hook portions 36 are attached so as to be hooked on the lower surface of the package substrate 2 or the upper surface of the cap 15. This structure is similar to the embodiment shown in FIGS. 5 and 6 in that the package substrate 2 and the cap 15 are not firmly fixed,
The design margin for thermal stress due to the difference in thermal expansion coefficient is further increased, the material of the package substrate 2 and the cap 15 can be easily selected, and the material cost can be reduced. Further, since the semiconductor device 1 has a structure in which the clampers 35 are provided at both ends, the peripheral surface and the like of the semiconductor chip 6 are exposed. Therefore, it is possible to directly cool the semiconductor chip 6 by sending cooling air. In the clamper 35, the hook portion 36 projects from the lower surface of the package substrate 2 and the upper surface of the cap 15. However, the package substrate 2 and the cap 15 portion on which the hook portion 36 is hooked can be lowered (recessed). For example, the hooking portion 36 of the clamper 35 does not project from the flat surface of the package substrate 2 or the cap 15.

【００２７】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＭＣＣ
構造の半導体装置の製造技術に適用した場合について説
明したが、それに限定されるものではない。本発明は少
なくとも半導体チップがフェイスダウンボンディングに
よってパッケージ基板に取り付けられるとともに、半導
体チップを被うキャップの天井面に半導体チップの裏面
を接触させて半導体チップの裏面からの放熱を図る半導
体装置の製造には適用できる。In the above description, the invention made by the present inventor is the field of use behind which MCC is applied.
The case where the invention is applied to the manufacturing technology of the semiconductor device having the structure has been described, but the invention is not limited thereto. The present invention is for manufacturing a semiconductor device in which at least a semiconductor chip is attached to a package substrate by face-down bonding, and the ceiling surface of a cap covering the semiconductor chip is brought into contact with the back surface of the semiconductor chip to radiate heat from the back surface of the semiconductor chip. Is applicable.

【図面の簡単な説明】[Brief description of drawings]

【図１】 本発明の一実施例による半導体装置の要部を
示す模式的断面図である。FIG. 1 is a schematic cross-sectional view showing a main part of a semiconductor device according to an embodiment of the present invention.

【図２】 本発明の一実施例による半導体装置における
半導体チップのバンプ電極の接続状態を示す模式的拡大
断面図である。FIG. 2 is a schematic enlarged cross-sectional view showing a connection state of bump electrodes of a semiconductor chip in a semiconductor device according to an embodiment of the present invention.

【図３】 本発明の一実施例による半導体装置における
半導体チップの裏面の接続状態を示す模式的拡大断面図
である。FIG. 3 is a schematic enlarged cross-sectional view showing a connection state on the back surface of a semiconductor chip in a semiconductor device according to an embodiment of the present invention.

【図４】 本発明の一実施例による半導体装置の模式的
分解断面図である。FIG. 4 is a schematic exploded cross-sectional view of a semiconductor device according to an embodiment of the present invention.

【図５】 本発明の他の実施例による半導体装置の要部
を示す模式的断面図である。FIG. 5 is a schematic cross-sectional view showing a main part of a semiconductor device according to another embodiment of the present invention.

【図６】 本発明の他の実施例による半導体装置の組立
前の状態を示す模式的断面図である。FIG. 6 is a schematic cross-sectional view showing a state before assembly of a semiconductor device according to another embodiment of the present invention.

【図７】 本発明の他の実施例による半導体装置の要部
を示す模式的断面図である。FIG. 7 is a schematic cross-sectional view showing the main parts of a semiconductor device according to another embodiment of the present invention.

【符号の説明】 １…半導体装置、２…パッケージ基板、３…電極（突状
電極）、４…リード、５…異方性導電フィルム、６…半
導体チップ、７…電極（突状電極）、１０…絶縁樹脂、
１１…導電粒子、１２…導電層、１５…キャップ、１６
…半田、１７…熱伝達フィルム、１８…樹脂、１９…粒
子、２０…熱伝達層、３０…爪、３５…クランパ、３６
…引掛部。[Explanation of reference numerals] 1 ... Semiconductor device, 2 ... Package substrate, 3 ... Electrode (projecting electrode), 4 ... Lead, 5 ... Anisotropic conductive film, 6 ... Semiconductor chip, 7 ... Electrode (projecting electrode), 10 ... Insulating resin,
11 ... Conductive particles, 12 ... Conductive layer, 15 ... Cap, 16
... solder, 17 ... heat transfer film, 18 ... resin, 19 ... particles, 20 ... heat transfer layer, 30 ... nail, 35 ... clamper, 36
… Hook part.

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 主面に複数の電極を有する半導体チップ
と、主面に複数の電極を有しかつこれら電極が前記半導
体チップの各電極に電気的に接続されるパッケージ基板
と、前記半導体チップを被いかつ前記半導体チップの裏
面に一部が接触する前記パッケージ基板に取り付けられ
たキャップとを有する半導体装置であって、前記パッケ
ージ基板および半導体チップの電極のうち少なくとも一
方は突出した突状電極となるとともに、前記半導体チッ
プの主面とパッケージ基板の主面間には異方性導電フィ
ルムが介在されて前記半導体チップの電極とパッケージ
基板の電極が前記異方性導電フィルムによって形成され
た導電層によって電気的に接続され、かつ前記半導体チ
ップの裏面とキャップとの間には熱伝達フィルムが介在
されていることを特徴とする半導体装置。1. A semiconductor chip having a plurality of electrodes on a main surface, a package substrate having a plurality of electrodes on the main surface, and the electrodes being electrically connected to each electrode of the semiconductor chip, and the semiconductor chip. A semiconductor device having a cap attached to the package substrate, which covers a part of the back surface of the semiconductor chip and at least one of electrodes of the package substrate and the semiconductor chip is a protruding electrode. In addition, an anisotropic conductive film is interposed between the main surface of the semiconductor chip and the main surface of the package substrate, and the electrodes of the semiconductor chip and the electrodes of the package substrate are formed of the anisotropic conductive film. And a heat transfer film is interposed between the back surface of the semiconductor chip and the cap. Semiconductor device to collect. 【請求項２】 前記パッケージ基板とキャップとの固定
は、キャップに設けた爪の折り曲げによるパッケージ基
板への引っ掛けによって固定されていることを特徴とす
る請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein the package substrate and the cap are fixed to each other by hooking the package substrate by bending a claw provided on the cap. 【請求項３】 前記パッケージ基板とキャップとの固定
は、パッケージ基板とキャップの周囲を保持する弾力的
に作用するクランパによって固定されていることを特徴
とする請求項１記載の半導体装置。3. The semiconductor device according to claim 1, wherein the package substrate and the cap are fixed by an elastically acting clamper that holds the periphery of the package substrate and the cap. 【請求項４】 前記熱伝達フィルムにはダイヤモンド粉
末が混在されていることを特徴とする請求項１記載の半
導体装置。4. The semiconductor device according to claim 1, wherein diamond powder is mixed in the heat transfer film.
JP5092748A 1993-04-20 1993-04-20 Semiconductor device Pending JPH06310564A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5092748A JPH06310564A (en) 1993-04-20 1993-04-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5092748A JPH06310564A (en) 1993-04-20 1993-04-20 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH06310564A true JPH06310564A (en) 1994-11-04

Family

ID=14063043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5092748A Pending JPH06310564A (en) 1993-04-20 1993-04-20 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH06310564A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19628376A1 (en) * 1995-07-17 1997-01-23 Nat Semiconductor Corp Integrated circuit device, e.g. chip scale package
US6403882B1 (en) 1997-06-30 2002-06-11 International Business Machines Corporation Protective cover plate for flip chip assembly backside
US6943443B2 (en) 2001-01-17 2005-09-13 Matsushita Electric Industrial Co., Ltd. Electronic circuit device including metallic member having installation members
JP2006019547A (en) * 2004-07-02 2006-01-19 Sony Corp Semiconductor device and its manufacturing method
JP2008211193A (en) 2007-02-01 2008-09-11 Seiko Instruments Inc Electronic device, electronic equipment, and method for manufacturing electronic device
US20120068560A1 (en) * 2010-09-22 2012-03-22 Alstom Technology Ltd Arrangement of conducting bar ends
JP2012248808A (en) * 2011-05-31 2012-12-13 Kyocera Crystal Device Corp Module

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19628376A1 (en) * 1995-07-17 1997-01-23 Nat Semiconductor Corp Integrated circuit device, e.g. chip scale package
US6403882B1 (en) 1997-06-30 2002-06-11 International Business Machines Corporation Protective cover plate for flip chip assembly backside
US6943443B2 (en) 2001-01-17 2005-09-13 Matsushita Electric Industrial Co., Ltd. Electronic circuit device including metallic member having installation members
US7208833B2 (en) 2001-01-17 2007-04-24 Matsushita Electric Industrial Co., Ltd. Electronic circuit device having circuit board electrically connected to semiconductor element via metallic plate
JP2006019547A (en) * 2004-07-02 2006-01-19 Sony Corp Semiconductor device and its manufacturing method
JP2008211193A (en) 2007-02-01 2008-09-11 Seiko Instruments Inc Electronic device, electronic equipment, and method for manufacturing electronic device
US20120068560A1 (en) * 2010-09-22 2012-03-22 Alstom Technology Ltd Arrangement of conducting bar ends
US9257878B2 (en) * 2010-09-22 2016-02-09 Alstom Technology Ltd. Arrangement of conducting bar ends
JP2012248808A (en) * 2011-05-31 2012-12-13 Kyocera Crystal Device Corp Module

Similar Documents

Publication Publication Date Title
JP2974552B2 (en) Semiconductor device
EP1588407B1 (en) Area array package with non-electrically connected solder balls
JPH05183280A (en) Multichip-module
JP2001520460A (en) Method and structure for improving heat dissipation characteristics of package for microelectronic device
JPH05211202A (en) Composite flip-chip semiconductor device, its manufacture and method for burn-in
JPH08507656A (en) Device and method for reducing thermal cycling in a semiconductor package
US20070087478A1 (en) Semiconductor chip package and method for manufacturing the same
JPH06310564A (en) Semiconductor device
JPH11284097A (en) Semiconductor device
US7564128B2 (en) Fully testable surface mount die package configured for two-sided cooling
JPH06268109A (en) Semiconductor chip and electronic device incorporating same
JPH06224338A (en) Electronic device
JPH11214448A (en) Semiconductor device and method for manufacturing semiconductor device
JP2865496B2 (en) Multi-chip module
JPS6220707B2 (en)
JPH0846086A (en) Mounting structure of bare chip and heat sink
JPH09213847A (en) Semiconductor integrated circuit device, manufacture thereof, and electronic device equipped therewith
JPH1117064A (en) Semiconductor package
JP3162485B2 (en) Multi-chip module
JPH0537105A (en) Hybrid integrated circuit
JPS6395637A (en) Semiconductor integrated circuit device
JPS60250655A (en) Integrated circuit package
JPH11121660A (en) Semiconductor device and manufacturing method therefor
JPH06252301A (en) Electronic device
JP2532400Y2 (en) Hybrid IC