JPH06309881A - 半導体不揮発性メモリの書き込み方法 - Google Patents
半導体不揮発性メモリの書き込み方法Info
- Publication number
- JPH06309881A JPH06309881A JP12218093A JP12218093A JPH06309881A JP H06309881 A JPH06309881 A JP H06309881A JP 12218093 A JP12218093 A JP 12218093A JP 12218093 A JP12218093 A JP 12218093A JP H06309881 A JPH06309881 A JP H06309881A
- Authority
- JP
- Japan
- Prior art keywords
- time
- writing
- bit
- erasing
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】
【構成】 半導体不揮発性メモリの書き換えに際し、書
き込みと消去の動作を少なくとも一度行った後に、デー
タに応じて選択的に書き込みを行う書き込み方法とす
る。 【効果】 データリテンションのビット差をなくすこと
ができ、また書き換えの大幅な高速化を達成できる。
き込みと消去の動作を少なくとも一度行った後に、デー
タに応じて選択的に書き込みを行う書き込み方法とす
る。 【効果】 データリテンションのビット差をなくすこと
ができ、また書き換えの大幅な高速化を達成できる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体不揮発性メモ
リの書き込み方法に関するもので、とくにデータリテン
ションのビット差をなくすことと、書き換えの高速化を
果たす上で有効な技術に関するものである。
リの書き込み方法に関するもので、とくにデータリテン
ションのビット差をなくすことと、書き換えの高速化を
果たす上で有効な技術に関するものである。
【０００２】
【従来の技術】電気的に書き換え可能な半導体不揮発性
メモリに搭載する記憶素子としては、ＭＯＮＯＳメモ
リ、ＭＮＯＳメモリ、およびフローティングゲートメモ
リなどが実用化されている。
メモリに搭載する記憶素子としては、ＭＯＮＯＳメモ
リ、ＭＮＯＳメモリ、およびフローティングゲートメモ
リなどが実用化されている。
【０００３】これらの記憶素子を、それぞれ単独で使用
することはもちろん可能であるが、通常は記憶素子とス
イッチング素子とを組にしてメモリセルとし、このメモ
リセルをマトリクス状に配置して使用することが一般的
である。
することはもちろん可能であるが、通常は記憶素子とス
イッチング素子とを組にしてメモリセルとし、このメモ
リセルをマトリクス状に配置して使用することが一般的
である。
【０００４】このようなマトリクス状のメモリセルにお
けるデータの書き換えは、通常以下のように行われてい
る。
けるデータの書き換えは、通常以下のように行われてい
る。
【０００５】すなわち、書き換えの対象となるアドレス
のメモリセルのすべてを、一旦消去し、その後データに
応じて選択的に書き込みを行うのである。このような方
法が行われる理由は、同一アドレスに含まれるメモリセ
ルにおいて、ビット線の電位による消去状態の維持、す
なわち書き込み阻止は容易であるために、選択的な書き
込みが可能であるのに対し、ビット線の電位による消去
阻止は不可能であるために、選択的な消去が困難なこと
によるものである。
のメモリセルのすべてを、一旦消去し、その後データに
応じて選択的に書き込みを行うのである。このような方
法が行われる理由は、同一アドレスに含まれるメモリセ
ルにおいて、ビット線の電位による消去状態の維持、す
なわち書き込み阻止は容易であるために、選択的な書き
込みが可能であるのに対し、ビット線の電位による消去
阻止は不可能であるために、選択的な消去が困難なこと
によるものである。
【０００６】
【発明が解決しようとする課題】このような書き込み方
法によってデータの書き換えが行われることにより、デ
ータの内容によっては、１つのメモリマトリクスの中で
消去の動作だけが続くビットが存在し得ることになる。
そのため、次のような問題が生じてくる。
法によってデータの書き換えが行われることにより、デ
ータの内容によっては、１つのメモリマトリクスの中で
消去の動作だけが続くビットが存在し得ることになる。
そのため、次のような問題が生じてくる。
【０００７】不揮発性メモリの書き込みや消去の動作
は、記憶素子のゲート下の電荷の貯蔵あるいは放出によ
って、そのスレショールド電圧を変化させるという動作
であるが、スレショールド電圧の変化量は、その動作開
始時点の記憶素子の状態によって異なる。このため、消
去の動作だけが続いたビットと、書き込み状態から消去
状態に移った直後のビットとでは、記憶素子のスレショ
ールド電圧が異なってしまう。すなわち、消去の深さが
ビットによって異なってしまうのである。
は、記憶素子のゲート下の電荷の貯蔵あるいは放出によ
って、そのスレショールド電圧を変化させるという動作
であるが、スレショールド電圧の変化量は、その動作開
始時点の記憶素子の状態によって異なる。このため、消
去の動作だけが続いたビットと、書き込み状態から消去
状態に移った直後のビットとでは、記憶素子のスレショ
ールド電圧が異なってしまう。すなわち、消去の深さが
ビットによって異なってしまうのである。
【０００８】また、このように消去の深さにビット差が
生じることにより、これらのビットに書き込み動作を行
ったときに、書き込みの深さも同様にビットによって異
なってしまうのである。
生じることにより、これらのビットに書き込み動作を行
ったときに、書き込みの深さも同様にビットによって異
なってしまうのである。
【０００９】そして、このような書き込みの深さおよび
消去の深さのビット差は、データリテンションのビット
差となって現れてくる。つまり従来の半導体不揮発性メ
モリの書き込み方法では、データリテンションにビット
差があるという問題点が発生する。
消去の深さのビット差は、データリテンションのビット
差となって現れてくる。つまり従来の半導体不揮発性メ
モリの書き込み方法では、データリテンションにビット
差があるという問題点が発生する。
【００１０】さらに、従来の半導体不揮発性メモリの書
き込み方法には、次のような問題点もある。
き込み方法には、次のような問題点もある。
【００１１】すなわち、上述のように従来の半導体不揮
発性メモリの書き込み方法では、データリテンションに
ビット差を生じるので、これを少しでも低減するため
に、書き込みおよび消去の動作時間を長く設定しなけれ
ばならない。そのためにデータの書き換えに時間がかか
るという問題である。
発性メモリの書き込み方法では、データリテンションに
ビット差を生じるので、これを少しでも低減するため
に、書き込みおよび消去の動作時間を長く設定しなけれ
ばならない。そのためにデータの書き換えに時間がかか
るという問題である。
【００１２】この問題は、書き込みおよび消去の動作時
の、記憶素子のスレショールド電圧の時間的変化に関係
しているので、図面を用いて詳しく説明する。
の、記憶素子のスレショールド電圧の時間的変化に関係
しているので、図面を用いて詳しく説明する。
【００１３】図４は半導体不揮発性メモリに使用される
記憶素子がＭＯＮＯＳメモリである場合の、書き込みお
よび消去の動作におけるスレショールド電圧の時間的変
化を示したグラフである。
記憶素子がＭＯＮＯＳメモリである場合の、書き込みお
よび消去の動作におけるスレショールド電圧の時間的変
化を示したグラフである。
【００１４】図４において、動作開始前が消去状態であ
るＭＯＮＯＳメモリの、書き込みの動作におけるスレシ
ョールド電圧の時間的変化を曲線１に示し、また動作開
始前が書き込み状態であるＭＯＮＯＳメモリの、消去の
動作におけるスレショールド電圧の時間的変化を曲線２
に示す。座標軸については、縦軸はスレショールド電圧
を示し、また横軸は書き込みあるいは消去の動作時間を
対数で示している。
るＭＯＮＯＳメモリの、書き込みの動作におけるスレシ
ョールド電圧の時間的変化を曲線１に示し、また動作開
始前が書き込み状態であるＭＯＮＯＳメモリの、消去の
動作におけるスレショールド電圧の時間的変化を曲線２
に示す。座標軸については、縦軸はスレショールド電圧
を示し、また横軸は書き込みあるいは消去の動作時間を
対数で示している。
【００１５】図４に示すように、書き込みの場合（曲線
１）も、消去の場合（曲線２）も、スレショールド電圧
は初め急激に変化する。しかし、ある時間が経過する
と、スレショールド電圧の変化量がほとんど飽和する飽
和領域に達し、その後は完全飽和に至るまで、時間がか
かる割にはスレショールド電圧の変化量は少ない。
１）も、消去の場合（曲線２）も、スレショールド電圧
は初め急激に変化する。しかし、ある時間が経過する
と、スレショールド電圧の変化量がほとんど飽和する飽
和領域に達し、その後は完全飽和に至るまで、時間がか
かる割にはスレショールド電圧の変化量は少ない。
【００１６】書き込みの動作も消去の動作も、図４に示
すような完全飽和の状態まで時間をかけるならば、書き
込みや消去の深さにビット差が生じることはあり得ない
ことが明らかである。しかしながら、図４のグラフにお
いて横軸は時間を対数で示しており、スレショールド電
圧の変化量が飽和領域に達してから完全飽和に至るまで
の時間はきわめて長く、完全飽和まで動作時間を設定す
ることは非実用的である。
すような完全飽和の状態まで時間をかけるならば、書き
込みや消去の深さにビット差が生じることはあり得ない
ことが明らかである。しかしながら、図４のグラフにお
いて横軸は時間を対数で示しており、スレショールド電
圧の変化量が飽和領域に達してから完全飽和に至るまで
の時間はきわめて長く、完全飽和まで動作時間を設定す
ることは非実用的である。
【００１７】そのために従来の不揮発性半導体メモリに
おいては、完全飽和に達する前に書き込みも消去も動作
を打ち切るよう時間を設定しているのである。しかし、
上述のように、データリテンションのビット差という問
題点があるため、完全飽和の状態からあまりかけ離れた
状態で、書き込み動作や消去の動作を打ち切ることはで
きない。
おいては、完全飽和に達する前に書き込みも消去も動作
を打ち切るよう時間を設定しているのである。しかし、
上述のように、データリテンションのビット差という問
題点があるため、完全飽和の状態からあまりかけ離れた
状態で、書き込み動作や消去の動作を打ち切ることはで
きない。
【００１８】そこで、従来の半導体不揮発性メモリの書
き込み方法においては、完全飽和の状態に比較的近くな
るまで、すなわち、少なくとも飽和領域に達するまでは
書き込みと消去の動作時間を設定せざるを得ない。その
ためデータの書き換えに時間がかかるという問題を生じ
ているのである。
き込み方法においては、完全飽和の状態に比較的近くな
るまで、すなわち、少なくとも飽和領域に達するまでは
書き込みと消去の動作時間を設定せざるを得ない。その
ためデータの書き換えに時間がかかるという問題を生じ
ているのである。
【００１９】この発明の目的は、マトリクス状に配置し
た半導体不揮発性メモリにおいて、データリテンション
にビット差を生じない書き込み方法を提供すること、お
よびデータの書き換えの高速化が可能な書き込み方法を
提供することである。
た半導体不揮発性メモリにおいて、データリテンション
にビット差を生じない書き込み方法を提供すること、お
よびデータの書き換えの高速化が可能な書き込み方法を
提供することである。
【００２０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体不揮発性メモリの書き込み方法は下
記記載の手段を採用する。
に、本発明の半導体不揮発性メモリの書き込み方法は下
記記載の手段を採用する。
【００２１】すなわち、本発明の半導体不揮発性メモリ
の書き込み方法は、電気的に書き換え可能な半導体不揮
発性メモリのデータの書き換えに際し、書き換えの対象
となるアドレスのメモリセルのすべてを、一旦書き込み
状態とし、次に消去状態とする動作を、少なくとも一度
行った後、データに応じて選択的に書き込みを行うとい
う書き込み方法とし、さらにこのような書き込み方法に
おいて、記憶素子のスレショールド電圧の変化が飽和領
域に達する前に、書き込みおよび消去の動作を終了させ
るという書き込み方法とするものである。
の書き込み方法は、電気的に書き換え可能な半導体不揮
発性メモリのデータの書き換えに際し、書き換えの対象
となるアドレスのメモリセルのすべてを、一旦書き込み
状態とし、次に消去状態とする動作を、少なくとも一度
行った後、データに応じて選択的に書き込みを行うとい
う書き込み方法とし、さらにこのような書き込み方法に
おいて、記憶素子のスレショールド電圧の変化が飽和領
域に達する前に、書き込みおよび消去の動作を終了させ
るという書き込み方法とするものである。
【００２２】
【作用】このような半導体不揮発性メモリの書き込み方
法によれば、データの内容によらず、データの書き換え
に際して必ず書き込みと消去の動作が行われる。このた
めに、消去の動作だけが続くというビットは存在しな
い。したがって、データの内容によらず各ビットの履歴
はほぼ等しくなるので、データリテンションのビット差
は生じないのである。
法によれば、データの内容によらず、データの書き換え
に際して必ず書き込みと消去の動作が行われる。このた
めに、消去の動作だけが続くというビットは存在しな
い。したがって、データの内容によらず各ビットの履歴
はほぼ等しくなるので、データリテンションのビット差
は生じないのである。
【００２３】そして、データリテンションにビット差が
生じないならば、書き込みと消去の動作の際に、スレシ
ョールド電圧の変化を完全飽和の状態に近づける必要が
なくなる。このため、スレショールド電圧の変化が飽和
領域に達する前に動作を終了させることができ、きわめ
て高速な書き換えが実現できるのである。
生じないならば、書き込みと消去の動作の際に、スレシ
ョールド電圧の変化を完全飽和の状態に近づける必要が
なくなる。このため、スレショールド電圧の変化が飽和
領域に達する前に動作を終了させることができ、きわめ
て高速な書き換えが実現できるのである。
【００２４】ところで、スレショールド電圧の変化が飽
和領域に達する前に、書き込みおよび消去の動作を終了
させるということは、書き込み状態と消去状態とのスレ
ショールド電圧の差が小さくなる、すなわちメモリのウ
ィンドー幅が狭くなることを意味している。
和領域に達する前に、書き込みおよび消去の動作を終了
させるということは、書き込み状態と消去状態とのスレ
ショールド電圧の差が小さくなる、すなわちメモリのウ
ィンドー幅が狭くなることを意味している。
【００２５】そこで、この発明の書き込み方法とする半
導体不揮発性メモリは、メモリのウィンドー幅が狭くて
も読み出しが可能となるように構成することが望まし
い。たとえば、差動セル構成などはその例である。
導体不揮発性メモリは、メモリのウィンドー幅が狭くて
も読み出しが可能となるように構成することが望まし
い。たとえば、差動セル構成などはその例である。
【００２６】
【実施例】以下図面によりこの発明の一実施例を詳述す
る。図１、図２、および図３は、この発明の一実施例に
おける書き込み方法を、記憶素子としてＭＯＮＯＳメモ
リを用いた半導体不揮発性メモリに適用した場合の、Ｍ
ＯＮＯＳメモリのスレショールド電圧の時間的変化を示
すグラフである。図１〜図３における座標軸は、図４と
同様に、縦軸はスレショールド電圧を示し、また横軸は
書き込みあるいは消去の動作時間を対数で示している。
る。図１、図２、および図３は、この発明の一実施例に
おける書き込み方法を、記憶素子としてＭＯＮＯＳメモ
リを用いた半導体不揮発性メモリに適用した場合の、Ｍ
ＯＮＯＳメモリのスレショールド電圧の時間的変化を示
すグラフである。図１〜図３における座標軸は、図４と
同様に、縦軸はスレショールド電圧を示し、また横軸は
書き込みあるいは消去の動作時間を対数で示している。
【００２７】図１は、書き換えの対象となるアドレスの
メモリセルのすべてを、一旦書き込み状態にするという
動作に対応するものであり、動作開始時点ｔ０において
消去状態であったビットのスレショールド電圧は、動作
終了時点ｔ１までの間に、曲線１に沿ってＡ点からＢ点
に変化する。このＡ点からＢ点までの時間差が、書き込
み動作時間Ｔ１である。
メモリセルのすべてを、一旦書き込み状態にするという
動作に対応するものであり、動作開始時点ｔ０において
消去状態であったビットのスレショールド電圧は、動作
終了時点ｔ１までの間に、曲線１に沿ってＡ点からＢ点
に変化する。このＡ点からＢ点までの時間差が、書き込
み動作時間Ｔ１である。
【００２８】一方動作開始時点ｔ０において書き込み状
態であったビットのスレショールド電圧の変化は、曲線
１上では、Ｂ点から書き込み動作時間Ｔ１だけ隔たった
Ｅ点への変化であり、この変化を動作開始時点ｔ０から
始まる時間軸に射影すれば、曲線３に沿ったＣ点からＤ
点への変化となる。
態であったビットのスレショールド電圧の変化は、曲線
１上では、Ｂ点から書き込み動作時間Ｔ１だけ隔たった
Ｅ点への変化であり、この変化を動作開始時点ｔ０から
始まる時間軸に射影すれば、曲線３に沿ったＣ点からＤ
点への変化となる。
【００２９】このＣ点からＤ点への変化と、Ｂ点からＥ
点への変化とは、一見異なるように見えるが、それは横
軸が動作時間の対数を示しているからであって、実際は
まったく同一のものである。
点への変化とは、一見異なるように見えるが、それは横
軸が動作時間の対数を示しているからであって、実際は
まったく同一のものである。
【００３０】図１に示すように、消去状態から書き込み
が行われたビットと、書き込み状態から書き込みが行わ
れたビットとの間には、最初の書き込み動作終了時点ｔ
１においては、Ｂ点とＤ点との差の分だけのスレショー
ルド電圧の差がある。
が行われたビットと、書き込み状態から書き込みが行わ
れたビットとの間には、最初の書き込み動作終了時点ｔ
１においては、Ｂ点とＤ点との差の分だけのスレショー
ルド電圧の差がある。
【００３１】つぎに図２のグラフは、消去の動作に対応
するものであり、動作開始時点ｔ１においてＤ点であっ
たスレショールド電圧は、動作終了時点ｔ２までの間
に、曲線２に沿ってＤ点からＦ点に変化する。このＤ点
からＦ点までの時間差が、消去動作時間Ｔ２である。
するものであり、動作開始時点ｔ１においてＤ点であっ
たスレショールド電圧は、動作終了時点ｔ２までの間
に、曲線２に沿ってＤ点からＦ点に変化する。このＤ点
からＦ点までの時間差が、消去動作時間Ｔ２である。
【００３２】一方動作開始時点ｔ１においてＢ点であっ
たビットのスレショールド電圧の変化は、曲線２上で
は、Ｈ点から消去動作時間Ｔ２だけ隔たったＩ点への変
化であり、この変化を動作開始時点ｔ１から始まる時間
軸に射影すれば、曲線４に沿ったＢ点からＧ点への変化
となる。
たビットのスレショールド電圧の変化は、曲線２上で
は、Ｈ点から消去動作時間Ｔ２だけ隔たったＩ点への変
化であり、この変化を動作開始時点ｔ１から始まる時間
軸に射影すれば、曲線４に沿ったＢ点からＧ点への変化
となる。
【００３３】このＨ点とＤ点との時間差は、Ｉ点とＦ点
との時間差に等しいのであるが、横軸は時間の対数で示
しているので、図２においては、Ｉ点とＦ点との時間差
はほとんどないに等しい。そのために、Ｉ点とＦ点との
スレショールド電圧の差も、ないに等しい位小さくな
り、したがってＧ点とＦ点とのスレショールド電圧の差
は、ほとんどなくなるのである。
との時間差に等しいのであるが、横軸は時間の対数で示
しているので、図２においては、Ｉ点とＦ点との時間差
はほとんどないに等しい。そのために、Ｉ点とＦ点との
スレショールド電圧の差も、ないに等しい位小さくな
り、したがってＧ点とＦ点とのスレショールド電圧の差
は、ほとんどなくなるのである。
【００３４】すなわち、書き換え動作をはじめる前に書
き込み状態であったビットも、消去状態であったビット
も、書き込みと消去の動作の後は、スレショールド電圧
がほとんど一致し、その差は、製造段階で生じる製造ば
らつき程度しかなくなる。言い換えれば、まず書き込み
状態とし、次に消去状態とすることにより、消去の深さ
のビット差はなくなるのである。
き込み状態であったビットも、消去状態であったビット
も、書き込みと消去の動作の後は、スレショールド電圧
がほとんど一致し、その差は、製造段階で生じる製造ば
らつき程度しかなくなる。言い換えれば、まず書き込み
状態とし、次に消去状態とすることにより、消去の深さ
のビット差はなくなるのである。
【００３５】つぎに図３のグラフは、データに応じて選
択的に書き込みを行うという動作に対応するものであ
る。ここで、動作開始時点ｔ２において消去の深さにビ
ット差がないのであるから、データが書き込みであるビ
ットのスレショールド電圧は、動作終了時点ｔ３におい
ては、すべてＪ点に揃い、書き込みの深さにビット差は
生じない。また書き込み阻止のビットについては、消去
状態を維持するだけであるから、動作終了時点ｔ３にお
いて、消去の深さにビット差がないことは明らかであ
る。
択的に書き込みを行うという動作に対応するものであ
る。ここで、動作開始時点ｔ２において消去の深さにビ
ット差がないのであるから、データが書き込みであるビ
ットのスレショールド電圧は、動作終了時点ｔ３におい
ては、すべてＪ点に揃い、書き込みの深さにビット差は
生じない。また書き込み阻止のビットについては、消去
状態を維持するだけであるから、動作終了時点ｔ３にお
いて、消去の深さにビット差がないことは明らかであ
る。
【００３６】以上の説明のように、この発明による半導
体不揮発性メモリの書き込み方法によれば、データの内
容の履歴にかかわらず、書き込みの深さおよび消去の深
さにビット差を生じることはなくなるのである。
体不揮発性メモリの書き込み方法によれば、データの内
容の履歴にかかわらず、書き込みの深さおよび消去の深
さにビット差を生じることはなくなるのである。
【００３７】さらに図１から図３に示す実施例の説明に
より、この発明による半導体不揮発性メモリの書き込み
方法によって、データの書き換えの高速化が達成できる
ことが明らかとなる。
より、この発明による半導体不揮発性メモリの書き込み
方法によって、データの書き換えの高速化が達成できる
ことが明らかとなる。
【００３８】すなわち、図１から図３に示した実施例に
おいては、書き込み動作時間Ｔ１および消去動作時間Ｔ
２は、どちらもスレショールド電圧の変化が飽和領域に
達する前に、その動作が終了するような時間に設定して
いるのであるが、上述の説明で明らかなように、そのよ
うな時間設定であっても、この発明による書き込み方法
であれば、書き込みの深さも消去の深さも、ビット差は
生じないのである。
おいては、書き込み動作時間Ｔ１および消去動作時間Ｔ
２は、どちらもスレショールド電圧の変化が飽和領域に
達する前に、その動作が終了するような時間に設定して
いるのであるが、上述の説明で明らかなように、そのよ
うな時間設定であっても、この発明による書き込み方法
であれば、書き込みの深さも消去の深さも、ビット差は
生じないのである。
【００３９】従来の半導体不揮発性メモリの書き込み方
法においては、書き込み動作時間や消去動作時間を、ど
ちらもスレショールド電圧の変化が飽和領域に達するま
で設定することにより、書き込みの深さや消去の深さの
ビット差を抑制しようとするものである。
法においては、書き込み動作時間や消去動作時間を、ど
ちらもスレショールド電圧の変化が飽和領域に達するま
で設定することにより、書き込みの深さや消去の深さの
ビット差を抑制しようとするものである。
【００４０】この従来の半導体不揮発性メモリの書き込
み方法と比べて、この発明による書き込み方法を採用す
ることによって、たとえ書き込みの動作が１回余分に加
わっているにしても、データの書き換えを大幅に高速化
できるのである。
み方法と比べて、この発明による書き込み方法を採用す
ることによって、たとえ書き込みの動作が１回余分に加
わっているにしても、データの書き換えを大幅に高速化
できるのである。
【００４１】以上のように実施例に基づきこの発明を具
体的に説明したが、この発明は上記の実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々の変
更が可能であることはいうまでもない。
体的に説明したが、この発明は上記の実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々の変
更が可能であることはいうまでもない。
【００４２】たとえば、図１と図２とにおいて、選択的
に書き込みを行う前の書き込みと消去の動作を一回だけ
としたが、二回以上行っても何ら差し支えない。その回
数を増やせば増やすほど、書き込みの深さや消去の深さ
のビット差をより小さくすることができる。
に書き込みを行う前の書き込みと消去の動作を一回だけ
としたが、二回以上行っても何ら差し支えない。その回
数を増やせば増やすほど、書き込みの深さや消去の深さ
のビット差をより小さくすることができる。
【００４３】また図１から図３は記憶素子としてＭＯＮ
ＯＳメモリを用いた場合の例で説明したが、ＭＮＯＳメ
モリやフローティングゲートメモリなどにおいても、こ
の発明による書き込み方法が適用できることはいうまで
もない。
ＯＳメモリを用いた場合の例で説明したが、ＭＮＯＳメ
モリやフローティングゲートメモリなどにおいても、こ
の発明による書き込み方法が適用できることはいうまで
もない。
【００４４】
【発明の効果】以上のように書き換えの対象となるアド
レスのメモリセルのすべてを、一旦書き込み状態とし、
次に消去状態とした後、データに応じて選択的に書き込
みを行うことにより、書き込みの深さや消去の深さのビ
ット差をなくすことができる。
レスのメモリセルのすべてを、一旦書き込み状態とし、
次に消去状態とした後、データに応じて選択的に書き込
みを行うことにより、書き込みの深さや消去の深さのビ
ット差をなくすことができる。
【００４５】そのうえさらに、書き込みの深さや消去の
深さにビット差を生じることがないことから、書き込み
および消去の動作時間を大幅に短縮することが可能とな
り、その効果は非常に大きい。また、書き換えの高速化
を特に必要としないならば、書き込みと消去の際の電圧
を下げることも可能となり、その効果は甚大である。
深さにビット差を生じることがないことから、書き込み
および消去の動作時間を大幅に短縮することが可能とな
り、その効果は非常に大きい。また、書き換えの高速化
を特に必要としないならば、書き込みと消去の際の電圧
を下げることも可能となり、その効果は甚大である。
【図１】本発明の一実施例における不揮発性メモリのス
レショールド電圧の時間変化を示すグラフである。
レショールド電圧の時間変化を示すグラフである。
【図２】本発明の一実施例における不揮発性メモリのス
レショールド電圧の時間変化を示すグラフである。
レショールド電圧の時間変化を示すグラフである。
【図３】本発明の一実施例における不揮発性メモリのス
レショールド電圧の時間変化を示すグラフである。
レショールド電圧の時間変化を示すグラフである。
【図４】従来例における不揮発性メモリのスレショール
ド電圧の時間変化を示すグラフである。
ド電圧の時間変化を示すグラフである。
１ 書き込み動作におけるスレショールド電圧の時間変
化を示す曲線 ２ 消去動作におけるスレショールド電圧の時間変化を
示す曲線 ３ 書き込み動作におけるスレショールド電圧の時間変
化を示す曲線 ４ 消去動作におけるスレショールド電圧の時間変化を
示す曲線
化を示す曲線 ２ 消去動作におけるスレショールド電圧の時間変化を
示す曲線 ３ 書き込み動作におけるスレショールド電圧の時間変
化を示す曲線 ４ 消去動作におけるスレショールド電圧の時間変化を
示す曲線
Claims (2)
- 【請求項１】 電気的に書き換え可能な半導体不揮発性
メモリのデータの書き換えに際し、書き換えの対象とな
るアドレスのメモリセルのすべてを、一旦書き込み状態
とし、次に消去状態とする動作を、少なくとも一度行っ
た後、データに応じて選択的に書き込みを行うことを特
徴とする半導体不揮発性メモリの書き込み方法。 - 【請求項２】 記憶素子のスレショールド電圧の変化が
飽和領域に達する前に、書き込みおよび消去の動作を終
了させることを特徴とする請求項１に記載の半導体不揮
発性メモリの書き込み方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12218093A JPH06309881A (ja) | 1993-04-27 | 1993-04-27 | 半導体不揮発性メモリの書き込み方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12218093A JPH06309881A (ja) | 1993-04-27 | 1993-04-27 | 半導体不揮発性メモリの書き込み方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06309881A true JPH06309881A (ja) | 1994-11-04 |
Family
ID=14829560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12218093A Pending JPH06309881A (ja) | 1993-04-27 | 1993-04-27 | 半導体不揮発性メモリの書き込み方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06309881A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085546A (ja) * | 1999-09-17 | 2001-03-30 | Sony Corp | 不揮発性半導体記憶装置及びその消去方法 |
-
1993
- 1993-04-27 JP JP12218093A patent/JPH06309881A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085546A (ja) * | 1999-09-17 | 2001-03-30 | Sony Corp | 不揮発性半導体記憶装置及びその消去方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6522581B2 (en) | Semiconductor storage device | |
| JP3943526B2 (ja) | 不揮発性半導体記憶装置 | |
| KR100919156B1 (ko) | 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 방법 | |
| US5790456A (en) | Multiple bits-per-cell flash EEPROM memory cells with wide program and erase Vt window | |
| US6788580B2 (en) | Nonvolatile semiconductor storage device and data erasing method | |
| US5097444A (en) | Tunnel EEPROM with overerase protection | |
| US6856552B2 (en) | Semiconductor memory and method of driving the same | |
| US6330186B2 (en) | Non-volatile semiconductor memory device having electrically programable memory matrix array | |
| JPH08147988A (ja) | 半導体不揮発性記憶装置 | |
| JPH11312390A (ja) | Ｅｅｐｒｏｍおよびｅｅｐｒｏｍの制御方法 | |
| KR960005355B1 (ko) | 불휘발성 반도체기억장치 및 이를 이용한 기억시스템 | |
| US6781882B2 (en) | Nonvolatile semiconductor storage device having a shortened time required for a data erasing operation and data erasing method thereof | |
| US5347486A (en) | Nonvolatile memory device having self-refresh function | |
| TW201546810A (zh) | Ｎａｎｄ型快閃記憶體及其程式化方法 | |
| JP4698605B2 (ja) | 半導体装置および半導体装置の制御方法 | |
| JP3143161B2 (ja) | 不揮発性半導体メモリ | |
| KR100629193B1 (ko) | 불휘발성 반도체 기억 장치 및 그의 기록 방법 | |
| JPH1196776A (ja) | 不揮発性半導体メモリ装置 | |
| KR960030428A (ko) | 반도체 비휘발성 기억장치 | |
| EP0729634A1 (en) | Memory with multiple erase modes | |
| JP4036552B2 (ja) | 不揮発性半導体記憶装置 | |
| JPWO2006059374A1 (ja) | 半導体装置および半導体装置の制御方法 | |
| JPH06309881A (ja) | 半導体不揮発性メモリの書き込み方法 | |
| JP2001035176A (ja) | 不揮発性半導体メモリの制御方法 | |
| JPH07120723B2 (ja) | 半導体不揮発性メモリデバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031216 |