JPH06309221A - 記憶装置の割当て方法 - Google Patents

記憶装置の割当て方法

Info

Publication number
JPH06309221A
JPH06309221A JP6065551A JP6555194A JPH06309221A JP H06309221 A JPH06309221 A JP H06309221A JP 6065551 A JP6065551 A JP 6065551A JP 6555194 A JP6555194 A JP 6555194A JP H06309221 A JPH06309221 A JP H06309221A
Authority
JP
Japan
Prior art keywords
ram
procedure
pool
available
assigned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6065551A
Other languages
English (en)
Other versions
JP3507546B2 (ja
Inventor
Mark F Resman
マーク・エフ・レスマン
William E Egbert
ウィリアム・イー・エグバート
Dale A Mack
デイル・エー・マック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH06309221A publication Critical patent/JPH06309221A/ja
Application granted granted Critical
Publication of JP3507546B2 publication Critical patent/JP3507546B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Record Information Processing For Printing (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】異なる優先度を有する手順にＲＡＭを割当てる
ための適応方法を提供する。 【構成】本発明の一実施例によれば、ＲＡＭには、優先
順位が高い手順に割当てられる第１部分と優先順位が低
い手順に割当てられる第２部分とが備えられている。本
発明による方法は次の段階から成っている。すなわち、
優先順位が高い手順にＲＡＭを割当てる要求に応動し
て、第１部分のＲＡＭを利用できるか否かを判定し、利
用できない場合には第２部分からのＲＡＭを優先順位が
高い手順に割当てる。第１部分から利用できるＲＡＭが
第１のしきい値レベルを超えた場合は優先順位が低い手
順に第２部分からのＲＡＭを割当てることが可能であ
る。システムは第１部分から利用できるＲＡＭがより低
い第２のしきい値レベル以下に低下するまで上記の割当
て可能状態を継続し、該レベル以下に低下した時点で優
先順位が低い手順への割当てが抑止される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はデータ処理システム内で
実行される優先順位が異なる手順に可変的に利用できる
等速呼出し記憶装置（ＲＡＭ）を備えたデータ処理シス
テムに関し、特に優先順位がより高い手順に前記のＲＡ
Ｍを継続して利用できるように前記ＲＡＭを割当てる方
法に関する。
【０００２】
【従来の技術】新式のデータ処理システムの多くが実行
前に必要に応じて手順にＲＡＭを割当てる。代表的に
は、この割当ては予め定められており、各手順が別の実
行手順と匹敵するレベルで動作するだけの充分なＲＡＭ
を利用できるように保証する。しかしＲＡＭの利用度は
限られているので、動作手順相互間でＲＡＭをある程度
配分することは例外というよりもむしろ一般的である。
その結果、一つの手順がＲＡＭを“渇望”し、一方では
未使用のＲＡＭが大量にある場合は、データ処理システ
ムの全体的な性能が低下する。この事態はＲＡＭが予め
割当てられ、実行中の現在のタスクにＲＡＭが集中して
いない場合に頻繁に発生する。
【０００３】一つの手順が入力／出力（Ｉ／Ｏ）タスク
であり、一方、別の手順がＩ／Ｏタスクを介してデータ
を受理するコンピュータ内での内部実行タスクである場
合に、上記の問題点は拡大する。Ｉ／Ｏタスクに割当て
られるＲＡＭが多すぎる場合は、Ｉ／Ｏタスクを介して
データを受理する内部実行タスクはＲＡＭが欠乏し、ひ
いてはデータ処理システムの全体の効率が損なわれる。
言うまでもなく、ＲＡＭが大量にある場合にはこのよう
な問題点は回避されるが、そのような場合は稀である。
データ処理システム内で実行される種々の手順にＲＡＭ
を再割当てするには、ユーザーが各手順でＲＡＭがどの
ように使用されるかを、又、種々の手順間での相対効率
レベルを想定する必要がある。手順の効率と手順の相対
的な効率は双方とも当面のタスクによって左右されるの
で、最初の想定によっては記憶装置が最適に構成されな
い場合が多い。
【０００４】公知のように、データ処理システム内で実
行される種々の手順には優先順位が割り振られる。入力
／出力動作を制御する手順には、データ処理システム内
での内部機能を実行する手順よりも低い優先順位が割り
振られる場合が多い。更に、入力／出力手順にはＩ／Ｏ
機能にだけ利用でき、その他の機能には利用できない特
定量のＲＡＭが割当てられることが多い。このような事
前割当てはその性質上、データ処理システムによって受
理され、又は伝送されることができる通信データの量を
制限してしまう。Ｉ／Ｏ機能用に事前割当てされたＲＡ
Ｍが可変的に割当て可能なＲＡＭによって増強される
と、適宜のＲＡＭ管理機能が実行されない限り、優先順
位が高い手順から必要なＲＡＭが奪われてしまう。
【０００５】一例としてプリンタはユーザーによって実
装されるＲＡＭの量に応じて設定量のＲＡＭを利用でき
る。代表的には、ＲＡＭの一部はＩ／Ｏバッファに割当
てられ、残りのＲＡＭはプリンタのページを出力するた
めに使用される。データはホストコンピュータからプリ
ンタへと伝送され、Ｉ／Ｏ ＲＡＭ内に集約される。Ｉ
／Ｏ ＲＡＭがいっぱいになると、ホストコンピュータ
はそれ以上のデータ伝送を停止するように命令される。
次にプリンタの書式作成素子がＩ／Ｏ ＲＡＭからのデ
ータを費し、ホストから更にデータを受理するためにＩ
／Ｏ ＲＡＭをＩ／Ｏ機能に戻し、その目的のために残
りのＲＡＭを使用して出力ページを表現する。大量のプ
リンタＲＡＭが未使用のままである間、ホストコンピュ
ータからのデータ伝送がオフ状態に留まっている場合が
極めて多い。このような動作によってホストがデータフ
ァイルをプリンタに伝送することを待機することにより
費やされる時間が増して、プリンタの効率が劣化する。
【０００６】
【発明の目的】本発明の目的は適応性がある記憶装置割
当て手順と装置とを備えたデータ処理システムを提供す
ることにある。本発明の別の目的は優先順位が高い手順
を達成するために使用できるＲＡＭが不十分である場合
に優先順位が低い手順にＲＡＭが割当てられることを阻
止する、適応性がある記憶装置割当て手順を提供するこ
とにある。本発明の更に別の目的は入力／出力機能が可
変量のＲＡＭにアクセスでき、このような可変量のＲＡ
Ｍを優先順位の高い手順に利用できるようにする適応性
がある記憶装置割当て手順を提供することにある。
【０００７】
【発明の概要】データ処理システムは高い優先順位と低
い優先順位の双方を有する手順間でＲＡＭを割当てる適
応性のある方法を備えている。ＲＡＭには第１の部分と
第２の部分とが備えられ、第１部分は優先順位が高い手
順に割当てられる部分であり、第２部分は優先順位が低
い手順に割当てられる部分である。優先順位が高い手順
は第２部分のＲＡＭにもアクセスできる。この適応性の
ある方法は次の段階から成っている。すなわち、優先順
位が高い手順にＲＡＭを割当てる要求に応動して、第１
部分のＲＡＭを利用できるか否かを判定し、利用できな
い場合には第２部分からのＲＡＭを優先順位が高い手順
に割当てる。この手順によって、第１部分から利用でき
るＲＡＭが第１のしきい値レベルを超えた場合は優先順
位が低い手順に第２部分からのＲＡＭを割当てることが
可能である。システムは第１部分から利用できるＲＡＭ
がより低い第２のしきい値レベル以下に低下するまで上
記の割当て可能状態を継続し、その時点で優先順位が低
い手順への割当てが抑止される。第２部分からのＲＡＭ
を優先順位が低い手順に割当てることの前記の抑止状態
は、第１部分から利用できるＲＡＭが再び第１のしきい
値を超えるまで継続される。
【０００８】
【実施例】さて図１を参照すると、データ処理システム
１０はこの例では印書エンジン１２と、中央処理装置
（ＣＰＵ）１４と、入力出力（Ｉ／Ｏ）制御モジュール
１６とを備えたプリンタである。Ｉ／Ｏ制御モジュール
１６はホストコンピュータからデータを受理し、このデ
ータを記憶に適する形式に変換し、母線１８を経てこれ
をＲＡＭ２０に伝送する。Ｉ／Ｏ制御モジュール１６か
らの入力データはＲＡＭ２０内のＩ／Ｏ固定バッファ・
プール２２に挿入される。更に、適応性のあるＩ／Ｏ
（ＡＩ／０）ＲＡＭプール２４はＩ／Ｏ制御モジュール
１６を介して受理されたデータを記憶することができる
が、それは後述する条件がある場合に限られる。ＲＡＭ
２０は更に否（ｎｏｎ）Ｉ／Ｏ手順用に利用できる自由
ＲＡＭプール２６をも備えている。ＲＡＭ２０には更に
別の機能用に割当てられた付加的なＲＡＭ能力２８が備
えられている。
【０００９】以後の説明では、自由ＲＡＭプール２６に
矢印３０で示した方向でデータが満たされている場合を
想定する。更に、システムは２つのしきい値定数Ａ及び
Ｂを有しており、これらはそれぞれ自由ＲＡＭプール２
６内の利用できる未使用のＲＡＭの“水位”を設定す
る。母線１８にはＲＯＭ３２も接続され、Ｉ／Ｏ制御モ
ジュール１６を制御するためのＩ／Ｏ制御コード３４
と、種々の適用タスクの実行を制御するタスク・コード
３６と、自由ＲＡＭプール２６とＡＩ／Ｏ ＲＡＭプー
ル２４の割当てを制御するＲＡＭ割当てコード３８と、
その他の値と共に自由ＲＡＭプールの水位レベルＡとＢ
をそれぞれ含む定数コード４０とを備えている。
【００１０】図２を参照すると、ＣＰＵ１４内で実行さ
れる適用タスクによってＲＡＭ２０内でＲＡＭ割当て要
求が発生されると、最初にＣＰＵ１４がＲＡＭプール２
６からＲＡＭが利用できるか否かを判定する（判定ボッ
クス５２）。利用できる場合は、ＲＡＭは自由ＲＡＭプ
ール２６から適用タスクに割当てられ（ボックス５
４）、手順が実行される。自由ＲＡＭプール２６からＲ
ＡＭが利用できない場合は、手順はＲＡＭがＡＩ／Ｏ
ＲＡＭプール２４から利用できるか否かを判定する（判
定ボックス５６）。適用タスクはＩ／Ｏタスクよりも優
先順位が高いので、自由ＲＡＭプール２６内の記憶装置
に代わってＡＩ／Ｏ ＲＡＭプール２４を利用できる。
このように、ＡＩ／Ｏ ＲＡＭプール２４からのＲＡＭ
が利用できる場合は、適用タスクには記憶装置アウト状
態がある旨の信号が送られ（ボックス５８）、手順が実
行される。このように、ＡＩ／Ｏ ＲＡＭプールがＩ／
Ｏタスク用に“予約”されているか否かに関わりなく、
適用タスクは自由ＲＡＭプール２６又はＡＩ／Ｏ ＲＡ
Ｍプール２４の何れのＲＡＭに対しても常に優先権を有
することが理解されよう。
【００１１】次に図３及び図４を参照して、Ｉ／Ｏタス
クに利用できるＲＡＭを割当てる手順を説明する。要約
すると、Ｉ／ＯタスクにはＩ／Ｏ固定バッファ・プール
２２からＲＡＭを割当てられる不変の権利がある。場合
によっては、Ｉ／ＯタスクにはＡＩ／Ｏ ＲＡＭプール
２２からＲＡＭを割当てられる権利があるが、それは自
由ＲＡＭプール２６内に所定レベルの利用できるＲＡＭ
がある場合に限られる。言い換えると、自由ＲＡＭプー
ル２６内の利用できるＲＡＭが所定のしきい値以下に低
下すると、ＡＩ／Ｏ ＲＡＭプール２４からＩ／Ｏタス
クへの割当ては行われない。このように、本発明の手順
によって、自由ＲＡＭプール２６内の利用できるＲＡＭ
がしきい値以下である場合にＡＩ／Ｏ ＲＡＭプール２
４からのＲＡＭが適用タスク用に利用できることによっ
て、適用タスクが保証されることができる。
【００１２】Ｉ／Ｏ ＲＡＭ割当て手順は図３を参照す
ることによってより正確に理解できる。この図において
曲線６２はＣＰＵ１４による複数のタスクを実行する過
程で自由ＲＡＭプール２６内の利用できるＲＡＭのレベ
ルを示している。この手順はＡＩ／Ｏ ＲＡＭプール２
４からのＩ／Ｏタスクへの割当てが受入れられる場合に
その旨の信号を送るために“割当てＯＫ”標識を使用す
る。割当てＯＫ標識が真に設定された場合は、このよう
な割当てが行われる。割当てＯＫ標識が偽に設定された
場合は、Ｉ／ＯタスクにはＡＩ／Ｏ ＲＡＭプール２４
からのＲＡＭの割当ては行われない。図３に示すよう
に、自由ＲＡＭプール２６からの利用できるＲＡＭ（曲
線６２）がレベルＢ未満に低下した場合は、割当てＯＫ
標識は偽（曲線６２）に設定される。更に、割当てＯＫ
標識は自由ＲＡＭプール２６内の利用できるＲＡＭがよ
り高いしきい値レベルＡを超えるまでは、真に、すなわ
ちレベル６５（Ｉ／ＯタスクがＡＩ／Ｏ ＲＡＭプール
２４にアクセスできるレベル）にリセットされない。こ
のように、レベルＡ及びＢがシステム内の範囲を設定
し、その場合、ＲＡＭプール２６内の利用できるＲＡＭ
がレベルＢ未満に低下した後、ＡＩ／Ｏ ＲＡＭプール
２４からＩ／Ｏタスクへの割当ては行われない。割当て
標識の真から偽への移行は図３のポイント６６のトレー
ス６４に示されている。ＲＡＭのレベルＡ及びＢを設定
し、利用できるＲＡＭが再びレベルＡ（例えばポイント
６７）を超えるまでは割当てＯＫ標識が偽から再び真に
リセットされることが抑止されることによって、利用で
きるＲＡＭレベル（例えばポイント６８，６９）による
レベルＢの中間的な移行中に割当てＯＫ標識が循環する
ことが防止される。
【００１３】ＡＩ／Ｏ ＲＡＭプール２４をＩ／Ｏタス
クに選択的に利用できるようにできる動作が図４に示さ
れている。最初に、Ｉ／ＯタスクがＲＡＭ割当てを要求
しているものと想定する（ボックス７０）。それに応答
して、ＣＰＵ１４はＩ／Ｏ固定バッファ・プール２２か
らＲＡＭを利用できるか否かを判定する。バッファ・プ
ール２２がＩ／Ｏ制御モジュール１６に持久的に割当て
られていることを想起されたい。その中の記憶装置が利
用できる場合は、その記憶装置はＩ／Ｏ制御モジュール
１６によって利用され、手順が実行される。利用できな
い場合は、ＣＰＵ１４は割当てＯＫ標識が真に等しく設
定されているか否かをチェックする（判定ボックス７
６）。
【００１４】図３を参照すると、割当てＯＫ標識が真に
設定されることは自由ＲＡＭプール２６内の利用できる
ＲＡＭが水位Ａを超えたことを示す。従って、適用タス
クに利用できる充分なＲＡＭがあり、この適用タスクに
はＡＩ／Ｏ ＲＡＭプール２４からのＲＡＭへのアクセ
スは必要ないことが推定される。割当てＯＫ標識が真に
等しく設定されるものと想定すると、手順は割当てＯＫ
標識が真に設定されてからの介在時間中に自由ＲＡＭプ
ール２６内のＲＡＭが既に割当てられ、従ってその水位
がレベルＢ未満であるか否かを判定する（判定ボックス
７８）。そうである場合は、割当てＯＫ標識が偽に設定
され（ボックス８０）、Ｉ／Ｏタスクへの割当ては打消
される。このように、Ｉ／ＯタスクへのＡＩ／Ｏ ＲＡ
Ｍプール２４の利用可能性は自由ＲＡＭプール２６内の
利用できる空いたＲＡＭの量によって定められ、適用タ
スクがそのために利用できる自由ＲＡＭプール２６から
のＲＡＭを利用するだけではなく、ＡＩ／Ｏ ＲＡＭプ
ール２４からのＲＡＭをも利用することが保証される。
【００１５】判定ボックス７８に戻ると、自由ＲＡＭプ
ールの水位がレベルＢ以上であり、（且つ割当てＯＫ標
識が判定ボックス７６で真に設定されたものと）判定さ
れると、ＲＡＭをＡＩ／Ｏ ＲＡＭプール２４からＩ／
Ｏタスクに割当てもよいことが判定される（ボックス８
４）。このような状態は図３のＴの時間中に存在する。
判定ボックス７６に戻ると、割当てＯＫ標識が真に設定
されないと、手順は自由ＲＡＭプール２６が水位Ａを超
えたか否かを判定する。このような状態は利用できるＲ
ＡＭが水位Ｂ未満に低下し、しかも（例えば図３の時間
Ｔ１の間に）未だ水位Ａを超えていない場合に生ずる。
利用できるＲＡＭがレベルＡを超えていないものと想定
すると、割当ては打消され、手順が実行される。これと
は対照的に、ＲＡＭがレベルＡを超えると、判定ボック
ス８６の判定はイエスとなり、割当てＯＫ標識が真の状
態にリセットされる（ボックス９０）。この時点で、Ｒ
ＡＭがＡＩ／Ｏ ＲＡＭプール２４からＩ／Ｏタスクに
割当てられ、手順が実行される。
【００１６】
【発明の効果】以上説明したように、本発明を用いるこ
とにより、特に、優先順位がより高い手順がＲＡＭを継
続して利用できるよう該ＲＡＭを割当てることができ
る。
【図面の簡単な説明】
【図１】本発明の方法を実行するようにされたデータ処
理システムの高レベルの構成図である。
【図２】適用タスクからの要求に応じたＲＡＭ割当て方
法を示した流れ図である。
【図３】適用タスク用に予約されたＲＡＭプール内の利
用できるＲＡＭのレベルの変化を示した線図であり、更
にＲＡＭプール内のＲＡＭレベルに応じて、Ｉ／Ｏタス
ク用に予約されたＲＡＭプールからの割当てがどの時点
で達成可能であるかをも示す図である。
【図４】Ｉ／Ｏタスクに応じてＲＡＭの割当てを行う手
順を示す流れ図である。
【符号の説明】
１２：印書エンジン ２０：ＲＡＭ ３２：ＲＯＭ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デイル・エー・マック アメリカ合衆国アイダホ州、ボイジー ウ ェストヒンスデイルコート 10280

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】高い優先順位と低い優先順位とを有する手
    順を実行するデータ処理システムにおいて、前記高い優
    先順位の手順に割当てられる第１部分と、前記低い優先
    順位の手順に割当てられる第２部分とを有するＲＡＭを
    割当てる方法であって、 前記第１部分が利用可能である場合に高い優先順位の手
    順に該第１部分を割当て、そうでない場合に前記第２部
    分を前記高い優先順位の手順に割当てる段階と、 前記第１部分の利用可能な部分が第１のしきい値レベル
    を越える場合に前記第２部分を低い優先順位の手順に割
    当てる段階と、 を備えて成るＲＡＭの割当て方法。
JP06555194A 1993-04-12 1994-03-09 記憶装置の割当て方法 Expired - Fee Related JP3507546B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/046,688 US5535364A (en) 1993-04-12 1993-04-12 Adaptive method for dynamic allocation of random access memory to procedures having differing priorities based on first and second threshold levels of free RAM
US046,688 1993-04-12

Publications (2)

Publication Number Publication Date
JPH06309221A true JPH06309221A (ja) 1994-11-04
JP3507546B2 JP3507546B2 (ja) 2004-03-15

Family

ID=21944842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06555194A Expired - Fee Related JP3507546B2 (ja) 1993-04-12 1994-03-09 記憶装置の割当て方法

Country Status (4)

Country Link
US (1) US5535364A (ja)
EP (1) EP0620523B1 (ja)
JP (1) JP3507546B2 (ja)
DE (1) DE69325992T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1185608A (ja) * 1997-09-05 1999-03-30 Hitachi Ltd 計算機システムにおけるメモリの利用方法
JP2003523555A (ja) * 1999-10-27 2003-08-05 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 記憶装置を動的に管理する方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2757777B2 (ja) * 1994-05-26 1998-05-25 住友金属工業株式会社 メモリの不正アクセス検出方法及びシステム
US6220878B1 (en) 1995-10-04 2001-04-24 Methode Electronics, Inc. Optoelectronic module with grounding means
US5907717A (en) * 1996-02-23 1999-05-25 Lsi Logic Corporation Cross-connected memory system for allocating pool buffers in each frame buffer and providing addresses thereof
US6247042B1 (en) 1997-09-24 2001-06-12 Microsoft Corporation Method and system for restoring the state of physical memory as the focus changes among application programs in a computer
US6134602A (en) 1997-09-24 2000-10-17 Microsoft Corporation Application programming interface enabling application programs to group code and data to control allocation of physical memory in a virtual memory system
US6128713A (en) * 1997-09-24 2000-10-03 Microsoft Corporation Application programming interface enabling application programs to control allocation of physical memory in a virtual memory system
US6341338B1 (en) * 1999-02-04 2002-01-22 Sun Microsystems, Inc. Protocol for coordinating the distribution of shared memory
US7035989B1 (en) 2000-02-16 2006-04-25 Sun Microsystems, Inc. Adaptive memory allocation
US7406681B1 (en) 2000-10-12 2008-07-29 Sun Microsystems, Inc. Automatic conversion of source code from 32-bit to 64-bit
US6957208B1 (en) 2000-10-31 2005-10-18 Sun Microsystems, Inc. Method, apparatus, and article of manufacture for performance analysis using semantic knowledge
JP4175185B2 (ja) * 2003-06-06 2008-11-05 日本電気株式会社 ネットワーク情報記録装置
JP2005301801A (ja) * 2004-04-14 2005-10-27 Nec Corp 情報処理装置、メモリ管理装置、およびプログラム
JP2008520023A (ja) * 2004-11-11 2008-06-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ メモリ空間を管理するシステム及び方法
US7379953B2 (en) * 2005-02-22 2008-05-27 International Business Machines Corporation Systems and methods for resource-adaptive workload management
US7743221B2 (en) * 2006-07-03 2010-06-22 Mediatek Inc. Memory sharing method for sharing SRAM in an SOC device
CN101231616B (zh) * 2007-01-22 2010-12-22 联发科技股份有限公司 存储器共享方法
US20130219386A1 (en) * 2012-02-21 2013-08-22 Disney Enterprises, Inc. Dynamic allocation of compute resources

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633387A (en) * 1983-02-25 1986-12-30 International Business Machines Corporation Load balancing in a multiunit system
US4947477A (en) * 1988-03-04 1990-08-07 Dallas Semiconductor Corporation Partitionable embedded program and data memory for a central processing unit
JP3308554B2 (ja) * 1991-02-20 2002-07-29 株式会社日立製作所 制御装置及び制御装置の制御方法
JP2842738B2 (ja) * 1992-08-25 1999-01-06 富士通株式会社 オンライン処理システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1185608A (ja) * 1997-09-05 1999-03-30 Hitachi Ltd 計算機システムにおけるメモリの利用方法
JP2003523555A (ja) * 1999-10-27 2003-08-05 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 記憶装置を動的に管理する方法

Also Published As

Publication number Publication date
EP0620523A3 (en) 1996-10-02
JP3507546B2 (ja) 2004-03-15
DE69325992D1 (de) 1999-09-16
EP0620523B1 (en) 1999-08-11
DE69325992T2 (de) 2000-02-17
US5535364A (en) 1996-07-09
EP0620523A2 (en) 1994-10-19

Similar Documents

Publication Publication Date Title
JP3507546B2 (ja) 記憶装置の割当て方法
US7032222B1 (en) Method and system for determining resource allocation to users by granting request based on user associated different limits and resource limit
US6625709B2 (en) Fair share dynamic resource allocation scheme with a safety buffer
JP2611746B2 (ja) 入出力インタフェース装置及びその制御方法
EP0435092B1 (en) Data processing system with direct memory access controller and method for varying communication bus masterchip in response to prioritized interrupt requests
JP2005505857A (ja) サービス品質の規制に適合するリソースをスケジューリングする方法及び装置
US20030058852A1 (en) Apparatus and method for just-in-time transfer of transmit commands to a network interface
EP2206036B1 (en) Setting a partition size for a print job
US7505166B2 (en) Method of controlling print job schedule and printing system using the method
US6111591A (en) Image processing system and information processing system
US6985970B2 (en) Data transfer with implicit notification
JP2924725B2 (ja) バッファ割り当て制御システム
JP3082297B2 (ja) タスク制御方式
JPH05173923A (ja) 入出力データ転送処理装置
JPH0787133A (ja) データ通信ノードのバッファ制御方法
KR100451722B1 (ko) 직접 메모리 액세스 제어 장치
US7240090B2 (en) Data queueing
US7746777B2 (en) Centralized bandwidth management method and apparatus
WO2014044301A1 (en) Method and device for allocating resources
US20050111478A1 (en) Distributed control load shaping method and apparatus
JPS6152761A (ja) 演算装置
JP2570198B2 (ja) タイムスライスディスパッチングシステム
KR0164139B1 (ko) 운영체제의 실시간성을 높이기 위한 레디큐 관리방법
JPS61136134A (ja) 待ち行列資源管理方式
JPS6331818B2 (ja)

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031219

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees