JPH06291091A - Dry etching method - Google Patents

Dry etching method

Info

Publication number
JPH06291091A
JPH06291091A JP7784393A JP7784393A JPH06291091A JP H06291091 A JPH06291091 A JP H06291091A JP 7784393 A JP7784393 A JP 7784393A JP 7784393 A JP7784393 A JP 7784393A JP H06291091 A JPH06291091 A JP H06291091A
Authority
JP
Japan
Prior art keywords
etching
silicon
oxide film
natural oxide
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7784393A
Other languages
Japanese (ja)
Inventor
Kouji Eriguchi
浩二 江利口
Hisashi Ogawa
久 小川
Akihito Uno
彰人 宇野
Shinichi Imai
伸一 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7784393A priority Critical patent/JPH06291091A/en
Publication of JPH06291091A publication Critical patent/JPH06291091A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Abstract

PURPOSE:To prevent the generation of etching residue while protecting a base film, by etching a natural oxide film or deposit formed on the surface of a crystallized silicon or noncrystal silicon or metal film. CONSTITUTION:A natural oxide film 4 formed on the surface of polycrystalline silicon 3 deposited on a step-difference pattern 2 on a silicon substrate 1 is subjected to first anisotropic etching by using SF6, HCl and CF4. A natural oxide film 4a which can not be eliminated by the first etching is left on the side wall of the step-difference pattern. The polycrystalline silicon 3 is subjected to second etching by using gas system composed of HCl, HBr and O2, and then subjected to third etching under the same condition as the first etching. Since the natural oxide film 4a is exposed by etching the polycrystalline silicon 3, the natural oxide film 4a is easily eliminated by the same gas system. The second etching is finished before an etching base 5 is exposed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造におけ
るドライエッチング方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry etching method for manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】近年半導体装置の微細化技術が進むにつ
れて、ドライエッチング工程においては、異方性エッチ
ングや高選択比エッチングなどさまざまな技術が必要と
なってきている。特に高段差上の多結晶シリコンやアル
ミニウムをドライエッチングする場合には、それらの表
面上に形成されている自然酸化膜やドライエッチング中
に形成された堆積物を完全にエッチングする必要があ
り、例えば多結晶シリコンのエッチングにおいては酸素
を添加したガス系による高選択比エッチングを長時間行
っている。
2. Description of the Related Art With the progress of miniaturization of semiconductor devices in recent years, various techniques such as anisotropic etching and high selectivity etching are required in the dry etching process. In particular, when dry-etching polycrystalline silicon or aluminum on a high step, it is necessary to completely etch the natural oxide film formed on the surface or the deposit formed during dry etching. In the etching of polycrystalline silicon, high selectivity etching is performed for a long time by a gas system containing oxygen.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、高段差
上に堆積された多結晶シリコンやアルミニウムの表面に
形成されている自然酸化膜を異方性エッチングにより完
全に除去するのは困難である。そのため最終的にエッチ
ング残さなどの問題が発生していた。以下、その具体例
を図面を用いて説明する。図2(a)〜(d)は従来の
ドライエッチング方法の工程順の断面図を示す。図2
(a)〜(d)において、1はシリコン基板、2は段差
パターン、3は多結晶シリコン、4は多結晶シリコン上
の自然酸化膜、4aはシリコン基板側に形成されている
自然酸化膜、5はエッチング下地のシリコン酸化膜、6
はパターン形成のためのフォトレジストを示す。
However, it is difficult to completely remove a natural oxide film formed on the surface of polycrystalline silicon or aluminum deposited on a high step by anisotropic etching. As a result, problems such as etching residue eventually occurred. Specific examples will be described below with reference to the drawings. 2A to 2D are sectional views showing the order of steps of a conventional dry etching method. Figure 2
In (a) to (d), 1 is a silicon substrate, 2 is a step pattern, 3 is polycrystalline silicon, 4 is a natural oxide film on polycrystalline silicon, 4a is a natural oxide film formed on the silicon substrate side, 5 is a silicon oxide film as an etching base, 6
Indicates a photoresist for forming a pattern.

【0004】従来、図2(a)に示すシリコン基板1上
に形成された高段差パターン2上の多結晶シリコン3
は、図2(b)のように、第1のステップとして弗素を
含むガス系により多結晶シリコン表面の自然酸化膜4を
除去した後、次に第2のステップとして多結晶シリコン
3を下地のシリコン酸化膜5との高選択比条件による、
ドライエッチングを施していた。しかしながら、段差が
大きくなるにつれて、図2(b)で示す段差側壁の自然
酸化膜4、特にシリコン基板側の自然酸化膜4aを第1
のステップで完全に除去することが困難になり、第2の
ステップにおいて、その残った自然酸化膜4aが多結晶
シリコン3のマスクとなりエッチングできず、残さとな
っていた(図2(c))。そのため、その解決策の1つ
として、第2のステップの時間を延長することで、残さ
のないエッチングを達成していた。しかし、半導体装置
の微細化が進むにつれて、エッチング下地5が薄膜化
し、エッチング時間の延長はエッチング下地5の膜厚の
減少をもたらす結果となる(図2(d))。したがっ
て、むやみにエッチング時間を延長することは、下地の
エッチングによる薄膜化が誘発する不良及び低スループ
ットの原因となる。また段差側壁の自然酸化膜除去のた
めに、第1のステップにおいて異方性エッチングではな
く、等方性エッチングを行えば、側壁方向が著しくエッ
チングされ、良好な形状が得られない。
Conventionally, polycrystalline silicon 3 on a high step pattern 2 formed on a silicon substrate 1 shown in FIG.
As shown in FIG. 2B, after removing the natural oxide film 4 on the surface of the polycrystalline silicon with a gas system containing fluorine as the first step, the polycrystalline silicon 3 is used as a base in the second step. Due to the high selection ratio condition with the silicon oxide film 5,
It was dry-etched. However, as the step becomes larger, the natural oxide film 4 on the side wall of the step shown in FIG.
It became difficult to completely remove it in the step of No. 2 and in the second step, the remaining natural oxide film 4a became a mask of the polycrystalline silicon 3 and could not be etched and remained (FIG. 2C). . Therefore, as one of the solutions, by extending the time of the second step, etching without residue was achieved. However, as the miniaturization of the semiconductor device progresses, the etching base 5 becomes thinner, and the extension of the etching time results in the reduction of the film thickness of the etching base 5 (FIG. 2D). Therefore, excessively lengthening the etching time causes defects and low throughput which are caused by the thinning of the underlying layer by etching. Further, if isotropic etching is performed instead of anisotropic etching in the first step to remove the natural oxide film on the side wall of the step, the side wall direction is significantly etched, and a good shape cannot be obtained.

【0005】本発明は上記の従来の課題を解決するもの
で、高段差上の結晶化シリコンまたは非結晶シリコンあ
るいは少なくともアルミニウムを含む金属膜をエッチン
グする際に、高スループット、下地膜の保護が達成でき
かつ残さの発生を防止できるドライエッチング方法を提
供することを目的とする。
The present invention solves the above-mentioned conventional problems, and achieves high throughput and protection of a base film when etching a crystallized silicon or amorphous silicon on a high step or a metal film containing at least aluminum. An object of the present invention is to provide a dry etching method which can be performed and can prevent the generation of a residue.

【0006】[0006]

【課題を解決するための手段】この目的を達成するため
に本発明のドライエッチング方法は、結晶化シリコンま
たは非結晶シリコンあるいは少なくともアルミニウムを
含む金属膜をドライエッチングする第1のエッチング工
程と、次に、前記結晶化シリコンまたは前記非結晶シリ
コンの場合は少なくとも弗素を含むガス、前記金属膜の
場合は少なくとも塩素を含むガスにより、前記結晶化シ
リコンまたは前記非結晶シリコンあるいは前記金属膜の
表面上に形成されている自然酸化膜、または前記エッチ
ング工程によって生成された堆積物をエッチングする第
2のエッチング工程と、次に前記結晶化シリコンまたは
前記非結晶シリコンあるいは前記金属膜を再びドライエ
ッチングする第3のエッチング工程とを、前記記載順に
行いかつ前記第2のエッチング工程を前記結晶化シリコ
ンまたは前記非結晶シリコンあるいは前記金属膜の残膜
が前記第2のエッチング工程でエッチングされる膜厚に
達する以前に行うことを特徴としている。
To achieve this object, a dry etching method of the present invention comprises a first etching step of dry etching a crystallized silicon or amorphous silicon or a metal film containing at least aluminum, and On the surface of the crystallized silicon or the amorphous silicon or the metal film, a gas containing at least fluorine in the case of the crystallized silicon or the amorphous silicon, and a gas containing at least chlorine in the case of the metal film. A second etching step of etching the formed natural oxide film or a deposit formed by the etching step, and a third etching step of dry etching the crystallized silicon, the amorphous silicon or the metal film again. And the etching step of It is characterized by an etching process before the remaining film of the crystalline silicon or the amorphous silicon or the metal film reaches a thickness that is etched in the second etching step.

【0007】[0007]

【作用】本発明は上記した方法により、結晶化シリコン
または非結晶シリコンあるいは少なくともアルミニウム
を含む金属膜をドライエッチングする第1のエッチング
工程と、次に、前記結晶化シリコンまたは前記非結晶シ
リコンの場合は少なくとも弗素を含むガス、前記金属膜
の場合は少なくとも塩素を含むガスにより、前記結晶化
シリコンまたは前記非結晶シリコンあるいは前記金属膜
の表面上に形成されている自然酸化膜、または前記エッ
チング工程によって生成された堆積物をエッチングする
第2のエッチング工程と、次に前記結晶化シリコンまた
は前記非結晶シリコンあるいは前記金属膜を再びドライ
エッチングする第3のエッチング工程とを、前記記載順
に行いかつ前記第2のエッチング工程を前記結晶化シリ
コンまたは前記非結晶シリコンあるいは前記金属膜の残
膜が前記第2のエッチング工程でエッチングされる膜厚
に達する以前に行うことにより、前記自然酸化膜または
前記堆積物を除去でき、スループットを低下させずに下
地膜を保護しながらエッチング残さの発生を防止でき
る。
According to the present invention, according to the method described above, the first etching step of dry etching a crystallized silicon or amorphous silicon or a metal film containing at least aluminum, and then, in the case of the crystallized silicon or the amorphous silicon, Is a gas containing at least fluorine, in the case of the metal film, a gas containing at least chlorine, the crystallized silicon, the amorphous silicon or the natural oxide film formed on the surface of the metal film, or the etching process. A second etching step of etching the generated deposit and a third etching step of dry-etching the crystallized silicon, the amorphous silicon, or the metal film again are performed in the order described above, and the third etching step is performed. The second etching step is performed by using the crystallized silicon or the non-crystallized silicon. By performing the process before the residual film of the crystalline silicon or the metal film reaches the film thickness to be etched in the second etching step, the natural oxide film or the deposit can be removed, and the underlying film can be obtained without lowering the throughput. It is possible to prevent the generation of etching residue while protecting the.

【0008】[0008]

【実施例】以下本発明の一実施例のドライエッチング方
法について、従来例とともに図面を参照しながら説明す
る。図1(a)〜(e)は本発明の一実施例におけるド
ライエッチング方法の工程断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A dry etching method according to an embodiment of the present invention will be described below with reference to the drawings together with a conventional example. 1A to 1E are process cross-sectional views of a dry etching method according to an embodiment of the present invention.

【0009】図1(a)〜(e)、1はシリコン基板、
2は段差パターン、3は多結晶シリコン、4は多結晶シ
リコン上の自然酸化膜、4aはシリコン基板側に形成さ
れている自然酸化膜、5はエッチング下地のシリコン酸
化膜、6はパターン形成のためのフォトレジストを示
す。なお図1(a)と図2(a)、図1(b)と図2
(b)は同一の状態を示す。
1A to 1E, 1 is a silicon substrate,
2 is a step pattern, 3 is polycrystalline silicon, 4 is a natural oxide film on polycrystalline silicon, 4a is a natural oxide film formed on the silicon substrate side, 5 is a silicon oxide film as an etching base, and 6 is a pattern formation Shows a photoresist for. Note that FIG. 1 (a) and FIG. 2 (a), FIG. 1 (b) and FIG.
(B) shows the same state.

【0010】まず図1(a)に示すように、シリコン基
板1上に形成された1μmの段差パターン2上に堆積さ
れた多結晶シリコン3の表面には自然酸化膜4が形成さ
れている。次に、図1(b)に示すように、この自然酸
化膜4をSF6(20sccm)、HCl(20scc
m)、CF4(20sccm)、圧力100mTor
r、RFパワー350Wの条件で異方性エッチングを施
す。このとき、段差パターン2の側壁には、異方性エッ
チングでは除去できなかった自然酸化膜4が残ってい
る。
First, as shown in FIG. 1A, a natural oxide film 4 is formed on the surface of polycrystalline silicon 3 deposited on a 1 μm step pattern 2 formed on a silicon substrate 1. Next, as shown in FIG. 1B, the natural oxide film 4 is formed with SF6 (20 sccm) and HCl (20 sccc).
m), CF4 (20 sccm), pressure 100 mTorr
Anisotropic etching is performed under the conditions of r and RF power of 350 W. At this time, the natural oxide film 4 which could not be removed by anisotropic etching remains on the sidewall of the step pattern 2.

【0011】次に、図1(c)で示すように、HCl
(20sccm)、HBr(40sccm)、O2(1
sccm)からなるガス系で、多結晶シリコン3の膜厚
がR(nm)になるまで、異方性エッチングを施す。次
に、図1(d)に示すように、図1(b)と同じ条件に
より、自然酸化膜4を異方性エッチングする。この時、
図1(b)では除去できなかった自然酸化膜4、特に多
結晶シリコン3の結晶粒のシリコン基板1側の表面上に
形成されている自然酸化膜4aは、図1(c)の多結晶
シリコン3がエッチングされたことにより露出している
ので、図1(b)と同様のガス系により容易に除去する
ことができる。ただし、図1(d)で示すエッチング
は、エッチング下地5(通常シリコン酸化膜)が露出す
る以前、具体的には、多結晶シリコン3の残膜;R>
(図1(d)での多結晶シリコン3のエッチング速度)
×(エッチング時間)を満たした条件下で行わなければ
ならない。これは、図1(d)の工程の途中からエッチ
ング下地5がエッチングされ不良の原因となるためであ
る。以上の結果、続いて再び図1(c)のエッチング工
程を行うことにより、図1(e)で示すように、フォト
レジスト6でパターン形成された多結晶シリコン3の形
状が保たれた状態で、エッチング下地5を保護しながら
エッチング残さの発生を防止できる。
Next, as shown in FIG. 1 (c), HCl
(20 sccm), HBr (40 sccm), O2 (1
(sccm) gas, and anisotropic etching is performed until the film thickness of the polycrystalline silicon 3 reaches R (nm). Next, as shown in FIG. 1D, the natural oxide film 4 is anisotropically etched under the same conditions as in FIG. At this time,
The natural oxide film 4 which could not be removed in FIG. 1B, particularly the natural oxide film 4a formed on the surface of the crystal grain of the polycrystalline silicon 3 on the side of the silicon substrate 1 is the polycrystalline oxide of FIG. 1C. Since the silicon 3 is exposed by being etched, it can be easily removed by a gas system similar to that shown in FIG. However, in the etching shown in FIG. 1D, before the etching base 5 (normal silicon oxide film) is exposed, specifically, the residual film of the polycrystalline silicon 3; R>
(Etching rate of polycrystalline silicon 3 in FIG. 1 (d))
It has to be performed under the condition that x (etching time) is satisfied. This is because the etching base 5 is etched from the middle of the step of FIG. 1D, causing a defect. As a result of the above, subsequently, the etching step of FIG. 1C is performed again, so that the polycrystalline silicon 3 patterned by the photoresist 6 is maintained in the shape as shown in FIG. 1E. It is possible to prevent generation of etching residue while protecting the etching base 5.

【0012】なお、アルミニウムを含む金属膜の場合
も、多結晶シリコンと同様、金属膜のエッチングステッ
プの途中に塩素系のガスによるエッチングステップを追
加することで、エッチング下地を保護しながら残さの発
生を防止できる。
In the case of a metal film containing aluminum, as in the case of polycrystalline silicon, by adding an etching step using a chlorine-based gas in the middle of the etching step of the metal film, a residue is generated while protecting the etching base. Can be prevented.

【0013】[0013]

【発明の効果】以上のように本発明のドライエッチング
方法は、結晶化シリコンまたは非結晶シリコンあるいは
少なくともアルミニウムを含む金属膜をドライエッチン
グする第1のエッチング工程と、次に、前記結晶化シリ
コンまたは前記非結晶シリコンの場合は少なくとも弗素
を含むガス、前記金属膜の場合は少なくとも塩素を含む
ガスにより、前記結晶化シリコンまたは前記非結晶シリ
コンあるいは前記金属膜の表面上に形成されている自然
酸化膜、または前記エッチング工程によって生成された
堆積物をエッチングする第2のエッチング工程と、次に
前記結晶化シリコンまたは前記非結晶シリコンあるいは
前記金属膜を再びドライエッチングする第3のエッチン
グ工程とを、前記記載順に行いかつ前記第2のエッチン
グ工程を前記結晶化シリコンまたは前記非結晶シリコン
あるいは前記金属膜の残膜が前記第2のエッチング工程
でエッチングされる膜厚に達する以前に行うことによ
り、前記自然酸化膜または前記堆積物を除去でき、スル
ープットを低下させずに下地膜を保護しながらエッチン
グ残さの発生を防止できる。
As described above, according to the dry etching method of the present invention, the first etching step of dry etching a crystallized silicon or amorphous silicon or a metal film containing at least aluminum, and then the crystallized silicon or A natural oxide film formed on the surface of the crystallized silicon or the amorphous silicon or the metal film by a gas containing at least fluorine in the case of the amorphous silicon and a gas containing at least chlorine in the case of the metal film. Or a second etching step of etching the deposit generated by the etching step, and a third etching step of dry etching the crystallized silicon, the amorphous silicon or the metal film again. The steps are performed in the order described and the second etching step is performed on the crystal. The natural oxide film or the deposit can be removed by performing before the remaining film of silicon, the amorphous silicon, or the metal film reaches the film thickness to be etched in the second etching step, and the throughput is reduced. It is possible to prevent the occurrence of etching residues while protecting the base film without doing so.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例におけるドライエッチング方
法の工程断面図
FIG. 1 is a process sectional view of a dry etching method according to an embodiment of the present invention.

【図2】従来におけるドライエッチング方法の工程断面
FIG. 2 is a process sectional view of a conventional dry etching method.

【符号の説明】 1 半導体基板(シリコン基板) 2 段差パターン 3 結晶化シリコン(多結晶シリコン) 4 自然酸化膜 4a シリコン基板側に形成されている自然酸化膜[Description of Reference Signs] 1 semiconductor substrate (silicon substrate) 2 step pattern 3 crystallized silicon (polycrystalline silicon) 4 natural oxide film 4a natural oxide film formed on the silicon substrate side

───────────────────────────────────────────────────── フロントページの続き (72)発明者 今井 伸一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shinichi Imai 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】結晶化シリコンまたは非結晶シリコンをド
ライエッチングする第1のエッチング工程と、次に、少
なくとも弗素を含むガスにより、前記結晶化シリコンま
たは前記非結晶シリコンの表面上に形成されている自然
酸化膜、または前記エッチング工程によって生成された
堆積物をエッチングする第2のエッチング工程と、次に
前記結晶化シリコンまたは前記非結晶シリコンを再びド
ライエッチングする第3のエッチング工程とを、前記記
載順に行うことを特徴とするドライエッチング方法。
1. A first etching step of dry-etching crystalline silicon or amorphous silicon, and then a gas containing at least fluorine is formed on the surface of the crystalline silicon or amorphous silicon. The second etching step of etching the natural oxide film or the deposit generated by the etching step, and the third etching step of dry etching the crystallized silicon or the amorphous silicon again. A dry etching method characterized in that the steps are performed in order.
【請求項2】請求項1記載の第2のエッチング工程を、
前記結晶化シリコンまたは前記非結晶シリコンの残膜が
前記第2のエッチング工程によってエッチングされる膜
厚に達する以前に行うことを特徴とするドライエッチン
グ方法。
2. The second etching step according to claim 1,
The dry etching method is performed before the remaining film of the crystallized silicon or the amorphous silicon reaches a film thickness to be etched by the second etching step.
【請求項3】請求項1,2記載の少なくとも弗素を含む
ガスが六フッ化硫黄を含むガスであることを特徴とする
ドライエッチング方法。
3. A dry etching method according to claim 1, wherein the gas containing at least fluorine is a gas containing sulfur hexafluoride.
【請求項4】少なくともアルミニウムを含む金属膜をド
ライエッチングする第4のエッチング工程と、次に、少
なくとも塩素を含むガスにより、前記金属膜の表面上に
形成されている自然酸化膜、または前記エッチング工程
によって生成された堆積物をエッチングする第5のエッ
チング工程と、次に前記金属膜を再びドライエッチング
する第6のエッチング工程とを、前記記載順に行うこと
を特徴とするドライエッチング方法。
4. A fourth etching step of dry-etching a metal film containing at least aluminum, and then a natural oxide film formed on the surface of the metal film by a gas containing at least chlorine, or the etching. A dry etching method comprising: performing a fifth etching step of etching the deposit generated by the step and a sixth etching step of subsequently dry etching the metal film again in the order described above.
【請求項5】請求項4記載の第5のエッチング工程を、
前記金属膜の残膜が前記第5のエッチング工程によって
エッチングされる膜厚に達する以前に行うことを特徴と
するドライエッチング方法。
5. The fifth etching step according to claim 4,
The dry etching method is performed before the remaining film of the metal film reaches the film thickness to be etched by the fifth etching step.
【請求項6】請求項4,5記載の少なくとも塩素を含む
ガスが四塩化硅素を含むガスであることを特徴とするド
ライエッチング方法。
6. A dry etching method according to claim 4, wherein the gas containing at least chlorine is a gas containing silicon tetrachloride.
JP7784393A 1993-04-05 1993-04-05 Dry etching method Pending JPH06291091A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7784393A JPH06291091A (en) 1993-04-05 1993-04-05 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7784393A JPH06291091A (en) 1993-04-05 1993-04-05 Dry etching method

Publications (1)

Publication Number Publication Date
JPH06291091A true JPH06291091A (en) 1994-10-18

Family

ID=13645339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7784393A Pending JPH06291091A (en) 1993-04-05 1993-04-05 Dry etching method

Country Status (1)

Country Link
JP (1) JPH06291091A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010083208A (en) * 2000-02-21 2001-08-31 가네꼬 히사시 Method for fabricating semiconductor device
WO2004032209A3 (en) * 2002-10-01 2005-01-13 Applied Materials Inc Method of etching shaped features on a substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010083208A (en) * 2000-02-21 2001-08-31 가네꼬 히사시 Method for fabricating semiconductor device
WO2004032209A3 (en) * 2002-10-01 2005-01-13 Applied Materials Inc Method of etching shaped features on a substrate

Similar Documents

Publication Publication Date Title
US6194323B1 (en) Deep sub-micron metal etch with in-situ hard mask etch
US5698072A (en) Dry etching method
US7482279B2 (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
KR20080086686A (en) Method for fabricating semiconductor device
US7537998B2 (en) Method for forming salicide in semiconductor device
JP3088178B2 (en) Polysilicon film etching method
US6461968B1 (en) Method for fabricating a semiconductor device
US6214725B1 (en) Etching method
JPH06291091A (en) Dry etching method
KR100495909B1 (en) Method for fabrication of semiconductor device using ArF photo-lithography capable of protecting tapered profile of hardmask
JPH05343363A (en) Dry etching method
JPH07135198A (en) Etching
JPH07263406A (en) Method of manufacturing semiconductor device
JPH05315322A (en) Taper etching of wiring layer
JPH05267246A (en) Manufacture of semiconductor device
JP2004356184A (en) Method of manufacturing semiconductor device, ccd imaging device, and imaging device
KR940005626B1 (en) Method of making pattern of polysilicone
US6890860B1 (en) Method for etching and/or patterning a silicon-containing layer
JP3291387B2 (en) Method for manufacturing semiconductor device
KR20110076661A (en) Method for forming micropattern in semiconductor device
JPH09260349A (en) Manufacture of semiconductor device
JPH0950985A (en) Manufacture of semiconductor device
JPH09260346A (en) Semiconductor device manufacturing method
KR20040057641A (en) Method for forming salicide of semiconductor device
KR20010010174A (en) Method of etching material layer using anti-reflective coating layer for semiconductor device