JPH06284352A - 表示制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 メモリ容量の増大に起因するコストの上昇を
招くことなく、１画素単位の着色と１文字単位の着色と
をそれぞれ実現することができる表示制御装置を提供す
る。 【構成】 表示制御装置は、属性ビットデータ２５に基
づきキャラクタコード４１の属性を識別するメモリアド
レス制御回路２２を備える。識別の結果がドットパター
ンデータに対応することを示すとき、パターメモリ２３
の文字領域からパターンデータ３７が読み出され、パタ
ーンデータ３７にはＰ／Ｓ変換回路１５でパラレルシリ
アル変換を施される。識別の結果がビットマップグラフ
ィックデータに対応することを示すとき、パターメモリ
２３のグラフィック領域からパターンデータ３７が４ｂ
ｉｔの１画素分のデータに区切られながら読み出され、
この１画素分のパターンデータ４３は出力切換制御回路
２６から出力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、文字、グラフィック情
報などを画面に表示するための表示制御を行う表示制御
装置に関する。

【０００２】

【従来の技術】一般に、テレビジョン受像機（以下、Ｔ
Ｖという）などの映像装置には、チャンネル表示、音量
表示、映像装置本体が有する機能に関する設定項目、お
よびその設定項目に関する設定量などを表示することに
よって各機能に対する設定を行う機能選択表示機能が設
けられている。この機能選択表示機能における設定項目
を構成する文字の表示方式として、表示される文字数分
の文字データを格納する文字メモリ（以下、コードメモ
リという）と、文字単位で文字の色付けをするためのカ
ラーメモリと、文字の形状が記憶されているパターンメ
モリとを使用し、各メモリからのデータに基づき文字表
示を行う方式がある。これに対し、グラフィックによる
表示方式では、表示する文字の解像度（縦ドット×横ド
ット）×表示色数で決定されるｂｉｔ数のメモリ（ビッ
トマップメモリ）を使用し、グラフィック表示を行う。
各表示方式に対する制御には表示制御装置が用いられ
る。

【０００３】この表示制御装置について図を参照しなが
ら説明する。図５は従来の表示制御装置の一例を示すブ
ロック図、図６は従来の表示制御装置の他の例を示すブ
ロック図である。

【０００４】前者の表示方式に用いられる表示制御装置
は、図５に示すように、発振子（図示せず）に接続され
ている端子２，３が設けられている発振回路１を備え
る。発振回路１には端子４を介して水平同期信号がトリ
ガとして与えられ、発振回路１は周波数が水平同期信号
の周波数の整数倍である表示クロック３８を発振する。

【０００５】発振回路１からの表示クロック３８は水平
表示位置検出回路６に与えらえ、水平表示位置検出回路
は水平同期信号を検出し、この検出と同時に表示クロッ
ク３８を含む制御信号２８を水平位置カウンタ７に出力
する。水平位置カウンタ７は制御信号２８に基づき表示
クロック３８を計数し、その計数値を示す計数データ３
０を生成する。

【０００６】端子５に取り込まれた垂直同期信号は、端
子４に取り込まれた水平同期信号とともに垂直表示位置
検出回路９に与えられる。垂直表示位置検出回路９は垂
直同期信号の入力の開始および終了を検出し、垂直同期
信号の入力開始を検出すると同時に水平同期信号を含む
制御信号２９を垂直位置カウンタ８に出力し、垂直同期
信号の入力終了を検出すると同時に制御信号２９の出力
を停止する。

【０００７】垂直位置カウンタ８は制御信号２９に基づ
き垂直走査期間における水平走査周波数を計数し、この
計数値を示す計数データ３１を生成する。

【０００８】水平位置カウンタ７で生成された計数デー
タ３０および垂直位置カウンタ８で生成された計数デー
タ３１は読出しアドレス発生回路１０に与えられる。読
出しアドレス発生回路１０は、各計数データ３０，３１
に基づき読出しアドレスデータ３２，３３を生成する。
読出しアドレスデータ３３はコードメモリ１１に与えら
れ、コードメモリ１１からは、読出しアドレスデータ３
３に対応するアドレスに格納されているデータがアドレ
スデータ３４として出力される。アドレスデータ３４は
パターンメモリ１４に与えられ、パターンメモリ１４か
らアドレスデータ３４に対応するアドレスに格納されて
いるパターデータが読み出される。

【０００９】これに対し、読出しアドレスデータ３２は
前景色カラーメモリ１２および背景色カラーメモリ１３
に与えられる。前景色カラーメモリ１２からは読出しア
ドレスデータ３２に対応するアドレスに格納されている
色データ３５が読み出され、背景色カラーメモリ１３か
らは読出しアドレスデータ３２に対応するアドレスに格
納されている色データ３６が読み出される。

【００１０】パターンメモリ１４から読み出されたパタ
ーンデータ３７はパラレルシリアル変換回路（以下、Ｐ
／Ｓ変換回路という）１５に与えられ、Ｐ／Ｓ変換回路
１５は表示クロック３８に同期しながらパターンデータ
３７に対するパラレルシリアル変換を行い、その変換の
結果を切換回路１６に出力する。切換回路１６はＰ／Ｓ
変換回路１５からの変換結果に基づき前景色カラーメモ
リ１２からの色データ３５と背景色カラーメモリ１３か
らの色データ３６とを選択的にＲＧＢカラーテーブル１
７に出力する。

【００１１】ＲＧＢカラーテーブル１７は、各色信号３
５，３６をＲ（赤）、Ｇ（緑）、Ｂ（青）の各色信号に
変換し、Ｒ，Ｇ，Ｂの各色信号を端子１９，２０，２１
からそれぞれ出力するとともに、輝度信号Ｙを端子１８
から出力する。

【００１２】後者の表示方式に用いられる表示制御装置
は、図６に示すように、発振回路１と、水平表示位置検
出回路６と、水平位置カウンタ７と、垂直表示位置検出
回路８と、垂直位置カウンタ７とを備える。

【００１３】水平位置カウンタ７で生成された計数デー
タ３０および垂直位置カウンタ８で生成された計数デー
タ３１は読出しアドレス発生回路１０に与えられる。読
出しアドレス発生回路１０は、各計数データ３０，３１
に基づき読出しアドレスデータ３９を生成する。読出し
アドレスデータ３９はビットマップメモリ２２に与えら
れ、ビットマップメモリ２２からは、読出しアドレスデ
ータ３９に対応するアドレスに格納されているデータ４
０が読み出される。

【００１４】データ４０はＲＧＢカラーテーブル１７に
与えられ、ＲＧＢカラーテーブル１７は、各データ４０
を輝度信号Ｙ、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色信
号に変換し、Ｒ，Ｇ，Ｂの各色信号を端子１９，２０，
２１からそれぞれ出力するとともに、輝度信号Ｙを端子
１８から出力する。

【００１５】前者の表示方式を用いる表示制御装置で
は、１文字単位で着色が行われる。これに対し、後者の
表示方式を用いる表示制御装置では、１画素単位で着色
が行われ、１文字単位の着色も可能である。

【００１６】従って、後者の表示方式に用いられる表示
制御装置では、１画素単位の着色と１文字単位の着色と
をそれぞれ実現することができるが、この表示制御装置
に用いられているビットマップメモリは書込可能なＲＡ
Ｍであり、かつその必要容量は解像度×表示色数で決定
されるｂｉｔ数に対する容量であるから、このビットマ
ップメモリの容量は前者の表示制御装置に設けられてい
るメモリの容量より大きくなり、表示解像度の向上また
は使用色数の増加に伴いビットマップメモリの容量が増
加し、ひいてはビットマップメモリの数が増加する。そ
の結果、１画素単位の着色と１文字単位の着色とをそれ
ぞれ実行するための制御には、容量が大きいメモリが必
要となり、メモリの大容量化に起因するコストの上昇を
招くことになる。

【００１７】

【発明が解決しようとする課題】上述したように、後者
の表示方式に用いられる表示制御装置では、１画素単位
の着色と１文字単位の着色とをそれぞれ実現することが
できるが、容量が大きいメモリが必要となり、メモリの
大容量化に起因するコストの上昇を招くことになる。

【００１８】本発明は、メモリの大容量化に起因するコ
ストの上昇を招くことなく、１画素単位の着色と１文字
単位の着色とをそれぞれ実現することができる表示制御
装置を提供することを目的とする。

【００１９】

【課題を解決するための手段】本発明は、文字、グラフ
ィック情報などを画面に表示するための表示制御を行う
表示制御装置であって、文字などに対するコード情報が
格納されている第１の表示メモリと、文字のドットパタ
ーンを格納する文字領域とビットマップグラフィックデ
ータを格納するグラフィック領域とを有する第２の表示
メモリと、前記第１の表示メモリから読み出されたコー
ド情報が前記第２の表示メモリの文字領域に格納されて
いるドットパターンデータおよびグラフィック領域に格
納されているビットマップグラフィックデータの内のい
ずれのデータに対応するかを識別し、その識別結果を出
力するモード識別手段と、前記モード識別手段からの識
別結果に基づき前記第２の表示メモリから読み出された
データを選択的に変換するデータ変換手段とを備える。

【００２０】

【作 用】本発明の文字表示装置では、前記第１の表示
メモリから読み出されたコード情報が前記第２の表示メ
モリの文字領域に格納されているドットパターンデータ
およびグラフィック領域に格納されているビットマップ
グラフィックデータの内のいずれのデータに対応するか
を識別し、この識別の結果に基づき前記第２の表示メモ
リから読み出されたデータを選択的に変換する。

【００２１】文字表示をするとき、前記ドットパターン
データが前記第２に表示メモリから読み出され、このド
ットパターンデータに対し所定の変換処理を行うことに
よって１文字単位で着色された文字表示が行われる。こ
れに対し、グラフィック表示をするとき、前記ビットマ
ップグラフィックデータが前記第２に表示メモリから読
み出され、ビットマップグラフィックデータに対し所定
の変換処理を行うことによって１画素単位で着色された
グラフィック表示が行われる。よって、前記第２の表示
メモリに文字領域とグラフィック領域とを設けることに
よって、メモリ大容量化が抑えられ、メモリの大容量化
に起因するコストの上昇を招くことなく、１画素単位の
着色と１文字単位の着色とをそれぞれ実現することがで
きる。

【００２２】

【実施例】以下に、本発明の実施例について図を参照し
ながら説明する。

【００２３】図１は本発明の表示制御装置の一実施例を
示すブロック図である。

【００２４】表示制御装置は、図１に示すように、発振
子（図示せず）に接続されている端子２，３が設けられ
ている発振回路１を備える。発振回路１には端子４を介
して水平同期信号がトリガとして与えられ、発振回路１
は周波数が水平同期信号の周波数の整数倍である表示ク
ロック３８を発振する。

【００２５】発振回路１からの表示クロック３８は水平
表示位置検出回路６に与えらえ、水平表示位置検出回路
は水平同期信号を検出し、この検出と同時に表示クロッ
ク３８を含む制御信号２８を水平位置カウンタ７に出力
する。水平位置カウンタ７は制御信号２８に基づき表示
クロック３８を計数し、その計数値を示す計数データ３
０を生成する。

【００２６】端子５に取り込まれた垂直同期信号は、端
子４に取り込まれた水平同期信号とともに垂直表示位置
検出回路９に与えられる。垂直表示位置検出回路９は垂
直同期信号の入力の開始および終了を検出し、垂直同期
信号の入力開始を検出すると同時に水平同期信号を含む
制御信号２９を垂直位置カウンタ８に出力し、垂直同期
信号の入力終了を検出すると同時に制御信号２９の出力
を停止する。

【００２７】垂直位置カウンタ８は制御信号２９に基づ
き垂直走査期間における水平走査周波数を計数し、この
計数値を示す計数データ３１を生成する。

【００２８】水平位置カウンタ７で生成された計数デー
タ３０および垂直位置カウンタ８で生成された計数デー
タ３１は読出しアドレス発生回路１０に与えられる。読
出しアドレス発生回路１０は、各計数データ３０，３１
に基づき読出しアドレスデータ３２，３３を生成する。
読出しアドレスデータ３３はコードメモリ１１に与えら
れ、コードメモリ１１からは、読出しアドレスデータ３
３に対応するアドレスに格納されているキャラクタコー
ド４１が読み出される。

【００２９】これに対し、読出しアドレスデータ３２は
前景色カラーメモリ１２、背景色カラーメモリ１３およ
び属性メモリ２４に与えられる。前景色カラーメモリ１
２からは読出しアドレスデータ３２に対応するアドレス
に格納されている色データ３５が読み出され、背景色カ
ラーメモリ１３からは読出しアドレスデータ３２に対応
するアドレスに格納されている色データ３６が読み出さ
れ、属性メモリ２４からは読出しアドレスデータ３２に
対応するアドレスに格納されている１ｂｉｔの属性ビッ
トデータ２５が読み出される。

【００３０】キャラクタコード４１は属性メモリ２４か
らの属性ビットデータ２５とともにメモリアドレス制御
回路２２に与えられ、メモリアドレス制御回路２２は属
性ビットデータ２５に基づきキャラクタコードがドット
パターデータおよびビットマップグラフィックデータの
内のいずれのデータに対応するかを識別し、その識別の
結果に基づきパターンメモリ２３に対するアドレスデー
タ４２を生成する。

【００３１】パターンメモリ２３は、図２に示すよう
に、文字のドットパターンデータを格納する文字領域と
ビットマップグラフィックデータを格納するグラフィッ
ク領域とを有する。文字領域は（０００Ｈ）から（０Ｆ
ＦＨ）までの範囲からなる領域であり、グラフィック領
域は（１００Ｈ）以降の範囲からなる領域である。な
お、１文字のキャラクタのフォント構成は縦１６×横８
ドットであり、１画素単位の着色数は１６色（４ｂｉ
ｔ）である。

【００３２】前記識別の結果がドットパターンデータに
対応することを示すとき、パターンメモリ２３の文字領
域のアドレスを示すアドレスデータ４２が生成され、パ
ターメモリ２３の文字領域からアドレスデータ４２に対
応するパターンデータ３７が読み出される。パターンデ
ータ３７はＰ／Ｓ変換器１５に与えられ、Ｐ／Ｓ変換回
路１５は表示クロック３８に同期しながらパターンデー
タ３７に対するパラレルシリアル変換を行い、その変換
の結果を切換回路１６に出力する。切換回路１６はＰ／
Ｓ変換回路１５からの変換結果に基づき前景色カラーメ
モリ１２からの色データ３５と背景色カラーメモリ１３
からの色データ３６とを選択的に切換回路２７に出力す
る。

【００３３】これに対し、前記識別の結果がビットマッ
プグラフィックデータに対応することを示すとき、パタ
ーンメモリ２３のグラフィック領域のアドレスを示すア
ドレスデータ４２が生成される。アドレスデータ４２を
パターメモリ２３のグラフィック領域に供給するための
アクセスは文字領域に対するアクセス速度の４倍で行わ
れる。パターメモリ２３のグラフィック領域からは、ア
ドレスデータ４２に対応する８ｂｉｔのパターンデータ
が４ｂｉｔ毎に区切られながら読み出され、この４ｂｉ
ｔで構成されるパターンデータ３７は１画素分のデータ
として出力切換制御回路２６に与えられる。出力切換制
御回路２６は表示クロック３８に同期しながら１画素分
のパターンデータ４３を交互に切り換えながら切換回路
２７に出力する。

【００３４】切換回路２７は属性メモリ２４からの属性
ビットデータ２５に基づき出力切換制御回路２６からの
パターンデータ４３および切換回路１６からの出力の中
からいずれか一方を選択的にＲＧＢカラーテーブル１７
に出力する。

【００３５】ＲＧＢカラーテーブル１７は、切換回路２
７からの出力をＲ（赤）、Ｇ（緑）、Ｂ（青）の各色信
号に変換し、Ｒ，Ｇ，Ｂの各色信号を端子１９，２０，
２１を介してそれぞれ出力する。各色信号は単独に、ま
たは映像信号に重畳された後に表示手段（図示せず）に
供給される。

【００３６】次に、表示制御装置の動作について図を参
照しながら説明する。図３は図１の表示制御装置の動作
を説明するための各メモリへのアクセスタイミングを示
す図である。

【００３７】１文字単位の着色で文字表示をするとき、
図３（ａ）に示すように、まず、発振回路１は表示クロ
ック３８を発振する。発振回路１からの表示クロック３
８は水平表示位置検出回路６に与えらえる。水平表示位
置検出回路６は、図３（ｂ）に示すように、水平同期信
号を検出し、この検出と同時に表示クロック３８を含む
制御信号２８を水平位置カウンタ７に出力する。水平位
置カウンタ７は、図３（ｃ）に示すように、制御信号２
８に基づき表示クロック３８を計数し、その計数値を示
す計数データ３０を生成する。

【００３８】垂直表示位置検出回路９は垂直同期信号の
入力の開始および終了を検出し、垂直同期信号の入力開
始を検出すると同時に水平同期信号を含む制御信号２９
を垂直位置カウンタ８に出力し、垂直同期信号の入力終
了を検出すると同時に制御信号２９の出力を停止する。

【００３９】垂直位置カウンタ８は制御信号２９に基づ
き垂直走査期間における水平走査周波数を計数し、この
計数値を示す計数データ３１を生成する。

【００４０】水平位置カウンタ７で生成された計数デー
タ３０および垂直位置カウンタ８で生成された計数デー
タ３１は読出しアドレス発生回路１０に与えられる。読
出しアドレス発生回路１０は、各計数データ３０，３１
に基づき読出しアドレスデータ３２，３３を生成する。
読出しアドレスデータ３３はコードメモリ１１に与えら
れ、コードメモリ１１からは、読出しアドレスデータ３
３に対応するアドレスに格納されているキャラクタコー
ド４１が読み出される。

【００４１】読出しアドレスデータ３２は前景色カラー
メモリ１２、背景色カラーメモリ１３および属性メモリ
２４に与えられる。前景色カラーメモリ１２からは、図
３（ｅ）に示すように、読出しアドレスデータ３２に対
応するアドレスに格納されている色データ３５が読み出
され、背景色カラーメモリ１３からは読出しアドレスデ
ータ３２に対応するアドレスに格納されている色データ
３６が読み出され、属性メモリ２４からは読出しアドレ
スデータ３２に対応するアドレスに格納されている１ｂ
ｉｔの属性ビットデータ２５が読み出される。

【００４２】キャラクタコード４１はメモリアドレス制
御回路２２に与えられ、メモリアドレス制御回路２２は
属性ビットデータ２５に基づきキャラクタコード４１が
ドットパターンデータに対応することを識別し、パター
ンメモリ２３の文字領域に対するアドレスデータ４２を
生成する。

【００４３】パターンメモリ２３の文字領域からは、図
３（ｄ）に示すように、アドレスデータ４２に対応する
パターンデータ３７が読み出される。パターンデータ３
７はＰ／Ｓ変換器１５に与えられ、Ｐ／Ｓ変換回路１５
は表示クロック３８に同期しながらパターンデータ３７
に対するパラレルシリアル変換を行い、その変換の結果
を切換回路１６に出力する。

【００４４】切換回路１６は、図３（ｆ）に示すよう
に、Ｐ／Ｓ変換回路１５からの変換結果に基づき前景色
カラーメモリ１２からの色データ３５と背景色カラーメ
モリ１３からの色データ３６とを選択的に切換回路２７
を介してＲＧＢカラーテーブル２７に出力する。ＲＧＢ
カラーテーブル１７は、各色信号３５，３６をＲ
（赤）、Ｇ（緑）、Ｂ（青）の各色信号に変換し、Ｒ，
Ｇ，Ｂの各色信号を端子１９，２０，２１を介してそれ
ぞれ出力する。各色信号は単独に、または映像信号に重
畳された後に表示手段に供給され、この表示手段の画面
には１文字単位で着色された文字が表示される。

【００４５】１画素単位の着色が行われるグラフィック
表示をするとき、メモリアドレス制御回路２２は属性ビ
ットデータ２５に基づきキャラクタコード４１がビット
マップグラフィックデータに対応することを識別し、パ
ターンメモリ２３のグラフィック領域のアドレスを示す
アドレスデータ４２が生成される。

【００４６】アドレスデータ４２をパターメモリ２３の
グラフィック領域に供給するためのアクセスは文字領域
に対するアクセス速度の４倍で行われる。パターメモリ
２３のグラフィック領域からは、図３（ｄ）に示すよう
に、アドレスデータ４２に対応する８ｂｉｔのパターン
データが４ｂｉｔ毎に区切られながら読み出され、この
４ｂｉｔで構成されるパターンデータ３７は１画素分の
データとして出力切換制御回路２６に与えられる。出力
切換制御回路２６は表示クロック３８に同期しながら１
画素分のパターンデータ４３を交互に切り換えながら切
換回路２７に出力し、切換回路２７は、図３（ｆ）に示
すように、属性メモリ２４からの属性ビットデータ２５
に基づき出力切換制御回路２６からのパターンデータ４
３をＲＧＢカラーテーブル１７に出力する。

【００４７】ＲＧＢカラーテーブル１７は、パターンデ
ータ４３をＲ（赤）、Ｇ（緑）、Ｂ（青）の各色信号に
変換し、Ｒ，Ｇ，Ｂの各色信号を端子１９，２０，２１
を介してそれぞれ出力する。各色信号は単独に、または
映像信号に重畳された後に表示手段に供給され、１画素
単位で着色されたキャラクタなどが表示される。

【００４８】このグラフィック表示においては、文字表
示時の１キャラクタを読み出す期間に４キャラクタ分が
読み出されるから、１キャラクタの横ドット数の８ドッ
ト分に対応するグラフィック表示をすることができる。

【００４９】以上により、パターンメモリ２３に文字領
域とグラフィック領域とを設けることによって、メモリ
大容量化が抑えられ、メモリの大容量化に起因するコス
トの上昇を招くことなく、１画素単位の着色と１文字単
位の着色とをそれぞれ実現することができる。

【００５０】例えば、表示解像度６４０×４８０であ
り、着色数が１６色であるとき、コードメモリの必要容
量は１９２００（８０（文字）×３０（行）×８（ｂｉ
ｔ））ビットであり、前景色メモリの必要容量は１９２
００（８０（文字）×３０（行）×８（ｂｉｔ））ビッ
トであり、背景色メモリの必要容量は１９２００（８０
（文字）×３０（行）×８（ｂｉｔ））ビットであり、
属性メモリの必要容量は２４００（８０（文字）×３０
（行）×１（ｂｉｔ））ビットである。これらのメモリ
の容量の合計は４０，８００ビットとなり、このビット
数と同じ容量のパターンメモリを設けることによってグ
ラフィック表示をすることができ、また、従来のグラフ
ィック表示に用いられるビットマップメモリの必要容量
１，２２８，８００ビット（６４０（横ドット）×３０
（縦ドット）×４（ｂｉｔ））に比して十分に小さいメ
モリ容量で対応することができる。

【００５１】次に、他の表示制御装置について図を参照
しながら説明する。図４は本発明の表示制御装置の他の
実施例を示すブロック図である。

【００５２】表示制御装置は、図３に示すように、属性
メモリに代えて、コードメモリ１１とメモリアドレス制
御回路２２との間に設けられている符号判別回路４４を
備える。符号判別回路４４は、コードメモリ１１からの
キャラクタコード４１が示す符号に基づき文字領域に対
応するデータであるかグラフィック領域のデータである
かを識別し、その識別の結果を示す属性ビットデータ２
５を生成する。この属性ビットデータ２５によってメモ
リアドレス制御回路２２のアドレスデータ４２が示す内
容が制御され、また切換回路２７の切り替え動作が制御
される。よって、属性メモリを用いることなく、１画素
単位の着色と１文字単位の着色とをそれぞれ実現するこ
とができる。

【００５３】

【発明の効果】以上に説明したように、本発明の表示制
御装置によれば、メモリ容量の増大に起因するコストの
上昇を招くことなく、１画素単位の着色と１文字単位の
着色とをそれぞれ実現することができる。

【図面の簡単な説明】

【図１】本発明の表示制御装置の一実施例を示すブロッ
ク図である。

【図２】図１の表示制御装置に用いられているパターン
メモリのメモリマップを示す図である。

【図３】図１の表示制御装置の動作を説明するための各
メモリへのアクセスタイミングを示す図である。

【図４】本発明の表示制御装置の他の実施例を示すブロ
ック図である。

【図５】従来の表示制御装置の一例を示すブロック図で
ある。

【図６】従来の表示制御装置の他の例を示すブロック図
である。

【符号の説明】

１０…読出しアドレス発生回路、１１…コードメモリ
（第１の表示メモリ）、１２…前景色カラーメモリ、１
３…背景色カラーメモリ、１５…Ｐ／Ｓ変換回路（デー
タ変換手段）、１６，２７…切換回路、２２…メモリア
ドレス制御回路（モード識別手段）、２３…パターンメ
モリ（第２の表示メモリ）、２４…属性メモリ、２６…
出力切換制御回路（データ変換手段）、４１…符号判別
回路（モード識別手段）。

Claims (5)

【特許請求の範囲】
1. 【請求項１】文字、グラフィック情報などを画面に表示
   するための表示制御を行う表示制御装置であって、 文字などに対するコード情報が格納されている第１の表
   示メモリと、 文字のドットパターンデータを格納する文字領域とビッ
   トマップグラフィックデータを格納するグラフィック領
   域とを有する第２の表示メモリと、 前記第１の表示メモリから読み出されたコード情報が前
   記第２の表示メモリの文字領域に格納されているドット
   パターンデータおよびグラフィック領域に格納されてい
   るビットマップグラフィックデータの内のいずれのデー
   タに対応するかを識別し、その識別の結果を出力するモ
   ード識別手段と、 前記モード識別手段からの識別結果に基づき前記第２の
   表示メモリから読み出されたデータを選択的に変換する
   データ変換手段とを備えることを特徴とする表示制御装
   置。
2. 【請求項２】前記データ変換手段は、前記モード識別手
   段からの識別結果が前記第１の表示メモリの文字領域に
   格納されているドットパターンデータであることを示す
   とき、このドットパターンデータに対し並列直列変換を
   施すことによってこのドットパターンデータを直列のド
   ットパターンデータに変換し、前記モード識別手段から
   の識別結果が前記グラフィック領域に格納されているビ
   ットマップグラフィックデータを示すとき、ビットマッ
   プグラフィックデータを所定のビット数で構成される並
   列のカラーデータに変換することを特徴とする請求項１
   に記載の表示制御装置。
3. 【請求項３】前記モード識別手段は、前記第１の表示メ
   モリから読み出されたコード情報が前記第２の表示メモ
   リの文字領域に格納されているドットパターンデータで
   あることを示す表示属性およびグラフィック領域に格納
   されているビットマップグラフィックデータであること
   を示す表示属性が格納されている属性メモリを有するこ
   とを特徴とする請求項１に記載の表示制御装置。
4. 【請求項４】前記モード識別手段は、前記第１の表示メ
   モリから読み出されたコード情報を解読する解読手段か
   らなることを特徴とする請求項１に記載の表示制御装
   置。
5. 【請求項５】前記第１の表示メモリから読み出されたコ
   ード情報が前記第２のメモリのグラフィック領域のビッ
   トマップグラフィックデータに対応するとき、前記第２
   の表示メモリからのデータの読出し回数が複数回である
   ことを特徴とする請求項１に記載の表示制御装置。