JPH06284352A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH06284352A JPH06284352A JP5070165A JP7016593A JPH06284352A JP H06284352 A JPH06284352 A JP H06284352A JP 5070165 A JP5070165 A JP 5070165A JP 7016593 A JP7016593 A JP 7016593A JP H06284352 A JPH06284352 A JP H06284352A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- display
- graphic
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】
【目的】 メモリ容量の増大に起因するコストの上昇を
招くことなく、1画素単位の着色と1文字単位の着色と
をそれぞれ実現することができる表示制御装置を提供す
る。 【構成】 表示制御装置は、属性ビットデータ25に基
づきキャラクタコード41の属性を識別するメモリアド
レス制御回路22を備える。識別の結果がドットパター
ンデータに対応することを示すとき、パターメモリ23
の文字領域からパターンデータ37が読み出され、パタ
ーンデータ37にはP/S変換回路15でパラレルシリ
アル変換を施される。識別の結果がビットマップグラフ
ィックデータに対応することを示すとき、パターメモリ
23のグラフィック領域からパターンデータ37が4b
itの1画素分のデータに区切られながら読み出され、
この1画素分のパターンデータ43は出力切換制御回路
26から出力される。
招くことなく、1画素単位の着色と1文字単位の着色と
をそれぞれ実現することができる表示制御装置を提供す
る。 【構成】 表示制御装置は、属性ビットデータ25に基
づきキャラクタコード41の属性を識別するメモリアド
レス制御回路22を備える。識別の結果がドットパター
ンデータに対応することを示すとき、パターメモリ23
の文字領域からパターンデータ37が読み出され、パタ
ーンデータ37にはP/S変換回路15でパラレルシリ
アル変換を施される。識別の結果がビットマップグラフ
ィックデータに対応することを示すとき、パターメモリ
23のグラフィック領域からパターンデータ37が4b
itの1画素分のデータに区切られながら読み出され、
この1画素分のパターンデータ43は出力切換制御回路
26から出力される。
Description
【0001】
【産業上の利用分野】本発明は、文字、グラフィック情
報などを画面に表示するための表示制御を行う表示制御
装置に関する。
報などを画面に表示するための表示制御を行う表示制御
装置に関する。
【0002】
【従来の技術】一般に、テレビジョン受像機(以下、T
Vという)などの映像装置には、チャンネル表示、音量
表示、映像装置本体が有する機能に関する設定項目、お
よびその設定項目に関する設定量などを表示することに
よって各機能に対する設定を行う機能選択表示機能が設
けられている。この機能選択表示機能における設定項目
を構成する文字の表示方式として、表示される文字数分
の文字データを格納する文字メモリ(以下、コードメモ
リという)と、文字単位で文字の色付けをするためのカ
ラーメモリと、文字の形状が記憶されているパターンメ
モリとを使用し、各メモリからのデータに基づき文字表
示を行う方式がある。これに対し、グラフィックによる
表示方式では、表示する文字の解像度(縦ドット×横ド
ット)×表示色数で決定されるbit数のメモリ(ビッ
トマップメモリ)を使用し、グラフィック表示を行う。
各表示方式に対する制御には表示制御装置が用いられ
る。
Vという)などの映像装置には、チャンネル表示、音量
表示、映像装置本体が有する機能に関する設定項目、お
よびその設定項目に関する設定量などを表示することに
よって各機能に対する設定を行う機能選択表示機能が設
けられている。この機能選択表示機能における設定項目
を構成する文字の表示方式として、表示される文字数分
の文字データを格納する文字メモリ(以下、コードメモ
リという)と、文字単位で文字の色付けをするためのカ
ラーメモリと、文字の形状が記憶されているパターンメ
モリとを使用し、各メモリからのデータに基づき文字表
示を行う方式がある。これに対し、グラフィックによる
表示方式では、表示する文字の解像度(縦ドット×横ド
ット)×表示色数で決定されるbit数のメモリ(ビッ
トマップメモリ)を使用し、グラフィック表示を行う。
各表示方式に対する制御には表示制御装置が用いられ
る。
【0003】この表示制御装置について図を参照しなが
ら説明する。図5は従来の表示制御装置の一例を示すブ
ロック図、図6は従来の表示制御装置の他の例を示すブ
ロック図である。
ら説明する。図5は従来の表示制御装置の一例を示すブ
ロック図、図6は従来の表示制御装置の他の例を示すブ
ロック図である。
【0004】前者の表示方式に用いられる表示制御装置
は、図5に示すように、発振子(図示せず)に接続され
ている端子2,3が設けられている発振回路1を備え
る。発振回路1には端子4を介して水平同期信号がトリ
ガとして与えられ、発振回路1は周波数が水平同期信号
の周波数の整数倍である表示クロック38を発振する。
は、図5に示すように、発振子(図示せず)に接続され
ている端子2,3が設けられている発振回路1を備え
る。発振回路1には端子4を介して水平同期信号がトリ
ガとして与えられ、発振回路1は周波数が水平同期信号
の周波数の整数倍である表示クロック38を発振する。
【0005】発振回路1からの表示クロック38は水平
表示位置検出回路6に与えらえ、水平表示位置検出回路
は水平同期信号を検出し、この検出と同時に表示クロッ
ク38を含む制御信号28を水平位置カウンタ7に出力
する。水平位置カウンタ7は制御信号28に基づき表示
クロック38を計数し、その計数値を示す計数データ3
0を生成する。
表示位置検出回路6に与えらえ、水平表示位置検出回路
は水平同期信号を検出し、この検出と同時に表示クロッ
ク38を含む制御信号28を水平位置カウンタ7に出力
する。水平位置カウンタ7は制御信号28に基づき表示
クロック38を計数し、その計数値を示す計数データ3
0を生成する。
【0006】端子5に取り込まれた垂直同期信号は、端
子4に取り込まれた水平同期信号とともに垂直表示位置
検出回路9に与えられる。垂直表示位置検出回路9は垂
直同期信号の入力の開始および終了を検出し、垂直同期
信号の入力開始を検出すると同時に水平同期信号を含む
制御信号29を垂直位置カウンタ8に出力し、垂直同期
信号の入力終了を検出すると同時に制御信号29の出力
を停止する。
子4に取り込まれた水平同期信号とともに垂直表示位置
検出回路9に与えられる。垂直表示位置検出回路9は垂
直同期信号の入力の開始および終了を検出し、垂直同期
信号の入力開始を検出すると同時に水平同期信号を含む
制御信号29を垂直位置カウンタ8に出力し、垂直同期
信号の入力終了を検出すると同時に制御信号29の出力
を停止する。
【0007】垂直位置カウンタ8は制御信号29に基づ
き垂直走査期間における水平走査周波数を計数し、この
計数値を示す計数データ31を生成する。
き垂直走査期間における水平走査周波数を計数し、この
計数値を示す計数データ31を生成する。
【0008】水平位置カウンタ7で生成された計数デー
タ30および垂直位置カウンタ8で生成された計数デー
タ31は読出しアドレス発生回路10に与えられる。読
出しアドレス発生回路10は、各計数データ30,31
に基づき読出しアドレスデータ32,33を生成する。
読出しアドレスデータ33はコードメモリ11に与えら
れ、コードメモリ11からは、読出しアドレスデータ3
3に対応するアドレスに格納されているデータがアドレ
スデータ34として出力される。アドレスデータ34は
パターンメモリ14に与えられ、パターンメモリ14か
らアドレスデータ34に対応するアドレスに格納されて
いるパターデータが読み出される。
タ30および垂直位置カウンタ8で生成された計数デー
タ31は読出しアドレス発生回路10に与えられる。読
出しアドレス発生回路10は、各計数データ30,31
に基づき読出しアドレスデータ32,33を生成する。
読出しアドレスデータ33はコードメモリ11に与えら
れ、コードメモリ11からは、読出しアドレスデータ3
3に対応するアドレスに格納されているデータがアドレ
スデータ34として出力される。アドレスデータ34は
パターンメモリ14に与えられ、パターンメモリ14か
らアドレスデータ34に対応するアドレスに格納されて
いるパターデータが読み出される。
【0009】これに対し、読出しアドレスデータ32は
前景色カラーメモリ12および背景色カラーメモリ13
に与えられる。前景色カラーメモリ12からは読出しア
ドレスデータ32に対応するアドレスに格納されている
色データ35が読み出され、背景色カラーメモリ13か
らは読出しアドレスデータ32に対応するアドレスに格
納されている色データ36が読み出される。
前景色カラーメモリ12および背景色カラーメモリ13
に与えられる。前景色カラーメモリ12からは読出しア
ドレスデータ32に対応するアドレスに格納されている
色データ35が読み出され、背景色カラーメモリ13か
らは読出しアドレスデータ32に対応するアドレスに格
納されている色データ36が読み出される。
【0010】パターンメモリ14から読み出されたパタ
ーンデータ37はパラレルシリアル変換回路(以下、P
/S変換回路という)15に与えられ、P/S変換回路
15は表示クロック38に同期しながらパターンデータ
37に対するパラレルシリアル変換を行い、その変換の
結果を切換回路16に出力する。切換回路16はP/S
変換回路15からの変換結果に基づき前景色カラーメモ
リ12からの色データ35と背景色カラーメモリ13か
らの色データ36とを選択的にRGBカラーテーブル1
7に出力する。
ーンデータ37はパラレルシリアル変換回路(以下、P
/S変換回路という)15に与えられ、P/S変換回路
15は表示クロック38に同期しながらパターンデータ
37に対するパラレルシリアル変換を行い、その変換の
結果を切換回路16に出力する。切換回路16はP/S
変換回路15からの変換結果に基づき前景色カラーメモ
リ12からの色データ35と背景色カラーメモリ13か
らの色データ36とを選択的にRGBカラーテーブル1
7に出力する。
【0011】RGBカラーテーブル17は、各色信号3
5,36をR(赤)、G(緑)、B(青)の各色信号に
変換し、R,G,Bの各色信号を端子19,20,21
からそれぞれ出力するとともに、輝度信号Yを端子18
から出力する。
5,36をR(赤)、G(緑)、B(青)の各色信号に
変換し、R,G,Bの各色信号を端子19,20,21
からそれぞれ出力するとともに、輝度信号Yを端子18
から出力する。
【0012】後者の表示方式に用いられる表示制御装置
は、図6に示すように、発振回路1と、水平表示位置検
出回路6と、水平位置カウンタ7と、垂直表示位置検出
回路8と、垂直位置カウンタ7とを備える。
は、図6に示すように、発振回路1と、水平表示位置検
出回路6と、水平位置カウンタ7と、垂直表示位置検出
回路8と、垂直位置カウンタ7とを備える。
【0013】水平位置カウンタ7で生成された計数デー
タ30および垂直位置カウンタ8で生成された計数デー
タ31は読出しアドレス発生回路10に与えられる。読
出しアドレス発生回路10は、各計数データ30,31
に基づき読出しアドレスデータ39を生成する。読出し
アドレスデータ39はビットマップメモリ22に与えら
れ、ビットマップメモリ22からは、読出しアドレスデ
ータ39に対応するアドレスに格納されているデータ4
0が読み出される。
タ30および垂直位置カウンタ8で生成された計数デー
タ31は読出しアドレス発生回路10に与えられる。読
出しアドレス発生回路10は、各計数データ30,31
に基づき読出しアドレスデータ39を生成する。読出し
アドレスデータ39はビットマップメモリ22に与えら
れ、ビットマップメモリ22からは、読出しアドレスデ
ータ39に対応するアドレスに格納されているデータ4
0が読み出される。
【0014】データ40はRGBカラーテーブル17に
与えられ、RGBカラーテーブル17は、各データ40
を輝度信号Y、R(赤)、G(緑)、B(青)の各色信
号に変換し、R,G,Bの各色信号を端子19,20,
21からそれぞれ出力するとともに、輝度信号Yを端子
18から出力する。
与えられ、RGBカラーテーブル17は、各データ40
を輝度信号Y、R(赤)、G(緑)、B(青)の各色信
号に変換し、R,G,Bの各色信号を端子19,20,
21からそれぞれ出力するとともに、輝度信号Yを端子
18から出力する。
【0015】前者の表示方式を用いる表示制御装置で
は、1文字単位で着色が行われる。これに対し、後者の
表示方式を用いる表示制御装置では、1画素単位で着色
が行われ、1文字単位の着色も可能である。
は、1文字単位で着色が行われる。これに対し、後者の
表示方式を用いる表示制御装置では、1画素単位で着色
が行われ、1文字単位の着色も可能である。
【0016】従って、後者の表示方式に用いられる表示
制御装置では、1画素単位の着色と1文字単位の着色と
をそれぞれ実現することができるが、この表示制御装置
に用いられているビットマップメモリは書込可能なRA
Mであり、かつその必要容量は解像度×表示色数で決定
されるbit数に対する容量であるから、このビットマ
ップメモリの容量は前者の表示制御装置に設けられてい
るメモリの容量より大きくなり、表示解像度の向上また
は使用色数の増加に伴いビットマップメモリの容量が増
加し、ひいてはビットマップメモリの数が増加する。そ
の結果、1画素単位の着色と1文字単位の着色とをそれ
ぞれ実行するための制御には、容量が大きいメモリが必
要となり、メモリの大容量化に起因するコストの上昇を
招くことになる。
制御装置では、1画素単位の着色と1文字単位の着色と
をそれぞれ実現することができるが、この表示制御装置
に用いられているビットマップメモリは書込可能なRA
Mであり、かつその必要容量は解像度×表示色数で決定
されるbit数に対する容量であるから、このビットマ
ップメモリの容量は前者の表示制御装置に設けられてい
るメモリの容量より大きくなり、表示解像度の向上また
は使用色数の増加に伴いビットマップメモリの容量が増
加し、ひいてはビットマップメモリの数が増加する。そ
の結果、1画素単位の着色と1文字単位の着色とをそれ
ぞれ実行するための制御には、容量が大きいメモリが必
要となり、メモリの大容量化に起因するコストの上昇を
招くことになる。
【0017】
【発明が解決しようとする課題】上述したように、後者
の表示方式に用いられる表示制御装置では、1画素単位
の着色と1文字単位の着色とをそれぞれ実現することが
できるが、容量が大きいメモリが必要となり、メモリの
大容量化に起因するコストの上昇を招くことになる。
の表示方式に用いられる表示制御装置では、1画素単位
の着色と1文字単位の着色とをそれぞれ実現することが
できるが、容量が大きいメモリが必要となり、メモリの
大容量化に起因するコストの上昇を招くことになる。
【0018】本発明は、メモリの大容量化に起因するコ
ストの上昇を招くことなく、1画素単位の着色と1文字
単位の着色とをそれぞれ実現することができる表示制御
装置を提供することを目的とする。
ストの上昇を招くことなく、1画素単位の着色と1文字
単位の着色とをそれぞれ実現することができる表示制御
装置を提供することを目的とする。
【0019】
【課題を解決するための手段】本発明は、文字、グラフ
ィック情報などを画面に表示するための表示制御を行う
表示制御装置であって、文字などに対するコード情報が
格納されている第1の表示メモリと、文字のドットパタ
ーンを格納する文字領域とビットマップグラフィックデ
ータを格納するグラフィック領域とを有する第2の表示
メモリと、前記第1の表示メモリから読み出されたコー
ド情報が前記第2の表示メモリの文字領域に格納されて
いるドットパターンデータおよびグラフィック領域に格
納されているビットマップグラフィックデータの内のい
ずれのデータに対応するかを識別し、その識別結果を出
力するモード識別手段と、前記モード識別手段からの識
別結果に基づき前記第2の表示メモリから読み出された
データを選択的に変換するデータ変換手段とを備える。
ィック情報などを画面に表示するための表示制御を行う
表示制御装置であって、文字などに対するコード情報が
格納されている第1の表示メモリと、文字のドットパタ
ーンを格納する文字領域とビットマップグラフィックデ
ータを格納するグラフィック領域とを有する第2の表示
メモリと、前記第1の表示メモリから読み出されたコー
ド情報が前記第2の表示メモリの文字領域に格納されて
いるドットパターンデータおよびグラフィック領域に格
納されているビットマップグラフィックデータの内のい
ずれのデータに対応するかを識別し、その識別結果を出
力するモード識別手段と、前記モード識別手段からの識
別結果に基づき前記第2の表示メモリから読み出された
データを選択的に変換するデータ変換手段とを備える。
【0020】
【作 用】本発明の文字表示装置では、前記第1の表示
メモリから読み出されたコード情報が前記第2の表示メ
モリの文字領域に格納されているドットパターンデータ
およびグラフィック領域に格納されているビットマップ
グラフィックデータの内のいずれのデータに対応するか
を識別し、この識別の結果に基づき前記第2の表示メモ
リから読み出されたデータを選択的に変換する。
メモリから読み出されたコード情報が前記第2の表示メ
モリの文字領域に格納されているドットパターンデータ
およびグラフィック領域に格納されているビットマップ
グラフィックデータの内のいずれのデータに対応するか
を識別し、この識別の結果に基づき前記第2の表示メモ
リから読み出されたデータを選択的に変換する。
【0021】文字表示をするとき、前記ドットパターン
データが前記第2に表示メモリから読み出され、このド
ットパターンデータに対し所定の変換処理を行うことに
よって1文字単位で着色された文字表示が行われる。こ
れに対し、グラフィック表示をするとき、前記ビットマ
ップグラフィックデータが前記第2に表示メモリから読
み出され、ビットマップグラフィックデータに対し所定
の変換処理を行うことによって1画素単位で着色された
グラフィック表示が行われる。よって、前記第2の表示
メモリに文字領域とグラフィック領域とを設けることに
よって、メモリ大容量化が抑えられ、メモリの大容量化
に起因するコストの上昇を招くことなく、1画素単位の
着色と1文字単位の着色とをそれぞれ実現することがで
きる。
データが前記第2に表示メモリから読み出され、このド
ットパターンデータに対し所定の変換処理を行うことに
よって1文字単位で着色された文字表示が行われる。こ
れに対し、グラフィック表示をするとき、前記ビットマ
ップグラフィックデータが前記第2に表示メモリから読
み出され、ビットマップグラフィックデータに対し所定
の変換処理を行うことによって1画素単位で着色された
グラフィック表示が行われる。よって、前記第2の表示
メモリに文字領域とグラフィック領域とを設けることに
よって、メモリ大容量化が抑えられ、メモリの大容量化
に起因するコストの上昇を招くことなく、1画素単位の
着色と1文字単位の着色とをそれぞれ実現することがで
きる。
【0022】
【実施例】以下に、本発明の実施例について図を参照し
ながら説明する。
ながら説明する。
【0023】図1は本発明の表示制御装置の一実施例を
示すブロック図である。
示すブロック図である。
【0024】表示制御装置は、図1に示すように、発振
子(図示せず)に接続されている端子2,3が設けられ
ている発振回路1を備える。発振回路1には端子4を介
して水平同期信号がトリガとして与えられ、発振回路1
は周波数が水平同期信号の周波数の整数倍である表示ク
ロック38を発振する。
子(図示せず)に接続されている端子2,3が設けられ
ている発振回路1を備える。発振回路1には端子4を介
して水平同期信号がトリガとして与えられ、発振回路1
は周波数が水平同期信号の周波数の整数倍である表示ク
ロック38を発振する。
【0025】発振回路1からの表示クロック38は水平
表示位置検出回路6に与えらえ、水平表示位置検出回路
は水平同期信号を検出し、この検出と同時に表示クロッ
ク38を含む制御信号28を水平位置カウンタ7に出力
する。水平位置カウンタ7は制御信号28に基づき表示
クロック38を計数し、その計数値を示す計数データ3
0を生成する。
表示位置検出回路6に与えらえ、水平表示位置検出回路
は水平同期信号を検出し、この検出と同時に表示クロッ
ク38を含む制御信号28を水平位置カウンタ7に出力
する。水平位置カウンタ7は制御信号28に基づき表示
クロック38を計数し、その計数値を示す計数データ3
0を生成する。
【0026】端子5に取り込まれた垂直同期信号は、端
子4に取り込まれた水平同期信号とともに垂直表示位置
検出回路9に与えられる。垂直表示位置検出回路9は垂
直同期信号の入力の開始および終了を検出し、垂直同期
信号の入力開始を検出すると同時に水平同期信号を含む
制御信号29を垂直位置カウンタ8に出力し、垂直同期
信号の入力終了を検出すると同時に制御信号29の出力
を停止する。
子4に取り込まれた水平同期信号とともに垂直表示位置
検出回路9に与えられる。垂直表示位置検出回路9は垂
直同期信号の入力の開始および終了を検出し、垂直同期
信号の入力開始を検出すると同時に水平同期信号を含む
制御信号29を垂直位置カウンタ8に出力し、垂直同期
信号の入力終了を検出すると同時に制御信号29の出力
を停止する。
【0027】垂直位置カウンタ8は制御信号29に基づ
き垂直走査期間における水平走査周波数を計数し、この
計数値を示す計数データ31を生成する。
き垂直走査期間における水平走査周波数を計数し、この
計数値を示す計数データ31を生成する。
【0028】水平位置カウンタ7で生成された計数デー
タ30および垂直位置カウンタ8で生成された計数デー
タ31は読出しアドレス発生回路10に与えられる。読
出しアドレス発生回路10は、各計数データ30,31
に基づき読出しアドレスデータ32,33を生成する。
読出しアドレスデータ33はコードメモリ11に与えら
れ、コードメモリ11からは、読出しアドレスデータ3
3に対応するアドレスに格納されているキャラクタコー
ド41が読み出される。
タ30および垂直位置カウンタ8で生成された計数デー
タ31は読出しアドレス発生回路10に与えられる。読
出しアドレス発生回路10は、各計数データ30,31
に基づき読出しアドレスデータ32,33を生成する。
読出しアドレスデータ33はコードメモリ11に与えら
れ、コードメモリ11からは、読出しアドレスデータ3
3に対応するアドレスに格納されているキャラクタコー
ド41が読み出される。
【0029】これに対し、読出しアドレスデータ32は
前景色カラーメモリ12、背景色カラーメモリ13およ
び属性メモリ24に与えられる。前景色カラーメモリ1
2からは読出しアドレスデータ32に対応するアドレス
に格納されている色データ35が読み出され、背景色カ
ラーメモリ13からは読出しアドレスデータ32に対応
するアドレスに格納されている色データ36が読み出さ
れ、属性メモリ24からは読出しアドレスデータ32に
対応するアドレスに格納されている1bitの属性ビッ
トデータ25が読み出される。
前景色カラーメモリ12、背景色カラーメモリ13およ
び属性メモリ24に与えられる。前景色カラーメモリ1
2からは読出しアドレスデータ32に対応するアドレス
に格納されている色データ35が読み出され、背景色カ
ラーメモリ13からは読出しアドレスデータ32に対応
するアドレスに格納されている色データ36が読み出さ
れ、属性メモリ24からは読出しアドレスデータ32に
対応するアドレスに格納されている1bitの属性ビッ
トデータ25が読み出される。
【0030】キャラクタコード41は属性メモリ24か
らの属性ビットデータ25とともにメモリアドレス制御
回路22に与えられ、メモリアドレス制御回路22は属
性ビットデータ25に基づきキャラクタコードがドット
パターデータおよびビットマップグラフィックデータの
内のいずれのデータに対応するかを識別し、その識別の
結果に基づきパターンメモリ23に対するアドレスデー
タ42を生成する。
らの属性ビットデータ25とともにメモリアドレス制御
回路22に与えられ、メモリアドレス制御回路22は属
性ビットデータ25に基づきキャラクタコードがドット
パターデータおよびビットマップグラフィックデータの
内のいずれのデータに対応するかを識別し、その識別の
結果に基づきパターンメモリ23に対するアドレスデー
タ42を生成する。
【0031】パターンメモリ23は、図2に示すよう
に、文字のドットパターンデータを格納する文字領域と
ビットマップグラフィックデータを格納するグラフィッ
ク領域とを有する。文字領域は(000H)から(0F
FH)までの範囲からなる領域であり、グラフィック領
域は(100H)以降の範囲からなる領域である。な
お、1文字のキャラクタのフォント構成は縦16×横8
ドットであり、1画素単位の着色数は16色(4bi
t)である。
に、文字のドットパターンデータを格納する文字領域と
ビットマップグラフィックデータを格納するグラフィッ
ク領域とを有する。文字領域は(000H)から(0F
FH)までの範囲からなる領域であり、グラフィック領
域は(100H)以降の範囲からなる領域である。な
お、1文字のキャラクタのフォント構成は縦16×横8
ドットであり、1画素単位の着色数は16色(4bi
t)である。
【0032】前記識別の結果がドットパターンデータに
対応することを示すとき、パターンメモリ23の文字領
域のアドレスを示すアドレスデータ42が生成され、パ
ターメモリ23の文字領域からアドレスデータ42に対
応するパターンデータ37が読み出される。パターンデ
ータ37はP/S変換器15に与えられ、P/S変換回
路15は表示クロック38に同期しながらパターンデー
タ37に対するパラレルシリアル変換を行い、その変換
の結果を切換回路16に出力する。切換回路16はP/
S変換回路15からの変換結果に基づき前景色カラーメ
モリ12からの色データ35と背景色カラーメモリ13
からの色データ36とを選択的に切換回路27に出力す
る。
対応することを示すとき、パターンメモリ23の文字領
域のアドレスを示すアドレスデータ42が生成され、パ
ターメモリ23の文字領域からアドレスデータ42に対
応するパターンデータ37が読み出される。パターンデ
ータ37はP/S変換器15に与えられ、P/S変換回
路15は表示クロック38に同期しながらパターンデー
タ37に対するパラレルシリアル変換を行い、その変換
の結果を切換回路16に出力する。切換回路16はP/
S変換回路15からの変換結果に基づき前景色カラーメ
モリ12からの色データ35と背景色カラーメモリ13
からの色データ36とを選択的に切換回路27に出力す
る。
【0033】これに対し、前記識別の結果がビットマッ
プグラフィックデータに対応することを示すとき、パタ
ーンメモリ23のグラフィック領域のアドレスを示すア
ドレスデータ42が生成される。アドレスデータ42を
パターメモリ23のグラフィック領域に供給するための
アクセスは文字領域に対するアクセス速度の4倍で行わ
れる。パターメモリ23のグラフィック領域からは、ア
ドレスデータ42に対応する8bitのパターンデータ
が4bit毎に区切られながら読み出され、この4bi
tで構成されるパターンデータ37は1画素分のデータ
として出力切換制御回路26に与えられる。出力切換制
御回路26は表示クロック38に同期しながら1画素分
のパターンデータ43を交互に切り換えながら切換回路
27に出力する。
プグラフィックデータに対応することを示すとき、パタ
ーンメモリ23のグラフィック領域のアドレスを示すア
ドレスデータ42が生成される。アドレスデータ42を
パターメモリ23のグラフィック領域に供給するための
アクセスは文字領域に対するアクセス速度の4倍で行わ
れる。パターメモリ23のグラフィック領域からは、ア
ドレスデータ42に対応する8bitのパターンデータ
が4bit毎に区切られながら読み出され、この4bi
tで構成されるパターンデータ37は1画素分のデータ
として出力切換制御回路26に与えられる。出力切換制
御回路26は表示クロック38に同期しながら1画素分
のパターンデータ43を交互に切り換えながら切換回路
27に出力する。
【0034】切換回路27は属性メモリ24からの属性
ビットデータ25に基づき出力切換制御回路26からの
パターンデータ43および切換回路16からの出力の中
からいずれか一方を選択的にRGBカラーテーブル17
に出力する。
ビットデータ25に基づき出力切換制御回路26からの
パターンデータ43および切換回路16からの出力の中
からいずれか一方を選択的にRGBカラーテーブル17
に出力する。
【0035】RGBカラーテーブル17は、切換回路2
7からの出力をR(赤)、G(緑)、B(青)の各色信
号に変換し、R,G,Bの各色信号を端子19,20,
21を介してそれぞれ出力する。各色信号は単独に、ま
たは映像信号に重畳された後に表示手段(図示せず)に
供給される。
7からの出力をR(赤)、G(緑)、B(青)の各色信
号に変換し、R,G,Bの各色信号を端子19,20,
21を介してそれぞれ出力する。各色信号は単独に、ま
たは映像信号に重畳された後に表示手段(図示せず)に
供給される。
【0036】次に、表示制御装置の動作について図を参
照しながら説明する。図3は図1の表示制御装置の動作
を説明するための各メモリへのアクセスタイミングを示
す図である。
照しながら説明する。図3は図1の表示制御装置の動作
を説明するための各メモリへのアクセスタイミングを示
す図である。
【0037】1文字単位の着色で文字表示をするとき、
図3(a)に示すように、まず、発振回路1は表示クロ
ック38を発振する。発振回路1からの表示クロック3
8は水平表示位置検出回路6に与えらえる。水平表示位
置検出回路6は、図3(b)に示すように、水平同期信
号を検出し、この検出と同時に表示クロック38を含む
制御信号28を水平位置カウンタ7に出力する。水平位
置カウンタ7は、図3(c)に示すように、制御信号2
8に基づき表示クロック38を計数し、その計数値を示
す計数データ30を生成する。
図3(a)に示すように、まず、発振回路1は表示クロ
ック38を発振する。発振回路1からの表示クロック3
8は水平表示位置検出回路6に与えらえる。水平表示位
置検出回路6は、図3(b)に示すように、水平同期信
号を検出し、この検出と同時に表示クロック38を含む
制御信号28を水平位置カウンタ7に出力する。水平位
置カウンタ7は、図3(c)に示すように、制御信号2
8に基づき表示クロック38を計数し、その計数値を示
す計数データ30を生成する。
【0038】垂直表示位置検出回路9は垂直同期信号の
入力の開始および終了を検出し、垂直同期信号の入力開
始を検出すると同時に水平同期信号を含む制御信号29
を垂直位置カウンタ8に出力し、垂直同期信号の入力終
了を検出すると同時に制御信号29の出力を停止する。
入力の開始および終了を検出し、垂直同期信号の入力開
始を検出すると同時に水平同期信号を含む制御信号29
を垂直位置カウンタ8に出力し、垂直同期信号の入力終
了を検出すると同時に制御信号29の出力を停止する。
【0039】垂直位置カウンタ8は制御信号29に基づ
き垂直走査期間における水平走査周波数を計数し、この
計数値を示す計数データ31を生成する。
き垂直走査期間における水平走査周波数を計数し、この
計数値を示す計数データ31を生成する。
【0040】水平位置カウンタ7で生成された計数デー
タ30および垂直位置カウンタ8で生成された計数デー
タ31は読出しアドレス発生回路10に与えられる。読
出しアドレス発生回路10は、各計数データ30,31
に基づき読出しアドレスデータ32,33を生成する。
読出しアドレスデータ33はコードメモリ11に与えら
れ、コードメモリ11からは、読出しアドレスデータ3
3に対応するアドレスに格納されているキャラクタコー
ド41が読み出される。
タ30および垂直位置カウンタ8で生成された計数デー
タ31は読出しアドレス発生回路10に与えられる。読
出しアドレス発生回路10は、各計数データ30,31
に基づき読出しアドレスデータ32,33を生成する。
読出しアドレスデータ33はコードメモリ11に与えら
れ、コードメモリ11からは、読出しアドレスデータ3
3に対応するアドレスに格納されているキャラクタコー
ド41が読み出される。
【0041】読出しアドレスデータ32は前景色カラー
メモリ12、背景色カラーメモリ13および属性メモリ
24に与えられる。前景色カラーメモリ12からは、図
3(e)に示すように、読出しアドレスデータ32に対
応するアドレスに格納されている色データ35が読み出
され、背景色カラーメモリ13からは読出しアドレスデ
ータ32に対応するアドレスに格納されている色データ
36が読み出され、属性メモリ24からは読出しアドレ
スデータ32に対応するアドレスに格納されている1b
itの属性ビットデータ25が読み出される。
メモリ12、背景色カラーメモリ13および属性メモリ
24に与えられる。前景色カラーメモリ12からは、図
3(e)に示すように、読出しアドレスデータ32に対
応するアドレスに格納されている色データ35が読み出
され、背景色カラーメモリ13からは読出しアドレスデ
ータ32に対応するアドレスに格納されている色データ
36が読み出され、属性メモリ24からは読出しアドレ
スデータ32に対応するアドレスに格納されている1b
itの属性ビットデータ25が読み出される。
【0042】キャラクタコード41はメモリアドレス制
御回路22に与えられ、メモリアドレス制御回路22は
属性ビットデータ25に基づきキャラクタコード41が
ドットパターンデータに対応することを識別し、パター
ンメモリ23の文字領域に対するアドレスデータ42を
生成する。
御回路22に与えられ、メモリアドレス制御回路22は
属性ビットデータ25に基づきキャラクタコード41が
ドットパターンデータに対応することを識別し、パター
ンメモリ23の文字領域に対するアドレスデータ42を
生成する。
【0043】パターンメモリ23の文字領域からは、図
3(d)に示すように、アドレスデータ42に対応する
パターンデータ37が読み出される。パターンデータ3
7はP/S変換器15に与えられ、P/S変換回路15
は表示クロック38に同期しながらパターンデータ37
に対するパラレルシリアル変換を行い、その変換の結果
を切換回路16に出力する。
3(d)に示すように、アドレスデータ42に対応する
パターンデータ37が読み出される。パターンデータ3
7はP/S変換器15に与えられ、P/S変換回路15
は表示クロック38に同期しながらパターンデータ37
に対するパラレルシリアル変換を行い、その変換の結果
を切換回路16に出力する。
【0044】切換回路16は、図3(f)に示すよう
に、P/S変換回路15からの変換結果に基づき前景色
カラーメモリ12からの色データ35と背景色カラーメ
モリ13からの色データ36とを選択的に切換回路27
を介してRGBカラーテーブル27に出力する。RGB
カラーテーブル17は、各色信号35,36をR
(赤)、G(緑)、B(青)の各色信号に変換し、R,
G,Bの各色信号を端子19,20,21を介してそれ
ぞれ出力する。各色信号は単独に、または映像信号に重
畳された後に表示手段に供給され、この表示手段の画面
には1文字単位で着色された文字が表示される。
に、P/S変換回路15からの変換結果に基づき前景色
カラーメモリ12からの色データ35と背景色カラーメ
モリ13からの色データ36とを選択的に切換回路27
を介してRGBカラーテーブル27に出力する。RGB
カラーテーブル17は、各色信号35,36をR
(赤)、G(緑)、B(青)の各色信号に変換し、R,
G,Bの各色信号を端子19,20,21を介してそれ
ぞれ出力する。各色信号は単独に、または映像信号に重
畳された後に表示手段に供給され、この表示手段の画面
には1文字単位で着色された文字が表示される。
【0045】1画素単位の着色が行われるグラフィック
表示をするとき、メモリアドレス制御回路22は属性ビ
ットデータ25に基づきキャラクタコード41がビット
マップグラフィックデータに対応することを識別し、パ
ターンメモリ23のグラフィック領域のアドレスを示す
アドレスデータ42が生成される。
表示をするとき、メモリアドレス制御回路22は属性ビ
ットデータ25に基づきキャラクタコード41がビット
マップグラフィックデータに対応することを識別し、パ
ターンメモリ23のグラフィック領域のアドレスを示す
アドレスデータ42が生成される。
【0046】アドレスデータ42をパターメモリ23の
グラフィック領域に供給するためのアクセスは文字領域
に対するアクセス速度の4倍で行われる。パターメモリ
23のグラフィック領域からは、図3(d)に示すよう
に、アドレスデータ42に対応する8bitのパターン
データが4bit毎に区切られながら読み出され、この
4bitで構成されるパターンデータ37は1画素分の
データとして出力切換制御回路26に与えられる。出力
切換制御回路26は表示クロック38に同期しながら1
画素分のパターンデータ43を交互に切り換えながら切
換回路27に出力し、切換回路27は、図3(f)に示
すように、属性メモリ24からの属性ビットデータ25
に基づき出力切換制御回路26からのパターンデータ4
3をRGBカラーテーブル17に出力する。
グラフィック領域に供給するためのアクセスは文字領域
に対するアクセス速度の4倍で行われる。パターメモリ
23のグラフィック領域からは、図3(d)に示すよう
に、アドレスデータ42に対応する8bitのパターン
データが4bit毎に区切られながら読み出され、この
4bitで構成されるパターンデータ37は1画素分の
データとして出力切換制御回路26に与えられる。出力
切換制御回路26は表示クロック38に同期しながら1
画素分のパターンデータ43を交互に切り換えながら切
換回路27に出力し、切換回路27は、図3(f)に示
すように、属性メモリ24からの属性ビットデータ25
に基づき出力切換制御回路26からのパターンデータ4
3をRGBカラーテーブル17に出力する。
【0047】RGBカラーテーブル17は、パターンデ
ータ43をR(赤)、G(緑)、B(青)の各色信号に
変換し、R,G,Bの各色信号を端子19,20,21
を介してそれぞれ出力する。各色信号は単独に、または
映像信号に重畳された後に表示手段に供給され、1画素
単位で着色されたキャラクタなどが表示される。
ータ43をR(赤)、G(緑)、B(青)の各色信号に
変換し、R,G,Bの各色信号を端子19,20,21
を介してそれぞれ出力する。各色信号は単独に、または
映像信号に重畳された後に表示手段に供給され、1画素
単位で着色されたキャラクタなどが表示される。
【0048】このグラフィック表示においては、文字表
示時の1キャラクタを読み出す期間に4キャラクタ分が
読み出されるから、1キャラクタの横ドット数の8ドッ
ト分に対応するグラフィック表示をすることができる。
示時の1キャラクタを読み出す期間に4キャラクタ分が
読み出されるから、1キャラクタの横ドット数の8ドッ
ト分に対応するグラフィック表示をすることができる。
【0049】以上により、パターンメモリ23に文字領
域とグラフィック領域とを設けることによって、メモリ
大容量化が抑えられ、メモリの大容量化に起因するコス
トの上昇を招くことなく、1画素単位の着色と1文字単
位の着色とをそれぞれ実現することができる。
域とグラフィック領域とを設けることによって、メモリ
大容量化が抑えられ、メモリの大容量化に起因するコス
トの上昇を招くことなく、1画素単位の着色と1文字単
位の着色とをそれぞれ実現することができる。
【0050】例えば、表示解像度640×480であ
り、着色数が16色であるとき、コードメモリの必要容
量は19200(80(文字)×30(行)×8(bi
t))ビットであり、前景色メモリの必要容量は192
00(80(文字)×30(行)×8(bit))ビッ
トであり、背景色メモリの必要容量は19200(80
(文字)×30(行)×8(bit))ビットであり、
属性メモリの必要容量は2400(80(文字)×30
(行)×1(bit))ビットである。これらのメモリ
の容量の合計は40,800ビットとなり、このビット
数と同じ容量のパターンメモリを設けることによってグ
ラフィック表示をすることができ、また、従来のグラフ
ィック表示に用いられるビットマップメモリの必要容量
1,228,800ビット(640(横ドット)×30
(縦ドット)×4(bit))に比して十分に小さいメ
モリ容量で対応することができる。
り、着色数が16色であるとき、コードメモリの必要容
量は19200(80(文字)×30(行)×8(bi
t))ビットであり、前景色メモリの必要容量は192
00(80(文字)×30(行)×8(bit))ビッ
トであり、背景色メモリの必要容量は19200(80
(文字)×30(行)×8(bit))ビットであり、
属性メモリの必要容量は2400(80(文字)×30
(行)×1(bit))ビットである。これらのメモリ
の容量の合計は40,800ビットとなり、このビット
数と同じ容量のパターンメモリを設けることによってグ
ラフィック表示をすることができ、また、従来のグラフ
ィック表示に用いられるビットマップメモリの必要容量
1,228,800ビット(640(横ドット)×30
(縦ドット)×4(bit))に比して十分に小さいメ
モリ容量で対応することができる。
【0051】次に、他の表示制御装置について図を参照
しながら説明する。図4は本発明の表示制御装置の他の
実施例を示すブロック図である。
しながら説明する。図4は本発明の表示制御装置の他の
実施例を示すブロック図である。
【0052】表示制御装置は、図3に示すように、属性
メモリに代えて、コードメモリ11とメモリアドレス制
御回路22との間に設けられている符号判別回路44を
備える。符号判別回路44は、コードメモリ11からの
キャラクタコード41が示す符号に基づき文字領域に対
応するデータであるかグラフィック領域のデータである
かを識別し、その識別の結果を示す属性ビットデータ2
5を生成する。この属性ビットデータ25によってメモ
リアドレス制御回路22のアドレスデータ42が示す内
容が制御され、また切換回路27の切り替え動作が制御
される。よって、属性メモリを用いることなく、1画素
単位の着色と1文字単位の着色とをそれぞれ実現するこ
とができる。
メモリに代えて、コードメモリ11とメモリアドレス制
御回路22との間に設けられている符号判別回路44を
備える。符号判別回路44は、コードメモリ11からの
キャラクタコード41が示す符号に基づき文字領域に対
応するデータであるかグラフィック領域のデータである
かを識別し、その識別の結果を示す属性ビットデータ2
5を生成する。この属性ビットデータ25によってメモ
リアドレス制御回路22のアドレスデータ42が示す内
容が制御され、また切換回路27の切り替え動作が制御
される。よって、属性メモリを用いることなく、1画素
単位の着色と1文字単位の着色とをそれぞれ実現するこ
とができる。
【0053】
【発明の効果】以上に説明したように、本発明の表示制
御装置によれば、メモリ容量の増大に起因するコストの
上昇を招くことなく、1画素単位の着色と1文字単位の
着色とをそれぞれ実現することができる。
御装置によれば、メモリ容量の増大に起因するコストの
上昇を招くことなく、1画素単位の着色と1文字単位の
着色とをそれぞれ実現することができる。
【図1】本発明の表示制御装置の一実施例を示すブロッ
ク図である。
ク図である。
【図2】図1の表示制御装置に用いられているパターン
メモリのメモリマップを示す図である。
メモリのメモリマップを示す図である。
【図3】図1の表示制御装置の動作を説明するための各
メモリへのアクセスタイミングを示す図である。
メモリへのアクセスタイミングを示す図である。
【図4】本発明の表示制御装置の他の実施例を示すブロ
ック図である。
ック図である。
【図5】従来の表示制御装置の一例を示すブロック図で
ある。
ある。
【図6】従来の表示制御装置の他の例を示すブロック図
である。
である。
10…読出しアドレス発生回路、11…コードメモリ
(第1の表示メモリ)、12…前景色カラーメモリ、1
3…背景色カラーメモリ、15…P/S変換回路(デー
タ変換手段)、16,27…切換回路、22…メモリア
ドレス制御回路(モード識別手段)、23…パターンメ
モリ(第2の表示メモリ)、24…属性メモリ、26…
出力切換制御回路(データ変換手段)、41…符号判別
回路(モード識別手段)。
(第1の表示メモリ)、12…前景色カラーメモリ、1
3…背景色カラーメモリ、15…P/S変換回路(デー
タ変換手段)、16,27…切換回路、22…メモリア
ドレス制御回路(モード識別手段)、23…パターンメ
モリ(第2の表示メモリ)、24…属性メモリ、26…
出力切換制御回路(データ変換手段)、41…符号判別
回路(モード識別手段)。
Claims (5)
- 【請求項1】文字、グラフィック情報などを画面に表示
するための表示制御を行う表示制御装置であって、 文字などに対するコード情報が格納されている第1の表
示メモリと、 文字のドットパターンデータを格納する文字領域とビッ
トマップグラフィックデータを格納するグラフィック領
域とを有する第2の表示メモリと、 前記第1の表示メモリから読み出されたコード情報が前
記第2の表示メモリの文字領域に格納されているドット
パターンデータおよびグラフィック領域に格納されてい
るビットマップグラフィックデータの内のいずれのデー
タに対応するかを識別し、その識別の結果を出力するモ
ード識別手段と、 前記モード識別手段からの識別結果に基づき前記第2の
表示メモリから読み出されたデータを選択的に変換する
データ変換手段とを備えることを特徴とする表示制御装
置。 - 【請求項2】前記データ変換手段は、前記モード識別手
段からの識別結果が前記第1の表示メモリの文字領域に
格納されているドットパターンデータであることを示す
とき、このドットパターンデータに対し並列直列変換を
施すことによってこのドットパターンデータを直列のド
ットパターンデータに変換し、前記モード識別手段から
の識別結果が前記グラフィック領域に格納されているビ
ットマップグラフィックデータを示すとき、ビットマッ
プグラフィックデータを所定のビット数で構成される並
列のカラーデータに変換することを特徴とする請求項1
に記載の表示制御装置。 - 【請求項3】前記モード識別手段は、前記第1の表示メ
モリから読み出されたコード情報が前記第2の表示メモ
リの文字領域に格納されているドットパターンデータで
あることを示す表示属性およびグラフィック領域に格納
されているビットマップグラフィックデータであること
を示す表示属性が格納されている属性メモリを有するこ
とを特徴とする請求項1に記載の表示制御装置。 - 【請求項4】前記モード識別手段は、前記第1の表示メ
モリから読み出されたコード情報を解読する解読手段か
らなることを特徴とする請求項1に記載の表示制御装
置。 - 【請求項5】前記第1の表示メモリから読み出されたコ
ード情報が前記第2のメモリのグラフィック領域のビッ
トマップグラフィックデータに対応するとき、前記第2
の表示メモリからのデータの読出し回数が複数回である
ことを特徴とする請求項1に記載の表示制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5070165A JPH06284352A (ja) | 1993-03-29 | 1993-03-29 | 表示制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5070165A JPH06284352A (ja) | 1993-03-29 | 1993-03-29 | 表示制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06284352A true JPH06284352A (ja) | 1994-10-07 |
Family
ID=13423669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5070165A Pending JPH06284352A (ja) | 1993-03-29 | 1993-03-29 | 表示制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06284352A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0763934A2 (en) * | 1995-09-14 | 1997-03-19 | Pioneer Electronic Corporation | System for on-screen-display |
-
1993
- 1993-03-29 JP JP5070165A patent/JPH06284352A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0763934A2 (en) * | 1995-09-14 | 1997-03-19 | Pioneer Electronic Corporation | System for on-screen-display |
EP0763934A3 (en) * | 1995-09-14 | 1999-08-11 | Pioneer Electronic Corporation | System for on-screen-display |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1222063A (en) | Crt display control system | |
US5815208A (en) | VGA to NTSC converter and a method for converting VGA image to NTSC images | |
JPH08163457A (ja) | オンスクリ−ン表示装置及びオンスクリ−ン表示方法 | |
KR100664451B1 (ko) | 이미지 처리 장치 및 이미지 처리 방법 | |
US4720803A (en) | Display control apparatus for performing multicolor display by tiling display | |
JP2579362B2 (ja) | 画面表示装置 | |
US5495267A (en) | Display control system | |
JPH049096A (ja) | ピクセルに基づいた表示用のダイナミックパレットローディングオプコードシステム | |
US5479604A (en) | Image processing apparatus which provides an indication of whether an odd or an even field is displayed | |
JPH06284352A (ja) | 表示制御装置 | |
EP0481621A2 (en) | Information processing apparatus and method | |
JPH09284650A (ja) | デジタル信号処理装置 | |
US4780708A (en) | Display control system | |
US5777600A (en) | Process for coding character colors in video systems and device using this process | |
KR950012636B1 (ko) | 칼라비디오프린터의 중첩장치 | |
JPH0767048A (ja) | 表示制御装置 | |
JPH10240222A (ja) | キャラクタ表示制御回路 | |
JPS604988A (ja) | 画像表示装置 | |
JP2994928B2 (ja) | ビデオプリンタ | |
JPH0736430A (ja) | 色表示パレット制御回路 | |
JPH0612048A (ja) | 画面表示装置 | |
JPH04331985A (ja) | 表示装置の制御回路 | |
JPH09212333A (ja) | キャラクタ表示制御回路 | |
JPS6356552B2 (ja) | ||
JPH06118938A (ja) | 画面表示装置 |