JPH06261029A - データ伝送装置 - Google Patents
データ伝送装置Info
- Publication number
- JPH06261029A JPH06261029A JP5046640A JP4664093A JPH06261029A JP H06261029 A JPH06261029 A JP H06261029A JP 5046640 A JP5046640 A JP 5046640A JP 4664093 A JP4664093 A JP 4664093A JP H06261029 A JPH06261029 A JP H06261029A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- latches
- data transmission
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Noise Elimination (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】データのラッチを行うスイッチングノイズを分
散し、適正なデータ伝送を行うデータ伝送装置を提供す
るを提供することを目的とする。 【構成】データｄａｔａ１乃至ｄａｔａ４を伝送するデ
ータバスＤＢＵＳ Ａ乃至データバスＤＢＵＳ Ｄと、
データｄａｔａ１乃至ｄａｔａ４を各々ラッチするラッ
チ２乃至５と、ラッチ２乃至５の動作クロックＣＬＯＣ
Ｋ Ａの位相をずらすことにより動作クロックＣＬＯＣ
Ｋ Ａを複数に分けるディレイライン２３と、ディレイ
ライン２３による異なる位相の動作クロックＣＬＯＣＫ
Ａ１及びクロックＣＬＯＣＫ Ａ２でラッチ２乃至５
を動作させてデータ伝送を行うものである。
散し、適正なデータ伝送を行うデータ伝送装置を提供す
るを提供することを目的とする。 【構成】データｄａｔａ１乃至ｄａｔａ４を伝送するデ
ータバスＤＢＵＳ Ａ乃至データバスＤＢＵＳ Ｄと、
データｄａｔａ１乃至ｄａｔａ４を各々ラッチするラッ
チ２乃至５と、ラッチ２乃至５の動作クロックＣＬＯＣ
Ｋ Ａの位相をずらすことにより動作クロックＣＬＯＣ
Ｋ Ａを複数に分けるディレイライン２３と、ディレイ
ライン２３による異なる位相の動作クロックＣＬＯＣＫ
Ａ１及びクロックＣＬＯＣＫ Ａ２でラッチ２乃至５
を動作させてデータ伝送を行うものである。
Description
【０００１】
【産業上の利用分野】本発明は、例えばデータレコーダ
等に用いて好適なデータ伝送装置に関するものである。
等に用いて好適なデータ伝送装置に関するものである。
【０００２】
【従来の技術】従来、データ伝送装置は図３に示すよう
に構成されていた。インターフェースを行うボード１に
おいてデータバスＤＢＵＳ Ａ乃至データバスＤＢＵＳ
Ｄからデータｄａｔａ１乃至ｄａｔａ４をそれぞれ同
一のクロックＣＬＯＣＫ Ａで、フリップフロップから
なるラッチ２乃至５から、データ伝送経路を有するマザ
ーボード６を経て、各データの処理を行うデータ処理部
を有する各ボード７乃至１０に伝送する。
に構成されていた。インターフェースを行うボード１に
おいてデータバスＤＢＵＳ Ａ乃至データバスＤＢＵＳ
Ｄからデータｄａｔａ１乃至ｄａｔａ４をそれぞれ同
一のクロックＣＬＯＣＫ Ａで、フリップフロップから
なるラッチ２乃至５から、データ伝送経路を有するマザ
ーボード６を経て、各データの処理を行うデータ処理部
を有する各ボード７乃至１０に伝送する。
【０００３】各ボード７乃至１０はそれぞれフリップフ
ロップからなるラッチ１１乃至１４、データ処理ブロッ
ク回路１５乃至１８、フェイズロックドループ（以下
「ＰＬＬ」という。）１９乃至２２から構成され、同一
のクロックＣＬＯＣＫ Ｂでフリップフロップからなる
ラッチ１１乃至１４及びＰＬＬ１９乃至２２を動作させ
る。
ロップからなるラッチ１１乃至１４、データ処理ブロッ
ク回路１５乃至１８、フェイズロックドループ（以下
「ＰＬＬ」という。）１９乃至２２から構成され、同一
のクロックＣＬＯＣＫ Ｂでフリップフロップからなる
ラッチ１１乃至１４及びＰＬＬ１９乃至２２を動作させ
る。
【０００４】
【発明が解決しようとする課題】このように、上述した
従来のデータ伝送装置では、図４に示すように、ボード
ＡにおいてデータバスＤＢＵＳ Ａ乃至データバスＤＢ
ＵＳ Ｄをそれぞれ同一のクロックＣＬＯＣＫ Ａで、
各ボード７乃至１０に伝送するので、ボード１のフリッ
プフロップからなるラッチ２乃至５が一斉にスイッチン
グすることにより、ボード７乃至１０のフリップフロッ
プからなるラッチ１１乃至１４及びＰＬＬ１９乃至２２
を動作させるクロックＣＬＯＣＫ Ｂにこのスイッチン
グノイズが載るため、このノイズの部分でＰＬＬ１９乃
至２２が動作してしまい、各ボード７乃至１０の動作ク
ロックを形成するので、クロックＣＬＯＣＫ Ａとクロ
ックＣＬＯＣＫ Ｂとがずれてしまい、データｄａｔａ
１乃至ｄａｔａ４が正確に伝送されなくなる。従って、
フリップフロップからなるラッチ１１乃至１４及びＰＬ
Ｌ１９乃至２２が適正に機能しないので、データ伝送が
適正に行われないという不都合があった。
従来のデータ伝送装置では、図４に示すように、ボード
ＡにおいてデータバスＤＢＵＳ Ａ乃至データバスＤＢ
ＵＳ Ｄをそれぞれ同一のクロックＣＬＯＣＫ Ａで、
各ボード７乃至１０に伝送するので、ボード１のフリッ
プフロップからなるラッチ２乃至５が一斉にスイッチン
グすることにより、ボード７乃至１０のフリップフロッ
プからなるラッチ１１乃至１４及びＰＬＬ１９乃至２２
を動作させるクロックＣＬＯＣＫ Ｂにこのスイッチン
グノイズが載るため、このノイズの部分でＰＬＬ１９乃
至２２が動作してしまい、各ボード７乃至１０の動作ク
ロックを形成するので、クロックＣＬＯＣＫ Ａとクロ
ックＣＬＯＣＫ Ｂとがずれてしまい、データｄａｔａ
１乃至ｄａｔａ４が正確に伝送されなくなる。従って、
フリップフロップからなるラッチ１１乃至１４及びＰＬ
Ｌ１９乃至２２が適正に機能しないので、データ伝送が
適正に行われないという不都合があった。
【０００５】本発明はかかる点に鑑みてなされたもの
で、伝送データのラッチを行うフリップフロップのスイ
ッチングノイズを分散し、適正なデータ伝送を行うデー
タ伝送装置を提供することを目的とするものである。
で、伝送データのラッチを行うフリップフロップのスイ
ッチングノイズを分散し、適正なデータ伝送を行うデー
タ伝送装置を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】本発明のデータ伝送装置
は、図１に示す如く、複数の基板間でデータ伝送を行う
データ伝送装置において、複数のデータｄａｔａ１乃至
ｄａｔａ４を伝送する複数の伝送路ＤＢＵＳ Ａ乃至伝
送路ＤＢＵＳ Ｄと、複数のデータｄａｔａ１乃至ｄａ
ｔａ４を各々ラッチする複数のラッチ手段２乃至５と、
ラッチ手段２乃至５の動作クロックＣＬＯＣＫ Ａの位
相をずらすことにより動作クロックＣＬＯＣＫ Ａを複
数に分ける遅延手段２３と、遅延手段２３による異なる
位相の動作クロックＣＬＯＣＫ Ａ１及びクロックＣＬ
ＯＣＫ Ａ２でラッチ手段２乃至５を動作させてデータ
伝送を行うものである。
は、図１に示す如く、複数の基板間でデータ伝送を行う
データ伝送装置において、複数のデータｄａｔａ１乃至
ｄａｔａ４を伝送する複数の伝送路ＤＢＵＳ Ａ乃至伝
送路ＤＢＵＳ Ｄと、複数のデータｄａｔａ１乃至ｄａ
ｔａ４を各々ラッチする複数のラッチ手段２乃至５と、
ラッチ手段２乃至５の動作クロックＣＬＯＣＫ Ａの位
相をずらすことにより動作クロックＣＬＯＣＫ Ａを複
数に分ける遅延手段２３と、遅延手段２３による異なる
位相の動作クロックＣＬＯＣＫ Ａ１及びクロックＣＬ
ＯＣＫ Ａ２でラッチ手段２乃至５を動作させてデータ
伝送を行うものである。
【０００７】また、本発明のデータ伝送装置は、図１に
示す如く、遅延手段２３は、伝送路ＤＢＵＳ Ａ乃至伝
送路ＤＢＵＳ Ｄ及びラッチ手段２乃至５の個数に応じ
て複数の組として、この複数の組の数に動作クロックＣ
ＬＯＣＫ Ａの位相をずらすことにより動作クロックＣ
ＬＯＣＫ Ａを複数に分けるものである。また、本発明
のデータ伝送装置は、図１に示す如く、遅延手段２３
は、伝送路ＤＢＵＳ Ａ乃至伝送路ＤＢＵＳ Ｄ及びラ
ッチ手段２乃至５の個数に動作クロックＣＬＯＣＫ Ａ
の位相をずらすことにより動作クロックＣＬＯＣＫ Ａ
を複数に分けるものである。
示す如く、遅延手段２３は、伝送路ＤＢＵＳ Ａ乃至伝
送路ＤＢＵＳ Ｄ及びラッチ手段２乃至５の個数に応じ
て複数の組として、この複数の組の数に動作クロックＣ
ＬＯＣＫ Ａの位相をずらすことにより動作クロックＣ
ＬＯＣＫ Ａを複数に分けるものである。また、本発明
のデータ伝送装置は、図１に示す如く、遅延手段２３
は、伝送路ＤＢＵＳ Ａ乃至伝送路ＤＢＵＳ Ｄ及びラ
ッチ手段２乃至５の個数に動作クロックＣＬＯＣＫ Ａ
の位相をずらすことにより動作クロックＣＬＯＣＫ Ａ
を複数に分けるものである。
【０００８】
【作用】上述せる本発明によれば、遅延手段２３によ
り、ラッチ手段２乃至５の動作クロックＣＬＯＣＫ Ａ
の位相をずらしているので、ラッチ手段２乃至５のスイ
ッチングノイズが複数に分散されて、動作クロックＣＬ
ＯＣＫ Ａに大きな影響を与えないので、データを伝送
される各ボード７乃至１０において、動作クロックＣＬ
ＯＣＫ Ａに対して適度にノイズが分散された動作クロ
ックＣＬＯＣＫ ＢでＰＬＬ１９乃至２２が動作し、各
ボード７乃至１０の動作クロックを形成し、これにより
データのラッチ及びデータの処理を行うので、ノイズに
よる誤動作をすることがなく、適正なデータ伝送をする
ことができる。
り、ラッチ手段２乃至５の動作クロックＣＬＯＣＫ Ａ
の位相をずらしているので、ラッチ手段２乃至５のスイ
ッチングノイズが複数に分散されて、動作クロックＣＬ
ＯＣＫ Ａに大きな影響を与えないので、データを伝送
される各ボード７乃至１０において、動作クロックＣＬ
ＯＣＫ Ａに対して適度にノイズが分散された動作クロ
ックＣＬＯＣＫ ＢでＰＬＬ１９乃至２２が動作し、各
ボード７乃至１０の動作クロックを形成し、これにより
データのラッチ及びデータの処理を行うので、ノイズに
よる誤動作をすることがなく、適正なデータ伝送をする
ことができる。
【０００９】
【実施例】以下に、図１乃至図２を参照して本発明のデ
ータ伝送装置の一実施例について詳細に説明する。図３
に示した従来のデータ伝送装置に対応する部分には同一
の符号を付し、その詳細な説明を省略する。
ータ伝送装置の一実施例について詳細に説明する。図３
に示した従来のデータ伝送装置に対応する部分には同一
の符号を付し、その詳細な説明を省略する。
【００１０】図１に示すデータ伝送装置は、図３に示し
た従来のデータ伝送装置に対してラッチ２乃至５の動作
クロックＣＬＯＣＫ Ａに対してディレイライン２３を
設けたところが異なる。ボード１において、ラッチ２乃
至５の動作クロックＣＬＯＣＫ Ａ（９．７７ＭＨｚ）
をディレイライン２３を通すことにより、図２に示すよ
うに、互いに１０ｎｓだけ位相をずらした２つのクロッ
クＣＬＯＣＫ Ａ１及びクロックＣＬＯＣＫ Ａ２を得
る。
た従来のデータ伝送装置に対してラッチ２乃至５の動作
クロックＣＬＯＣＫ Ａに対してディレイライン２３を
設けたところが異なる。ボード１において、ラッチ２乃
至５の動作クロックＣＬＯＣＫ Ａ（９．７７ＭＨｚ）
をディレイライン２３を通すことにより、図２に示すよ
うに、互いに１０ｎｓだけ位相をずらした２つのクロッ
クＣＬＯＣＫ Ａ１及びクロックＣＬＯＣＫ Ａ２を得
る。
【００１１】まずデータバスＤＢＵＳ Ａ乃至データバ
スＤＢＵＳ Ｂからデータ１乃至２をクロックＣＬＯＣ
Ｋ Ａ１で、フリップフロップからなるラッチ２乃至３
から、マザーボード６を経て、各ボード７乃至８に伝送
する。次に、データバスＤＢＵＳ Ｃ乃至データバスＤ
ＢＵＳ Ｄからデータｄａｔａ３乃至ｄａｔａ４を、ク
ロックＣＬＯＣＫ Ａ１より１０ｎｓだけ位相をずらし
たクロックＣＬＯＣＫＡ２で、フリップフロップからな
るラッチ４乃至５から、マザーボード６を経て、各ボー
ド９乃至１０に伝送する。
スＤＢＵＳ Ｂからデータ１乃至２をクロックＣＬＯＣ
Ｋ Ａ１で、フリップフロップからなるラッチ２乃至３
から、マザーボード６を経て、各ボード７乃至８に伝送
する。次に、データバスＤＢＵＳ Ｃ乃至データバスＤ
ＢＵＳ Ｄからデータｄａｔａ３乃至ｄａｔａ４を、ク
ロックＣＬＯＣＫ Ａ１より１０ｎｓだけ位相をずらし
たクロックＣＬＯＣＫＡ２で、フリップフロップからな
るラッチ４乃至５から、マザーボード６を経て、各ボー
ド９乃至１０に伝送する。
【００１２】ボード７乃至８では、ボード１におけるク
ロックＣＬＯＣＫ Ａと同一のクロックで、フリップフ
ロップからなるラッチ１１乃至１２及びＰＬＬ１９乃至
２０を動作させ、ボード９乃至１０では、ボード１にお
けるクロックＣＬＯＣＫ Ａと同一のクロックで、フリ
ップフロップからなるラッチ１３乃至１４及びＰＬＬ２
１乃至２２を動作させる。
ロックＣＬＯＣＫ Ａと同一のクロックで、フリップフ
ロップからなるラッチ１１乃至１２及びＰＬＬ１９乃至
２０を動作させ、ボード９乃至１０では、ボード１にお
けるクロックＣＬＯＣＫ Ａと同一のクロックで、フリ
ップフロップからなるラッチ１３乃至１４及びＰＬＬ２
１乃至２２を動作させる。
【００１３】このとき、ボード１におけるディレイライ
ン２３により、互いに１０ｎｓだけ位相をずらした２つ
のクロックＣＬＯＣＫ Ａ１及びクロックＣＬＯＣＫ
Ａ２によりフリップフロップからなるラッチ２乃至５を
スイッチングしているため、ＣＬＯＣＫ Ｂはこの２つ
のスイッチングノイズが互いに１０ｎｓだけ位相をずら
して適度に分散されるので、ノイズによる影響がなく、
ＰＬＬ１９乃至２２により、各ボード７乃至１０の動作
クロックを形成することができる。従って、適正にデー
タのラッチ及びＰＬＬの動作が行われる。
ン２３により、互いに１０ｎｓだけ位相をずらした２つ
のクロックＣＬＯＣＫ Ａ１及びクロックＣＬＯＣＫ
Ａ２によりフリップフロップからなるラッチ２乃至５を
スイッチングしているため、ＣＬＯＣＫ Ｂはこの２つ
のスイッチングノイズが互いに１０ｎｓだけ位相をずら
して適度に分散されるので、ノイズによる影響がなく、
ＰＬＬ１９乃至２２により、各ボード７乃至１０の動作
クロックを形成することができる。従って、適正にデー
タのラッチ及びＰＬＬの動作が行われる。
【００１４】上例によれば、遅延手段としてのディレイ
ライン２３により、ラッチ２乃至５の動作クロックＣＬ
ＯＣＫ Ａの位相をずらしているので、ラッチ２乃至５
のスイッチングノイズが複数に分散されて、動作クロッ
クＣＬＯＣＫ Ａに大きな影響を与えないので、データ
を伝送される各ボード７乃至１０において、動作クロッ
クＣＬＯＣＫ Ａに対して適度にノイズが分散された動
作クロックＣＬＯＣＫＢでＰＬＬ１９乃至２２が動作
し、各ボード７乃至１０の動作クロックを形成し、これ
によりデータのラッチ及びデータの処理を行うので、ノ
イズによる誤動作をすることがなく、適正なデータ伝送
をすることができる。
ライン２３により、ラッチ２乃至５の動作クロックＣＬ
ＯＣＫ Ａの位相をずらしているので、ラッチ２乃至５
のスイッチングノイズが複数に分散されて、動作クロッ
クＣＬＯＣＫ Ａに大きな影響を与えないので、データ
を伝送される各ボード７乃至１０において、動作クロッ
クＣＬＯＣＫ Ａに対して適度にノイズが分散された動
作クロックＣＬＯＣＫＢでＰＬＬ１９乃至２２が動作
し、各ボード７乃至１０の動作クロックを形成し、これ
によりデータのラッチ及びデータの処理を行うので、ノ
イズによる誤動作をすることがなく、適正なデータ伝送
をすることができる。
【００１５】なお、上例では、ボード１におけるクロッ
クＣＬＯＣＫ Ａをディレイライン２３により、互いに
１０ｎｓだけ位相をずらした２つのクロックＣＬＯＣＫ
Ａ１及びクロックＣＬＯＣＫ Ａ２を作成して、フリ
ップフロップからなるラッチ２乃至５をスイッチングす
る例を示したが、ボード１におけるクロックＣＬＯＣＫ
Ａをディレイライン２３により、互いに１０ｎｓだけ
位相をずらした４つのクロックＣＬＯＣＫ Ａ１乃至ク
ロックＣＬＯＣＫ Ａ４を作成して、フリップフロップ
からなるラッチ２乃至５を個別にスイッチングするよう
にしても良い。
クＣＬＯＣＫ Ａをディレイライン２３により、互いに
１０ｎｓだけ位相をずらした２つのクロックＣＬＯＣＫ
Ａ１及びクロックＣＬＯＣＫ Ａ２を作成して、フリ
ップフロップからなるラッチ２乃至５をスイッチングす
る例を示したが、ボード１におけるクロックＣＬＯＣＫ
Ａをディレイライン２３により、互いに１０ｎｓだけ
位相をずらした４つのクロックＣＬＯＣＫ Ａ１乃至ク
ロックＣＬＯＣＫ Ａ４を作成して、フリップフロップ
からなるラッチ２乃至５を個別にスイッチングするよう
にしても良い。
【００１６】また、上例では、ボード１におけるクロッ
クＣＬＯＣＫ Ａをディレイライン２３により、互いに
１０ｎｓだけ位相をずらした２つのクロックＣＬＯＣＫ
Ａ１及びクロックＣＬＯＣＫ Ａ２を作成して、フリ
ップフロップからなるラッチ２乃至３及びフリップフロ
ップからなるラッチ４乃至５を各々スイッチングする例
を示したが、ボード１におけるデータバスの数に応じ
て、ディレイライン２３により適宜複数個のクロックを
作成し、この複数個のクロックによりフリップフロップ
からなるラッチ２乃至５を各々スイッチングするように
しても良い。
クＣＬＯＣＫ Ａをディレイライン２３により、互いに
１０ｎｓだけ位相をずらした２つのクロックＣＬＯＣＫ
Ａ１及びクロックＣＬＯＣＫ Ａ２を作成して、フリ
ップフロップからなるラッチ２乃至３及びフリップフロ
ップからなるラッチ４乃至５を各々スイッチングする例
を示したが、ボード１におけるデータバスの数に応じ
て、ディレイライン２３により適宜複数個のクロックを
作成し、この複数個のクロックによりフリップフロップ
からなるラッチ２乃至５を各々スイッチングするように
しても良い。
【００１７】尚、上述の実施例は本発明の一例であり、
本発明の要旨を逸脱しない範囲でその他様々な構成が取
り得ることは勿論である。
本発明の要旨を逸脱しない範囲でその他様々な構成が取
り得ることは勿論である。
【００１８】
【発明の効果】本発明によれば、遅延手段により、ラッ
チ手段の動作クロックの位相をずらしているので、ラッ
チ手段のスイッチングノイズが複数に分散されて、動作
クロックに大きな影響を与えないので、データを伝送さ
れる各基板において、動作クロックに対して適度にノイ
ズが分散された動作クロックでＰＬＬが動作し、各ボー
ドの動作クロックを形成し、これによりデータのラッチ
及びデータの処理を行うので、ノイズによる誤動作をす
ることがなく、適正なデータ伝送をすることができる。
チ手段の動作クロックの位相をずらしているので、ラッ
チ手段のスイッチングノイズが複数に分散されて、動作
クロックに大きな影響を与えないので、データを伝送さ
れる各基板において、動作クロックに対して適度にノイ
ズが分散された動作クロックでＰＬＬが動作し、各ボー
ドの動作クロックを形成し、これによりデータのラッチ
及びデータの処理を行うので、ノイズによる誤動作をす
ることがなく、適正なデータ伝送をすることができる。
【図１】本発明のデータ伝送装置のブロック図である。
【図２】本発明のデータ伝送装置の作用を説明する図で
ある。
ある。
【図３】従来のデータ伝送装置のブロック図である。
【図４】従来のデータ伝送装置の作用を説明する図であ
る。
る。
１ ボード ２乃至５ ラッチ ６ マザーボード ７乃至１０ ボード １１乃至１４ ラッチ １５乃至１８ データ処理ブロック回路 １９乃至２２ ＰＬＬ ＣＬＯＣＫ Ａ１ クロック ＣＬＯＣＫ Ａ２ クロック ＤＢＵＳ Ａ データバス ＤＢＵＳ Ｂ データバス ＤＢＵＳ Ｃ データバス ＤＢＵＳ Ｄ データバス ｄａｔａ１ データ ｄａｔａ２ データ ｄａｔａ３ データ ｄａｔａ４ データ
Claims (3)
- 【請求項１】 複数の基板間でデータ伝送を行うデータ
伝送装置において、複数のデータを伝送する複数の伝送
路と、前記複数のデータを各々ラッチする複数のラッチ
手段と、前記ラッチ手段の動作クロックの位相をずらす
ことにより前記動作クロックを複数に分ける遅延手段
と、前記遅延手段による異なる位相の動作クロックで前
記ラッチ手段を動作させてデータ伝送を行うことを特徴
とするデータ伝送装置。 - 【請求項２】 前記遅延手段は、前記伝送路及び前記ラ
ッチ手段の個数に応じて複数の組として、前記組の数に
前記動作クロックの位相をずらすことにより前記動作ク
ロックを複数に分けることを特徴とする請求項１記載の
データ伝送装置。 - 【請求項３】 前記遅延手段は、前記伝送路及び前記ラ
ッチ手段の個数に前記動作クロックの位相をずらすこと
により前記動作クロックを複数に分けることを特徴とす
る請求項１記載のデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5046640A JPH06261029A (ja) | 1993-03-08 | 1993-03-08 | データ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5046640A JPH06261029A (ja) | 1993-03-08 | 1993-03-08 | データ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06261029A true JPH06261029A (ja) | 1994-09-16 |
Family
ID=12752908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5046640A Pending JPH06261029A (ja) | 1993-03-08 | 1993-03-08 | データ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06261029A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001057548A (ja) * | 1999-06-29 | 2001-02-27 | Agilent Technol Inc | クロックおよびデータ回復システム |
| JP2015228563A (ja) * | 2014-05-30 | 2015-12-17 | 富士通株式会社 | 受信回路 |
-
1993
- 1993-03-08 JP JP5046640A patent/JPH06261029A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001057548A (ja) * | 1999-06-29 | 2001-02-27 | Agilent Technol Inc | クロックおよびデータ回復システム |
| JP2015228563A (ja) * | 2014-05-30 | 2015-12-17 | 富士通株式会社 | 受信回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6359479B1 (en) | Synchronizing data transfers between two distinct clock domains | |
| US6859884B1 (en) | Method and circuit for allowing a microprocessor to change its operating frequency on-the-fly | |
| US4847516A (en) | System for feeding clock signals | |
| CN101465723B (zh) | 具有降低的延迟时间不确定性的收发器系统、包含该收发器系统的可编程逻辑器件和数字系统以及收发数据的方法 | |
| US6078202A (en) | Semiconductor device having portions that operate at different frequencies, and method of designing the device | |
| JPH06350440A (ja) | 半導体集積回路 | |
| US7945805B2 (en) | Architecture for a physical interface of a high speed front side bus | |
| US5861764A (en) | Clock skew reduction using spider clock trace routing | |
| US5705942A (en) | Method and apparatus for locating and improving critical speed paths in VLSI integrated circuits | |
| US20040193931A1 (en) | System and method for transferring data from a first clock domain to a second clock domain | |
| US6052811A (en) | Method and apparatus for locating critical speed paths in integrated circuits using JTAG protocol | |
| US9647824B2 (en) | System and apparatus for clock retiming with catch-up mode and associated methods | |
| JPH06261029A (ja) | データ伝送装置 | |
| JP2006522527A (ja) | 直交クロック分周器 | |
| US7882385B2 (en) | Reducing inefficiencies of multi-clock-domain interfaces using a modified latch bank | |
| US6928574B1 (en) | System and method for transferring data from a lower frequency clock domain to a higher frequency clock domain | |
| US6931562B1 (en) | System and method for transferring data from a higher frequency clock domain to a lower frequency clock domain | |
| US20040095166A1 (en) | Clock switching circuit | |
| US6757347B1 (en) | Source synchronous link with data and clock signals having the same electrical characteristics | |
| US7253673B2 (en) | Multi-phase clock generator and generating method for network controller | |
| US6891417B2 (en) | Circuits and methods for alignment of signals in integrated circuits | |
| US6834356B1 (en) | Functional clock generation controlled by JTAG extensions | |
| CN114003086B (zh) | 一种时钟切换电路、时钟系统、芯片和电子设备 | |
| US7110461B2 (en) | Technique to enlarge data eyes in wireline communication systems | |
| JPH01503029A (ja) | 低周波信号の高周波数分解能を得る方法および装置 |