JPH06258340A

JPH06258340A - 多次元加速度検出器

Info

Publication number: JPH06258340A
Application number: JP5046489A
Authority: JP
Inventors: Keiji Kino; 圭司城野; Kazuo Inoue; 和生井上; Mitsuru Ono; 充尾野
Original assignee: Kobe Steel Ltd
Current assignee: Kobe Steel Ltd
Priority date: 1993-03-08
Filing date: 1993-03-08
Publication date: 1994-09-16

Abstract

(57)【要約】【目的】他軸方向の加速度成分の影響を受けることな
く１軸方向の加速度成分を検出できるようにした、従来
のピエゾ抵抗式と全く異なる新規な方式に基づく多次元
加速度検出器を提供する。【構成】印加加速度に起因する力の作用により移動可
能に配置された導電体製の作用部４と、該作用部４を中
心に直交する少なくとも２以上の各軸Ｘ，Ｙ上に、上記
作用部に対向するよう配置された２の電極６ａ，６ｂ、
７ａ，７ｂとを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、加速度検出器に関し、
特に自動車，ＦＡ，ロボット等をはじめとする多次元の
運動を伴う場合の加速度検出に有用な加速度検出器に関
する。

【０００２】

【従来の技術】従来の加速度検出器として、例えば図９
に示すものがある。この加速度検出器３０は、ベースプ
レート３１上にマスプレート３２を配設し、該マスプレ
ート３２内におもり３３をピエゾ抵抗を備えたサポート
３４を介して懸架支持し、これらをキャップ３５で覆っ
た構造のものである。しかしこの従来の加速度検出器３
０は、単一方向の加速度しか正確に検出できないという
問題がある。。

【０００３】また、上記検出器を用いて多次元の加速度
検出を行うものとして、同じ検出器を測定方向に各々配
置するとともに、それぞれの単一方向の加速度の検出能
力を高めるために、例えば支持フレームを片持ち梁構造
から両持ち梁構造とし、各々について他軸成分を除去す
る方向にセンサエレメントを設計する傾向にある（例え
ば特開昭６２−１０８１６１号公報，特開昭６２−２５
６５３７号公報，特開昭６３−１１８６６７号公報参
照）

【０００４】一方、自動車等の産業分野では、エアバッ
クやサスペンションコントロールの様な、他軸成分を含
んだ加速度検出の要望があり、このような検出器の報告
もいくつか見られる。これまで報告されている検出器の
原理は、半導体のピエゾ効果を利用した検出器が主流で
ある。また、従来の１軸方向検知の加速度検出器を工夫
して３軸方向の検知できるようにしたものもある（例え
は特願平２−７７３７６号）

【０００５】

【発明が解決しようとする課題】上記ピエゾ抵抗式加速
度検出器の場合、検出感度等の性能は非常に優れている
が、各種の補正を必要とする為に、各々の検出器に合わ
せた外付け抵抗が必要となり、量産などの際には大きな
問題となる。ここで言う各種補正とは、オフセット補
正，温度ドリフト補正等である。例えば、オフセット補
正とは、一般のピエゾ抵抗式加速度検出器ではピエゾ抵
抗をホイストンブリッジになるように配線しているが、
このブリッジに組んだ各抵抗がばらついている為無入力
時にも出力されるオフセット出力をキャンセルさせる為
の補正である。単結晶半導体基板上でピエゾ抵抗を形成
させる為にはピエゾ抵抗とする部分に不純物元素を注入
する必要がある。しかし、同一基板上であっても部位に
よりこの不純物注入量が異なり（多くの場合、同一基板
上で約１０％前後のバラツキが生じる）、各抵抗で抵抗
値が異なる結果、先述のオフセット出力が発生する。こ
のオフセット出力をなくすために、つまりホイストンブ
リッジを平衡させるために、各検出器により抵抗値の異
なる外付け抵抗が必要となる。

【０００６】また、このように多くの問題を抱えたピエ
ゾ抵抗式加速度検出器で、多次元の加速度検出をさせる
場合には、検出器に印加された加速度を平面的に処理
する際にはさしたる問題はないが、３次元的に処理する
場合、ピエゾ抵抗を配置させる軸も立体的に形成しなく
てはならない。この場合、先述のように、ピエゾ抵抗形
成の為には不純物元素を注入する必要があるが、注入面
が立体的だと、注入を制御しにくくなり多軸にピエゾ抵
抗を配置させる事が製造上困難である、上記特願平２
−７７３７６号に記載されているようにピエゾ抵抗の配
線方法に工夫を加えたとしても、直交する２軸を１軸に
配置したピエゾ抵抗で検出しようとしているので、他の
１軸の影響を必ず受けてしまい、多軸成分を完全に除去
できず結果的に誤差を多く含んだ検出器となる、等の種
々の問題点を抱えている。

【０００７】また、最も安易に考えられるのは、１軸成
分検出型加速度検出器を多数個組み合わせて、多次元検
出を可能にしようとする発想である。しかし、この発想
では確かに多次元の加速度を分解検出可能であるが、
検出器自身が非常に大きくなってしまう、熱応力など
を考慮するとパッケージングが非常に困難である、等の
問題点がある。

【０００８】本発明は、上記従来の問題点に鑑みてなさ
れたものであり、他軸方向の加速度成分の影響を受ける
ことなく１軸方向の加速度成分を検出できるようにし
た、従来のピエゾ抵抗式と全く異なる新規な方式に基づ
く多次元加速度検出器を提供することを目的としてい
る。

【０００９】

【問題を解決する手段】請求項１の発明は、印加加速度
に起因する力の作用により移動可能に配置された導電体
製の作用部と、該作用部を中心に直交する少なくとも２
以上の各軸上に、上記作用部に対向するよう配置された
２の電極とを備えたことを特徴とする多次元加速度検出
器である。

【００１０】請求項２の発明は、請求項１の多次元加速
度検出器において、印加加速度による作用部の移動に基
づく該作用部と上記電極との間の静電容量の変化により
印加加速度の各軸方向成分を求める信号処理回路を備え
たことを特徴としている。

【００１１】また請求項３の発明は、請求項１の多次元
加速度検出器において、上記作用部が常に上記各電極間
の一定位置に位置するように上記各電極に電圧を印加す
るとともに、印加加速度による作用部の移動を阻止する
ための各軸方向の電圧増加分により印加加速度の各軸方
向成分を求める信号処理回路をを備えたことを特徴とし
ている。

【００１２】さらにまた請求項４の発明は、上記作用部
が、単結晶半導体基板上に立てられた支持棒におもりを
固定した構造を有していることを特徴としており、また
請求項５の発明は、上記信号処理回路を同一単結晶基板
上に備えていることを特徴としている。

【００１３】

【作用】本願発明によれば、導電体の作用部を中心に直
交する２以上の軸上に、各軸あたり２個の電極を上記作
用部に対向するように配置したので、電極と作用部との
間に両者の間隔に相当する厚さの絶縁体を挟んだコンデ
ンサを構成しているのと等価である。そして加速度が印
加されると、上記作用部に印加加速度に応じた力が作用
し、該作用部の位置が印加前の当初の位置からずれ、作
用部周辺に固定されている電極との間隔も印加された加
速度に応じて変化する。

【００１４】請求項２の発明は、上記電極と作用部との
間隔の変化に基づく上記疑似コンデンサの静電容量の変
化によって印加加速度の各軸方向成分を検出するもので
ある。即ち、上記静電容量の変化は、作用部の移動量、
つまり印加された加速度の大きさに比例し、しかも１つ
の軸上の電極と作用部との静電容量の変化は、他軸上の
電極と作用部との静電容量の変化には全く無関係であ
る。その結果、他軸方向の加速度の影響を全く受けず、
１つの軸方向のみの加速度成分だけを求めることが可能
である。

【００１５】また、本発明は、他軸方向の影響を受ける
ことなく１軸方向のみの加速度成分を検出するという上
記効果を、作用部の中心を通る各軸上に２個の電極を配
置するという簡単な構造で実現できる。

【００１６】図１（ａ），（ｂ）は上記請求項２の発明
における作用を説明するための原理図である。作用部
（可動おもり）４を中心に直交するＸ軸，及びＹ軸上に
それぞれ電極６ａ，６ｂ及び電極７ａ，７ｂを配置した
場合に、斜め方向から加速度Ｆが印加されると、該加速
度ＦのＸ軸方向成分Ｆｘによって作用部４と電極６ａと
の隙間はＥからＥ′に変化し、また加速度ＦのＹ軸方向
成分Ｆｙによって作用部４と電極７ａとの隙間はＧから
Ｇ′に変化する。この場合、ＦｘによってＧが影響を受
けることはなく、またＦｙによってＥが影響を受けるこ
ともない。従って加速度の１つの軸方向成分を他軸の影
響を受けることなく求めることができる。これは２軸以
上の場合においても同様であることは明白である。

【００１７】請求項３の発明は、請求項２の発明が静電
容量の変化を利用しているのに対し、作用部を元の位置
に戻すのに必要な電圧増加量を利用するものである。即
ち、作用部を中心に位置された２つの電極に印加する電
圧を調整し、静電気力によって作用部を元の位置に戻す
のであるが、この印加電圧が印加加速度に比例するた
め、印加加速度を検出できる。この場合、印加電圧量に
よって加速度を検出する閉ループ回路を採用することに
より、経時変化，温度変化等の影響が回路内で消去さ
れ、外界の影響を受け難い検出器設計が可能となり、従
来のピエゾ抵抗よりも更に、高精度・高信頼性・広温度
域で使用できる加速度検出器が得られる。

【００１８】図１（ｃ），（ｄ）は請求項３の発明にお
ける作用を説明するための原理図であり、図１(c) は、
電極６ａに図１(b) 状態で検出されたＸ軸方向の加速度
情報をフィードバックして該電極６ａに加速度Ｆｘに応
じた電圧を印加した状態を示す。図１(d) 、はさらにＹ
軸方向の加速度情報をフィードバックして電極７ａに加
速度Ｆｙに応じた電圧を印加した状態である。この電極
６ａ，７ａに印加した電圧により基板に加わった加速度
を検出できる。なお、図１においては２次元空間の場合
を示しているが、３次元においても６つの電極を同様に
配置し、作用させることにより直交した３軸の各軸方向
加速度成分を検出できる。

【００１９】請求項４の発明によれば、上記請求項１〜
３における作用部を、単結晶半導体等からなる基板に立
てられた支持棒におもりを固定した構造としたので、作
用部が印加された加速度の影響を受け易くなり、それだ
け検出感度を向上でき、さらに立体的な加速度まで検知
可能である。

【００２０】請求項５の発明によれば、上記請求項２〜
４の加速度検出器において、検出器付随の信号処理回路
を検出器と同一基板内に形成したので、検出器と信号処
理回路を結ぶ配線を短縮し、寄生容量を削減できると共
に、本検出器の省スペース化が可能となる。ちなみに検
出器と検出器付随の信号処理回路を別個にした場合、検
出器と信号処理回路を結ぶ配線等に静電気（寄生容量）
が蓄積され、この寄生容量が信号処理回路などに侵入し
て、ノイズとなる。従来のピエゾ抵抗式検出器と違い、
静電量の変化を利用した本発明の加速度検出器において
は、この寄生容量を可能な限り除去する必要があるが、
上記構成によりこの問題を回避できる。

【００２１】

【実施例】以下本願発明を図示する実施例に基づいて説
明する。図２ないし図４は本発明の第１実施例に係る２
次元加速度検出器を説明するための図であり、図２は断
面側面図、図３は上カバーを取り除いた状態の平面図、
図４は信号処理回路を含む構成図である。

【００２２】図中、１はシリコンからなる単結晶基板、
２，３はパイレックスガラスからなる上，下カバー、で
あり、上記基板１と上，下カバー２，３とは陽極接合，
拡散接合等で接合されている。

【００２３】４は比重の大きい金属からなる作用部（お
もり）、５は該作用部４を支持する台、６は該台５を支
持する支持棒であり、該支持棒６は上記単結晶基板１の
上面に固着されている。本実施例では感度を上げるため
（加速度の影響を受け易い様に）比重の大きい金属から
なる作用部４を台５上に配設したが、その他の導電体を
用いても検出器の作用そのものには何ら影響はない。

【００２４】６ａ，６ｂ、７ａ，７ｂは上記作用部４の
周囲に配設された電極であり、電極６ａ，６ｂは上記作
用部４の中心を通るＸ軸上に位置しており、また電極７
ａ，７ｂは上記中心でＸ軸と直交するＹ軸上に位置して
いる。また８ａ，８ｂ、９ａ，９ｂは上記単結晶基板１
上に形成された配線であり、上記各電極６ａ，６ｂ、７
ａ，７ｂを信号処理回路（加速度演算手段）１０に接続
している。

【００２５】ここで本実施例の単結晶基板は、従来から
のＩＣ製作技術であるフォトリソグラフィー技術を用い
て製作でき、作用部の支持棒及び支持棒により支えられ
る台は、犠牲層エッチングという技術で容易に形成可能
である。また電極，作用部は上記フォトリソグラフィー
技術あるいはＬＩＧＡプロセス等によって形成可能であ
る。なお、金属等の電極，作用部等を採用する場合には
基板（シリコン）との熱膨張係数を考慮して選択する必
要がある。

【００２６】次に本実施例の作用効果について説明す
る。本実施例では、発振器１１から、各電極６ａ，６
ｂ、７ａ，７ｂに数Ｖの振幅を有した交流（例えば矩形
波）を印加し、信号処理回路１０により各配線８ａ，８
ｂ、９ａ，９ｂを通して放電される波形の振幅を検出
し、この検出値に基づいて印加された加速度の各軸方向
成分を求める。即ち、印加加速度により作用部４が移動
すると電極６ａ，６ｂ、７ａ，７ｂから配線８ａ，８
ｂ、９ａ，９ｂを通して放電される波形の振幅が変化す
る。例えば電極６ａ，６ｂから放電される波形を差動増
幅回路１２に通すと、作用部４が電極６ａ，６ｂに対し
て中立の状態では、各放電波形が打ち消しあって出力は
ない。一方、作用部４が例えば電極６ａ側に移動すると
電極６ａ，６ｂから放電される波形の振幅が異なるため
に加速度に応じた振幅を有した波形が出力される。この
出力を読み取る事で基板に印加された加速度を検出する
事ができる。

【００２７】また、上記各電極からの出力を回路的にフ
ィードバックすることにより作用部が移動しないように
することもでき、このようにしたのが請求項３の発明で
ある。この請求項３の発明に係る第２実施例では、例え
ば図４に破線で示すように、上記差動増幅器１２にフィ
ードバック制御器１３を接続し、フィードバック配線１
４ａ，１４ｂを介して上記差動出力が無くなるように上
記各電極に印加する電圧を制御する。

【００２８】図５，図６は本発明の第３実施例に係る３
次元加速度検出器を示す図であり、図５は断面側面図、
図６は上カバーを外した状態の平面図であり、図中、図
２，図３と同一符号は同一又は相当部分を示す。

【００２９】本第３実施例は、図２，図３に示した２次
元加速度検出器に、更に２つの電極を１５ａ，１５ｂを
Ｚ軸上に上記作用部４と対向するように配設し、これに
より３次元加速度検出器とした例である。作用原理等は
２次元の場合と全く同じであるが、１軸増えた為に、あ
らゆる方向に印加される加速度を、本検出器により３軸
の加速度成分に分解，検出可能である。

【００３０】また図７，図８は本発明の第４実施例に係
る３次元加速度検出器の変形例である。本実施例は、単
結晶基板１の片面だけを加工することにより、３次元検
出が可能な加速度検出器を製作できる点に特徴がある。
本構造を採用することにより、第３実施例では必要な、
単結晶基板１の両面の位置合わせ装置が不要となり、そ
の結果、製作できる検出器は寸法精度の高い検出器とな
り、且つ量産に際しても従来の設備で容易に対応でき
る。

【００３１】

【発明の効果】以上のように請求項１の発明によれば、
移動可能に配置された作用部と対向するように電極を配
置したので、該作用部と各電極とで疑似コンデンサが形
成され、該疑似コンデンサの静電容量の変化によって他
軸方向の加速度成分の影響を受けなることのない多次元
加速度検出を実現できる効果がある。そして請求項２の
発明によれば作用部と電極との間隔変化による静電容量
の変化により、また請求項３の発明によれば作用部を元
の位置に戻すための電圧増加分の変化により、それぞれ
各軸方向の加速度成分を検出できる。

【００３２】さらに請求項３の発明によれば、従来のピ
エゾ抵抗式加速度検出器では必要であった外付け抵抗に
よる各種補正が、例えば請求項２の発明により得られた
静電容量の変化等により得られた信号を回路的にフィー
ドバックさせる事で、高精度で、且つ外付け抵抗による
補正を必要としない加速度検出器がえられる。

【００３３】請求項４の発明によれば、おもりを支持棒
に固定したので、基板に加わった加速度に対する作用部
の感受性を高めることができ、小さな加速度検出から大
きな加速度検出まで１つの検出器で可能である。

【００３４】さらにまた請求項５の発明によれば、加速
度演算手段等の信号処理回路を検出器と同一基板上に形
成したので、検出器と信号処理回路を結ぶ配線等に発生
して検出器の精度を悪化させる寄生容量を減少させる事
ができ、寄生容量による誤差のほとんどない高精度な加
速度検出器が得られる。

【００３５】

【図面の簡単な説明】

【図１】本発明の構成を説明するための構成図である。

【図２】本発明の第１実施例に係る２次元加速度検出器
の断面側面図である。

【図３】上記第１実施例の上カバーを外した状態の平面
図である。

【図４】上記第１実施例の信号処理回路を含む構成図で
ある。

【図５】本発明の第２実施例に係る３次元加速度検出器
の断面側面図である。

【図６】上記第２実施例の上カバーを外した状態の平面
図である。

【図７】本発明の第３実施例に係る３次元加速度検出器
の断面側面図である。

【図８】上記第３実施例の上カバーを外した状態の平面
図である。

【図９】従来の１軸型加速度検出器である。

【符号の説明】

１単結晶基板４作用部５台６支持棒６ａ，６ｂ、７ａ，７ｂ、１５ａ，１５ｂ電極１０信号処理回路１６薄膜Ｆ印加加速度Ｘ，Ｙ，Ｚ各軸

Claims

【特許請求の範囲】

【請求項１】印加加速度に起因する力の作用により移
動可能に配置された導電体製の作用部と、該作用部を中
心に直交する少なくとも２以上の各軸上に、上記作用部
に対向するよう配置された２の電極とを備えたことを特
徴とする多次元加速度検出器。
【請求項２】請求項１において、印加加速度による上
記作用部の移動に基づく該作用部と上記各電極との間の
静電容量の変化により印加加速度の各軸方向成分を求め
る信号処理回路を備えたことを特徴とする多次元加速度
検出器。
【請求項３】請求項１において、上記作用部が常に上
記各電極間の一定位置に位置するように各電極に電圧を
印加するとともに、印加加速度による作用部の移動を阻
止するための各軸方向の電圧増加分により印加加速度の
各軸方向成分を求める信号処理回路を備えたことを特徴
とする多次元加速度検出器。
【請求項４】請求項１ないし３の何れかにおいて、上
記作用部が、単結晶半導体基板上に垂直に立てられた支
持棒におもりを固定した構造を有していることを特徴と
する多次元加速度検出器。
【請求項５】請求項２ないし４の何れかにおいて、信
号処理回路を同一単結晶基板上に備えていることを特徴
とする多次元加速度検出器。