JPH06252154A - Silicon wafer - Google Patents

Silicon wafer

Info

Publication number
JPH06252154A
JPH06252154A JP4017793A JP4017793A JPH06252154A JP H06252154 A JPH06252154 A JP H06252154A JP 4017793 A JP4017793 A JP 4017793A JP 4017793 A JP4017793 A JP 4017793A JP H06252154 A JPH06252154 A JP H06252154A
Authority
JP
Japan
Prior art keywords
wafer
bmd
defect
layer
oxygen concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4017793A
Other languages
Japanese (ja)
Other versions
JP3080501B2 (en
Inventor
Hiroshi Shirai
宏 白井
Atsushi Yoshikawa
淳 吉川
Ryuji Takeda
隆二 竹田
Seiji Kurihara
誠司 栗原
Kazuhiko Kashima
一日兒 鹿島
Kouji Sensai
宏治 泉妻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Toshiba Ceramics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=12573499&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH06252154(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Ceramics Co Ltd filed Critical Toshiba Ceramics Co Ltd
Priority to JP05040177A priority Critical patent/JP3080501B2/en
Publication of JPH06252154A publication Critical patent/JPH06252154A/en
Application granted granted Critical
Publication of JP3080501B2 publication Critical patent/JP3080501B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To provide a silicon wafer which allows the sufficient elimination of the influence of metal contamination and the manufacture of reliable semiconductor devices. CONSTITUTION:The title silicon wafer is one that is sliced from a single crystal of silicon pulled up by the Czochralski method. The interstitial oxygen concentration of the outermost section of its mirror surface is 2X10<17> atoms/cm<3> (IOC-88) or below. The wafer has a non-defect layer 10mum or more in depth under the mirror surface level, and the density of minute defects, such as preciptiation of oxygen, of the non-defect layer is 10<5> defects/cm<3> or less. There is an internal gettering layer, containing 10<8> minute defects/cm<3>, at the level deeper than the non-defect layer, and there is no external gettering layer on the opposite side to the mirror surface.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体デバイスの製造に
使用されるシリコンウェーハに関する。
FIELD OF THE INVENTION This invention relates to silicon wafers used in the manufacture of semiconductor devices.

【0002】[0002]

【従来の技術】半導体デバイス製造ラインでは、シリコ
ンウェーハの金属汚染が問題となる。このような汚染金
属をゲッター(捕獲)してその影響を低減するために、
種々のゲッタリング技術が開発されている。
2. Description of the Related Art In a semiconductor device manufacturing line, metal contamination of silicon wafers poses a problem. In order to getter such contaminant metals and reduce their effects,
Various gettering techniques have been developed.

【0003】一般的に採用されている方法として、ウェ
ーハの裏面に汚染金属をゲッターするためのバックサイ
ド・ダメージ(BSD)またはバックサイド・ポリシリ
コンを形成するエクストリンシック・ゲッタリング(E
G)法が知られている。
As a method generally adopted, backside damage (BSD) for gettering a contaminated metal on the backside of a wafer or extrinsic gettering (E) for forming backside polysilicon is used.
G) The method is known.

【0004】また、ウェーハを高温熱処理することによ
り、デバイス活性領域となる表層部に欠陥のない無欠陥
層(denuded zone)を、バルク部にゲッタ
ー・サイトとして酸素析出核から成長した微小欠陥(B
ulk Micro Defect、以下BMDと記
す)を形成するイントリンシック・ゲッタリング(I
G)法が知られている。また、上記無欠陥層の形成を水
素等の還元性雰囲気中で行うことも報告されている。さ
らに、ウェーハ表面にエピタキシャル層を形成したエピ
タキシャルウェーハを用いる場合もある。
Further, by heat-treating the wafer at a high temperature, a defect-free layer (defected zone) having no defect in the surface layer portion which becomes a device active region and a minute defect (B) grown from oxygen precipitation nuclei as a getter site in the bulk portion are formed.
Intrinsic gettering (I
G) The method is known. It is also reported that the defect-free layer is formed in a reducing atmosphere such as hydrogen. Further, an epitaxial wafer having an epitaxial layer formed on the wafer surface may be used.

【0005】[0005]

【発明が解決しようとする課題】EG法、特にバックサ
イド・ダメージでは、エッチング後にホーニングするた
めウェーハをよごすおそれがあり、しかも不適切なホー
ニングによるウェーハ裏面からのSiクズの発塵の危険
性がある。同様にバックサイド・ポリシリコンでも、発
塵が問題視されている。また、これらのシリコンウェー
ハでは格子間酸素濃度は表層部でもバルク部でも同一で
あり、表層部にも結晶育成に依存する微小欠陥が存在し
ているため、良好な特性のデバイスを得るには不都合で
ある。
In the EG method, especially backside damage, the wafer is likely to be contaminated because it is honed after etching, and there is a risk of dust particles from the back surface of the wafer due to improper honing. is there. Similarly, backside polysilicon also poses a problem of dust generation. Further, in these silicon wafers, the interstitial oxygen concentration is the same in both the surface layer portion and the bulk portion, and since minute defects depending on crystal growth exist in the surface layer portion, it is inconvenient to obtain a device with good characteristics. Is.

【0006】IG法では、高温熱処理を施して表層部の
酸素を外方拡散させるが、バルク部に十分な量のBMD
等のゲッター・サイトを形成するという要求と、表層部
の格子間酸素濃度を十分低下させるという要求とを同時
に満たすことは極めて困難である。通常、高温での固溶
酸素の外方拡散を行う雰囲気はN2 であるが、高温では
ウェーハのミラー面に面荒れが起き易く、これを防ぐた
めに微量のO2 を混合した雰囲気で高温アニールを行う
ので、表面の固溶酸素濃度を十分に下げることができな
い。また、不活性ガスであるArガス雰囲気中でのアニ
ールは、Arガスの高純度化が難しく、ウェーハに不純
物が入るおそれがある。このため、表層部にもBMD等
が形成され、デバイス活性領域で汚染金属がゲッターさ
れるという問題が生じる。また、最表面の酸素濃度を下
げるために水素等の還元性雰囲気中で熱処理を行う技術
も提案されている。しかし、従来報告されている還元性
雰囲気中の熱処理では確かに表面領域の酸素濃度を低減
させることができるが、逆に内部に十分なゲッタリング
機能をもたせるために別の熱処理等を施さねばならず、
そのような熱処理工程において表面の無欠陥層に新たな
微小欠陥を生じたり、不純物の汚染を生じるおそれがあ
った。さらにそのような還元性雰囲気中の熱処理は表面
の無欠陥層を低減させることが目的であり、その工程に
おけるスループットを向上させるためにウェーハにスリ
ップ等の欠陥を生じない程度の温度管理しかなされてい
なかった。しかも、これまでに提案されているIG法は
再現性に乏しく、実用化されるまでには至っていない。
In the IG method, high temperature heat treatment is performed to outwardly diffuse oxygen in the surface layer portion, but a sufficient amount of BMD is applied to the bulk portion.
It is extremely difficult to simultaneously satisfy the demand for forming getter sites such as the above and the demand for sufficiently reducing the interstitial oxygen concentration in the surface layer portion. Normally, the atmosphere for outward diffusion of solid solution oxygen at high temperature is N 2 , but at high temperatures, surface roughness easily occurs on the mirror surface of the wafer, and in order to prevent this, high temperature annealing is performed in an atmosphere containing a small amount of O 2. Therefore, the solid solution oxygen concentration on the surface cannot be lowered sufficiently. Further, annealing in an Ar gas atmosphere, which is an inert gas, makes it difficult to purify the Ar gas, and impurities may enter the wafer. Therefore, BMD and the like are formed in the surface layer portion, and a problem arises that the contaminated metal is gettered in the device active region. Further, a technique of performing heat treatment in a reducing atmosphere such as hydrogen has been proposed in order to reduce the oxygen concentration on the outermost surface. However, although the conventionally reported heat treatment in a reducing atmosphere can certainly reduce the oxygen concentration in the surface region, on the contrary, another heat treatment or the like must be performed in order to have a sufficient gettering function inside. No
In such a heat treatment step, new microdefects may be generated in the defect-free layer on the surface, or impurities may be contaminated. Furthermore, the heat treatment in such a reducing atmosphere is intended to reduce the defect-free layer on the surface, and in order to improve the throughput in the process, temperature control is performed only to the extent that defects such as slips do not occur on the wafer. There wasn't. Moreover, the IG method proposed so far has poor reproducibility and has not been put to practical use.

【0007】エピタキシャルウェーハでは、エピタキシ
ャル層を形成しなければならないため、必然的に製造コ
ストが高騰する。しかも、エピタキシャル成長層に特有
の各種結晶欠陥が残存する。
In the epitaxial wafer, since the epitaxial layer has to be formed, the manufacturing cost inevitably rises. Moreover, various crystal defects peculiar to the epitaxial growth layer remain.

【0008】以上のように従来のシリコンウェーハは、
デバイス活性領域において金属汚染に対する影響を十分
になくすことはできない。特に、64MbitDRAM
や、E2 PROM等のフラッシュメモリに代表される高
集積かつ微細な次世代の半導体デバイスでは、ウェーハ
表面に形成される薄い絶縁膜に汚染金属が取り込まれる
結果、信頼性が大幅に低下するという問題が生じる。
As described above, the conventional silicon wafer is
The effect on metal contamination cannot be completely eliminated in the device active region. 64Mbit DRAM
Or E 2 In a highly integrated and fine next-generation semiconductor device typified by a flash memory such as a PROM, as a result of contamination metal being taken into a thin insulating film formed on the wafer surface, there arises a problem that reliability is significantly lowered.

【0009】本発明は以上のような課題を解決するため
になされたものであり、金属汚染の影響を十分に除去す
ることができ、信頼性の高い半導体デバイスを製造する
ことができるシリコンウェーハを提供することを目的と
する。
The present invention has been made to solve the above problems, and a silicon wafer capable of sufficiently removing the influence of metal contamination and manufacturing a highly reliable semiconductor device is provided. The purpose is to provide.

【0010】[0010]

【課題を解決するための手段と作用】本発明のシリコン
ウェーハは、チョクラルスキー法により引き上げられた
シリコン単結晶から切り出されたシリコンウェーハであ
って、ミラー面の表層部の格子間酸素濃度が2×1017
atoms/cm3 (IOC−88)以下であり、ミラ
ー面表面から深さ10μm以上にわたる厚さの無欠陥層
が形成され、前記無欠陥層の酸素析出物等の微小欠陥密
度が105 個/cm3 以下であり、前記無欠陥層よりも
深い領域には微小欠陥が108 個/cm3 以上形成され
たインターナル・ゲッタリング層を有し、ミラー面の裏
面側にはエクスターナル・ゲッタリング層を有さないこ
とを特徴とするものである。なお、本明細書中の酸素濃
度はすべてIOC−88の係数により求められたもので
ある。
The silicon wafer of the present invention is a silicon wafer cut out from a silicon single crystal pulled by the Czochralski method, and the interstitial oxygen concentration of the surface layer portion of the mirror surface is 2 x 10 17
atoms / cm 3 (IOC-88) or less, a defect-free layer having a thickness of 10 μm or more is formed from the mirror surface, and the density of fine defects such as oxygen precipitates in the defect-free layer is 10 5 Pieces / cm 3 The number of micro defects is 10 8 in the region deeper than the defect-free layer. Pieces / cm 3 It is characterized in that it has the internal gettering layer formed as described above, and does not have the external gettering layer on the back surface side of the mirror surface. The oxygen concentrations in this specification are all obtained by the coefficient of IOC-88.

【0011】本発明のシリコンウェーハはデバイス活性
領域となる表層部の格子間酸素濃度が酸素のシリコン中
への固溶限界以下であり、デバイス製造過程における種
々の熱処理を受けてもデバイス不良の原因となる微小欠
陥等を生じない。また、ウェーハ表層部は微小欠陥が少
ない無欠陥層であるので、デバイス製造領域として好ま
しい。無欠陥層中の微小欠陥は103 個/cm3 以下で
あることがより好ましく、さらには実質的に0(検出限
界以下)であることが好ましい。また、無欠陥層の下に
は微小欠陥が形成されたインターナル・ゲッタリング層
(IG層)が形成されており、デバイス製造工程での金
属汚染に対するゲッター層としての役割を果たす。この
IG層中のBMD密度は109 個/cm3 以上であれば
より効果的である。本発明のシリコンウェーハは以下の
方法で製造することができる。
In the silicon wafer of the present invention, the interstitial oxygen concentration in the surface layer portion serving as the device active region is less than the solid solution limit of oxygen in silicon, and the cause of device failure even when subjected to various heat treatments in the device manufacturing process. Does not cause micro defects. Further, since the wafer surface layer portion is a defect-free layer with few fine defects, it is preferable as a device manufacturing area. The number of microdefects in the defect-free layer is 10 3 Pieces / cm 3 It is more preferable that it is below, and it is further preferable that it is substantially 0 (below the detection limit). Further, an internal gettering layer (IG layer) in which minute defects are formed is formed under the defect-free layer, and serves as a getter layer against metal contamination in the device manufacturing process. The BMD density in this IG layer is 10 9 Pieces / cm 3 The above is more effective. The silicon wafer of the present invention can be manufactured by the following method.

【0012】通常のCZ法によりシリコン単結晶を引上
げ、スライス・研磨したシリコンウェーハを1150℃
以上、好ましくは1200〜1300℃の範囲で、水素
または水素と不活性ガスとを混合した還元性雰囲気中で
熱処理する。この際、1100℃以上の温度領域にウェ
ーハが30分以上滞留するようにする。本発明のウェー
ハを得るためには、少なくとも1000℃以上の温度領
域において昇温レートを低く保つことが不可欠である。
この昇温レートは、好ましくは3.5℃/min、さら
に好ましくは3℃/min以下である。
A silicon single crystal is pulled by a usual CZ method, and a sliced and polished silicon wafer is cut at 1150 ° C.
As described above, the heat treatment is preferably performed in the range of 1200 to 1300 ° C. in a reducing atmosphere in which hydrogen or hydrogen and an inert gas are mixed. At this time, the wafer is allowed to stay in the temperature region of 1100 ° C. or higher for 30 minutes or longer. In order to obtain the wafer of the present invention, it is indispensable to keep the temperature rising rate low in a temperature range of at least 1000 ° C or higher.
The rate of temperature increase is preferably 3.5 ° C./min, more preferably 3 ° C./min or less.

【0013】このように特定領域での昇温レートを緩や
かにすることによって、ウェーハ内部に深さ方向および
表面に平行な面内で均一に、従来のウェーハ以上の十分
な量の析出核が生成する。さらに、核が成長することに
よって均一に十分な量のBMDを析出させることができ
る。その後、1150℃以上の還元性雰囲気中の熱処理
によって表層部のBMDの周りの格子間酸素が低濃度と
なると、そのBMDは容易に再溶解し消滅することが明
らかとなった。これは、高温H2 アニールにより酸素が
外方拡散することにより表層部の酸素濃度が低下するた
めに、BMDを形成する酸素が再溶解するものである。
表層部のBMDが再溶解し、溶解によって生じた格子間
酸素が更に外方拡散することによって得られたウェーハ
の表層部の酸素濃度は2×1017atoms/cm3
下の非常に低濃度となり、十分な厚さの無欠陥層が形成
されるとともに、ウェーハ内部の深い部分には108
/cm3 以上もの十分な量のBMDが形成される。
By slowing the rate of temperature rise in the specific region in this manner, a sufficient amount of precipitation nuclei are generated inside the wafer uniformly in the depth direction and in the plane parallel to the surface, which is larger than that of conventional wafers. To do. Furthermore, the growth of the nuclei enables uniform and sufficient deposition of BMD. After that, when the interstitial oxygen around the BMD in the surface layer portion became a low concentration by the heat treatment in a reducing atmosphere at 1150 ° C. or higher, it became clear that the BMD was easily redissolved and disappeared. This is because the oxygen concentration in the surface layer portion is lowered by outward diffusion of oxygen due to the high temperature H 2 annealing, so that oxygen forming BMD is redissolved.
The oxygen concentration in the surface layer portion of the wafer obtained by redissolving BMD in the surface layer portion and further outward diffusion of interstitial oxygen generated by the dissolution is 2 × 10 17 atoms / cm 3. The following very low concentration forms a defect-free layer of sufficient thickness, and 10 8 is formed in the deep part inside the wafer. Pieces / cm 3 The above-mentioned sufficient amount of BMD is formed.

【0014】このようにウェーハ内部に金属不純物をゲ
ッターするのに十分な量のBMDが形成されているので
ウェーハ裏面にBSD処理やバックサイド・ポリシリコ
ン等を形成するEG処理は不要となる。
As described above, since the BMD is formed in the wafer in an amount sufficient to getter the metal impurities, the BSD process and the EG process for forming the backside polysilicon or the like on the back surface of the wafer are unnecessary.

【0015】[0015]

【実施例】以下、本発明の実施例を説明する。 実施例1EXAMPLES Examples of the present invention will be described below. Example 1

【0016】直径6インチ、n型(約1.5Ω・c
m)、面方位(100)のCZウェーハを、1200
℃、1時間、高純度H2 ガス雰囲気中で熱処理した。熱
処理シーケンスを図1に示す。
6-inch diameter, n-type (about 1.5Ω · c
m) and a CZ wafer with a plane orientation (100) of 1200
Heat treatment was performed in a high-purity H 2 gas atmosphere at 1 ° C. for 1 hour. The heat treatment sequence is shown in FIG.

【0017】図2にこのシリコンウェーハについて、S
IMS(Secondary Ion Mass Sp
ectroscopy、二次イオン質量分析法)によっ
て格子間酸素濃度[Oi]の深さ方向分布(depth
profile)を測定した結果を示す。
FIG. 2 shows the S of this silicon wafer.
IMS (Secondary Ion Mass Sp)
distribution of the interstitial oxygen concentration [Oi] in the depth direction (depth).
The result of having measured profile) is shown.

【0018】図2から明らかなように、ウェーハの表面
から約50μm以上深いバルク部の[Oi]は約1.2
×1018atoms/cm3 であるが、表面の[Oi]
は約1×1017atoms/cm3 である。なお、最表
面には、自然酸化膜や吸着物が存在するので、これらが
スパッタされないと、信頼性の高い測定ができない。図
2の測定結果でも、深さ約1μmから、信頼できるプロ
ファイルが得られる。このプロファイルを深さ0μmに
外挿すると、最表面の[Oi]は1×1017atoms
/cm3 以下であることがわかる。
As is clear from FIG. 2, [Oi] of the bulk portion deeper than about 50 μm from the surface of the wafer is about 1.2.
× 10 18 atoms / cm 3 However, [Oi] on the surface
Is about 1 × 10 17 atoms / cm 3 Is. Since a natural oxide film and an adsorbed substance exist on the outermost surface, highly reliable measurement cannot be performed unless these are sputtered. Also in the measurement result of FIG. 2, a reliable profile can be obtained from a depth of about 1 μm. When this profile is extrapolated to a depth of 0 μm, the [Oi] of the outermost surface is 1 × 10 17 atoms.
/ Cm 3 It can be seen that

【0019】このように還元性のH2 ガス雰囲気での高
温アニールにより、ウェーハ表面に自然酸化膜等の極薄
の被膜が還元されてシリコンが露出するので、固溶酸素
の外方拡散にとって理想に近い状態になり、さらに表層
部の[Oi]を非常に低いレベルまで下げることができ
る。
As described above, the high temperature annealing in the reducing H 2 gas atmosphere reduces the ultra-thin film such as the natural oxide film on the wafer surface to expose the silicon, which is ideal for the outward diffusion of solid solution oxygen. In addition, the surface layer [Oi] can be lowered to a very low level.

【0020】また、表層部からバルク部に近づくと、ス
パイク状のプロファイルが観測されるが、これはBMD
等の微小欠陥である。すなわち、本実施例のように昇温
速度が遅い場合には、BMD等の成長速度が臨界核半径
の増大速度よりも速いため、BMD等の微小欠陥が成長
する。
Further, a spike-like profile is observed when approaching the bulk part from the surface part, which is due to BMD.
It is a small defect such as. That is, when the temperature rising rate is slow as in the present embodiment, the growth rate of BMD and the like is faster than the increase rate of the critical nucleus radius, so that minute defects such as BMD grow.

【0021】さらに、酸素の外方拡散理論に基づいて、
酸素析出物(BMD)がH2 アニールにより成長および
溶解する過程をシミュレートした結果を図3および図4
に示す。縦軸はBMDの大きさ、横軸は時間を示す。熱
処理条件は、900℃から1200℃まで3℃/min
で100分かけて昇温し、1200℃で1時間または2
時間保持し、1200℃から900℃まで3℃/min
で100分かけて降温する、という条件である。
Further, based on the outward diffusion theory of oxygen,
Results of simulating a process in which oxygen precipitates (BMD) grow and dissolve by H 2 annealing are shown in FIGS. 3 and 4.
Shown in. The vertical axis represents the size of BMD, and the horizontal axis represents time. Heat treatment condition is 3 ℃ / min from 900 ℃ to 1200 ℃
At 100 ° C for 100 minutes and then at 1200 ° C for 1 hour or 2
Hold for a time, from 1200 ℃ to 900 ℃, 3 ℃ / min
The condition is that the temperature is decreased over 100 minutes.

【0022】なお、結晶中の酸素濃度は、図3の場合が
8.75×1017atoms/cm3 、図4の場合が
1.06×1018atoms/cm3 である。また、図
3および図4中の各プロットについて、BMDの表面か
らの深さ(図3においては数値で示している)および1
200℃での保持時間を、それぞれ表1(図3対応)お
よび表2(図4対応)に示す。
The oxygen concentration in the crystal is 8.75 × 10 17 atoms / cm 3 in the case of FIG. In the case of FIG. 4, 1.06 × 10 18 atoms / cm 3 Is. Further, for each plot in FIGS. 3 and 4, the depth from the surface of the BMD (indicated by numerical values in FIG. 3) and 1
The retention times at 200 ° C. are shown in Table 1 (corresponding to FIG. 3) and Table 2 (corresponding to FIG. 4), respectively.

【0023】[0023]

【表1】 [Table 1]

【0024】[0024]

【表2】 [Table 2]

【0025】図3および図4の結果から、以下のような
ことがわかる。まず、昇温過程では昇温レートが遅いた
めにBMDが成長する。また、1200℃での高温アニ
ールでは、ウェーハの表層部とウェーハ内部(バルク
部)とで挙動が異なる。すなわち、ウェーハの表層部で
は、BMDの周囲の格子間酸素が外方拡散して濃度[O
i]が低下するために、BMDが再溶解して小さくな
り、消滅すると考えられる。これに対し、バルク部では
格子間酸素が外方拡散しないため、BMDの周囲の酸素
濃度が低下せず、BMDが再溶解せずに残ると考えられ
る。
From the results shown in FIGS. 3 and 4, the following can be understood. First, in the temperature rising process, BMD grows because the temperature rising rate is slow. Further, in the high temperature annealing at 1200 ° C., the behavior is different between the surface layer portion of the wafer and the inside (bulk portion) of the wafer. That is, in the surface layer portion of the wafer, interstitial oxygen around the BMD is diffused outward and the concentration [O
It is considered that BMD re-dissolves and becomes smaller and disappears due to the decrease in [i]. On the other hand, in the bulk portion, interstitial oxygen does not diffuse outward, so that the oxygen concentration around the BMD does not decrease, and it is considered that the BMD remains without being redissolved.

【0026】これらの現象を図5(a)〜(d)に模式
的に示す。図5(a)〜(d)において、グラフの横軸
はウェーハ表面からの深さ、縦軸はウェーハに含まれる
全酸素濃度(格子間酸素、析出物中の酸素を問わない)
を示す。図5(a)は初期状態を示しており、酸素濃度
は深さ方向にわたって均一である。図5(b)は昇温中
にある深さの点AおよびBにBMDが形成された状態を
示す。BMDは析出物であるので酸素が濃縮され高濃度
となる。
These phenomena are schematically shown in FIGS. 5 (a) to 5 (d). In FIGS. 5A to 5D, the horizontal axis of the graph is the depth from the wafer surface, and the vertical axis is the total oxygen concentration contained in the wafer (interstitial oxygen and oxygen in the precipitate are not considered).
Indicates. FIG. 5A shows the initial state, and the oxygen concentration is uniform in the depth direction. FIG. 5B shows a state in which BMDs are formed at points A and B at a certain depth during the temperature rise. Since BMD is a precipitate, oxygen is concentrated to a high concentration.

【0027】図5(c)は1200℃でのアニール開始
直前の状態を示している。この状態では、ある程度格子
間酸素の外方拡散が生じており、ウェーハ表層に近いほ
ど酸素濃度が低くなっているが、BMDが形成されてい
る点A、Bでは酸素濃度の変化はほとんどなく、BMD
は溶解していない。
FIG. 5C shows a state immediately before the start of annealing at 1200 ° C. In this state, outward diffusion of interstitial oxygen occurs to some extent, and the oxygen concentration decreases toward the wafer surface layer, but there is almost no change in oxygen concentration at points A and B where BMD is formed. BMD
Is not dissolved.

【0028】図5(d)は1200℃のアニール終了後
を示している。(c)のA点に形成されていたBMDは
その周りの酸素濃度が低いために再溶解し、消滅する。
これに対しB点の深さは深いため、BMDの周りの酸素
濃度が外方拡散せず高濃度に維持されるため、BMDは
そのまま残っている。
FIG. 5D shows the state after the annealing at 1200 ° C. is completed. The BMD formed at point A in (c) is redissolved and disappears because the oxygen concentration around it is low.
On the other hand, since the depth of the point B is deep, the oxygen concentration around the BMD is not diffused outward and is maintained at a high concentration, so that the BMD remains as it is.

【0029】さらに、本発明では還元性ガスである水素
雰囲気でのアニールするので、酸素析出物等であるBM
Dの核が還元され、表層部のBMD核の消滅は更に加速
される。その結果、表面直下の表層部は固溶酸素濃度が
表面で1×1017atoms/cm3 以下まで下がり、
BMDなどの発生核となる微小核も通常のウェーハに比
べて極めて少ない、理想的な無欠陥層が形成される。 実施例2 1200℃における保持時間を4時間とした以外は実施
例1と同様に熱処理をして酸素濃度が減少したウェーハ
を得た(d)。
Further, in the present invention, since annealing is performed in a hydrogen atmosphere which is a reducing gas, BM, which is an oxygen precipitate, etc.
The nucleus of D is reduced, and the disappearance of the BMD nucleus in the surface layer portion is further accelerated. As a result, the surface layer portion just below the surface has a solid solution oxygen concentration of 1 × 10 17 atoms / cm 3 on the surface. Down to
An ideal defect-free layer is formed in which minute nuclei that become nuclei for generation of BMD and the like are extremely small as compared with a normal wafer. Example 2 A wafer having a reduced oxygen concentration was obtained by performing heat treatment in the same manner as in Example 1 except that the holding time at 1200 ° C. was 4 hours (d).

【0030】比較のために、CZ法により引上げられた
単結晶から切り出され、通常のドナーキラー熱処理を施
した、酸素濃度[Oi]が1.04×1018atoms
/cm3 のウェーハ(a)、および[Oi]が0.91
×1018atoms/cm3 のウェーハ(b)を得た。
また、同様の[Oi]が0.91×1018atoms/
cm3 のウェーハに、昇温レート10〜15℃/min
の条件で、1200℃において1時間、水素雰囲気中で
熱処理したウェーハ(c)を得た。
For comparison, pulled up by the CZ method
It is cut from a single crystal and subjected to normal donor killer heat treatment.
The oxygen concentration [Oi] is 1.04 × 1018atoms
/ Cm3 Wafer (a) and [Oi] is 0.91
× 1018atoms / cm3 Wafer (b) was obtained.
Also, the same [Oi] is 0.91 × 1018atoms /
cm3 Temperature rise rate of 10 ~ 15 ℃ / min
In a hydrogen atmosphere at 1200 ° C for 1 hour
A heat-treated wafer (c) was obtained.

【0031】得られた各ウェーハに、CMOSの製造に
相当する熱処理を施した。すなわち、まずN2 +微量O
2 中、1200℃で3時間、次にN2 中、800℃で3
時間、さらにO2 中、1000℃で10時間の熱処理を
施した。
Each of the obtained wafers was subjected to a heat treatment corresponding to the manufacture of CMOS. That is, first, N 2 + trace O
2 at 1200 ° C. for 3 hours, then in N 2 at 800 ° C. for 3 hours
Heat treatment was then performed for 10 hours at 1000 ° C. in O 2 .

【0032】これらのウェーハの表面からの深さが15
μmで表面と平行な面内におけるBMD密度分布を赤外
線トモグラフ法によって測定した結果を図6に示す。ま
た、これらのウェーハの表面から深さ30μmまでの深
さ方向のBMD密度分布を赤外線トモグラフ法によって
測定した結果を図7に示す。
The depth from the surface of these wafers is 15
FIG. 6 shows the result of measurement of the BMD density distribution in a plane parallel to the surface in μm by the infrared tomography method. Further, FIG. 7 shows the results of measuring the BMD density distribution in the depth direction from the surface of these wafers to a depth of 30 μm by the infrared tomography method.

【0033】図6から、表面から深さ15μmの面内で
のBMDの面内分布は以下のようになっていることがわ
かる。すなわち、水素雰囲気中で4時間熱処理したウェ
ーハ(d、実施例2)および水素雰囲気中で1時間熱処
理したウェーハ(c)にはBMDは検出されず、良好な
無欠陥層が形成されている。これに対し、比較例(a、
b)のウェーハは105 から106 個/cm3 程度のB
MDが存在し、しかも同じ深さにおいてもウェーハの周
辺部へいくほどBMD密度が高くなっていることがわか
る。
From FIG. 6, it can be seen that the in-plane distribution of BMD within the plane having a depth of 15 μm from the surface is as follows. That is, BMD was not detected and a good defect-free layer was formed in the wafer (d, Example 2) which was heat-treated in a hydrogen atmosphere for 4 hours and the wafer (c) which was heat-treated in a hydrogen atmosphere for 1 hour. On the other hand, comparative examples (a,
The wafer in b) is 10 5 From 10 6 Pieces / cm 3 B of degree
It can be seen that the MD exists, and the BMD density increases toward the peripheral portion of the wafer even at the same depth.

【0034】また、図7から、BMDの深さ方向分布は
以下のようになっていることがわかる。すなわち、実施
例2のウェーハは表面から深さ15μm程度までの領域
ではBMDのない良好な無欠陥層が形成されており、そ
れ以上の深さにおいては逆にBMDの密度は急激に増大
し、比較例のウェーハよりも高い密度のBMDが形成さ
れる。このBMDは良好なイントリンシック・ゲッタリ
ング層として機能する。
Further, it can be seen from FIG. 7 that the BMD depth direction distribution is as follows. That is, in the wafer of Example 2, a good defect-free layer without BMD was formed in a region from the surface to a depth of about 15 μm, and conversely, at a depth of more than that, the BMD density sharply increased, A BMD having a higher density than that of the comparative wafer is formed. This BMD acts as a good intrinsic gettering layer.

【0035】これに対し、(a)および(b)のウェー
ハはその表面にもBMDが形成されてしまっている。ま
た、(c)のウェーハは、その熱処理過程においてBM
Dが形成・成長するような、緩やかな昇降温での処理が
されていないため、表面から30μmの深さでもBMD
が形成されていない。また、それ以上の深さにおいても
BMDの成長が不十分であり、デバイス製造工程で不純
物をトラップするのに十分な量のBMDが形成されなか
った。
On the other hand, the wafers (a) and (b) have BMDs formed on their surfaces. Further, the wafer of (c) is BM during the heat treatment process.
Since it is not treated by a gentle temperature increase / decrease such that D is formed and grows, BMD is possible even at a depth of 30 μm from the surface.
Is not formed. Further, even at a depth greater than that, BMD growth was insufficient, and a sufficient amount of BMD for trapping impurities was not formed in the device manufacturing process.

【0036】[0036]

【発明の効果】以上詳述したように本発明によれば、金
属汚染の影響を十分に除去することができ、信頼性の高
い半導体デバイスを製造することができるシリコンウェ
ーハを提供することができる。
As described in detail above, according to the present invention, it is possible to provide a silicon wafer capable of sufficiently removing the influence of metal contamination and manufacturing a highly reliable semiconductor device. .

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1における熱処理シーケンスを
示す図。
FIG. 1 is a diagram showing a heat treatment sequence in Embodiment 1 of the present invention.

【図2】本発明の実施例1におけるシリコンウェーハの
格子間酸素濃度の深さ方向のプロファイルを示す特性
図。
FIG. 2 is a characteristic diagram showing a profile in the depth direction of interstitial oxygen concentration of a silicon wafer in Example 1 of the present invention.

【図3】本発明の実施例1において、結晶中の初期酸素
濃度が8.75×1017atoms/cm3 であるウェ
ーハの酸素析出物(BMD)がH2 アニールにより成長
および溶解する過程をシミュレートした結果を示す図。
FIG. 3 shows that in Example 1 of the present invention, the initial oxygen concentration in the crystal was 8.75 × 10 17 atoms / cm 3. Figure oxygen precipitates wafer is (BMD) shows a result of simulating the process of growth and dissolution with H 2 annealing.

【図4】本発明の実施例1において、結晶中の初期酸素
濃度が1.06×1018atoms/cm3 であるウェ
ーハの酸素析出物(BMD)がH2 アニールにより成長
および溶解する過程をシミュレートした結果を示す図。
FIG. 4 shows that in Example 1 of the present invention, the initial oxygen concentration in the crystal was 1.06 × 10 18 atoms / cm 3. Figure oxygen precipitates wafer is (BMD) shows a result of simulating the process of growth and dissolution with H 2 annealing.

【図5】(a)〜(d)は、BMDの成長・溶解の様子
を示す模式図。
5A to 5D are schematic views showing the growth and dissolution of BMD.

【図6】本発明の実施例2におけるウェーハの表面から
の深さが15μmで表面と平行な面内におけるBMD密
度分布を示す図。
FIG. 6 is a diagram showing a BMD density distribution in a plane parallel to the surface having a depth of 15 μm from the surface of the wafer in Example 2 of the present invention.

【図7】本発明の実施例2におけるウェーハの表面から
深さ30μmまでの深さ方向のBMD密度分布を示す
図。
FIG. 7 is a diagram showing a BMD density distribution in the depth direction from the surface of the wafer to a depth of 30 μm in Example 2 of the present invention.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 栗原 誠司 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社中央研究所内 (72)発明者 鹿島 一日兒 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社中央研究所内 (72)発明者 泉妻 宏治 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社中央研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Seiji Kurihara, 30 Soya, Hadano City, Kanagawa Prefecture Central Research Laboratory, Toshiba Ceramics Co., Ltd. Central Research Laboratory (72) Inventor Koji Izumisuma 30 Soya, Hadano, Kanagawa Prefecture Central Research Laboratory, Toshiba Ceramics Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 チョクラルスキー法により引き上げられ
たシリコン単結晶から切り出されたシリコンウェーハで
あって、ミラー面の表層部の格子間酸素濃度が2×10
17atoms/cm3 以下であり、ミラー面表面から深
さ10μm以上にわたる厚さの無欠陥層が形成され、前
記無欠陥層の酸素析出物等の微小欠陥密度が105 個/
cm3 以下であり、前記無欠陥層よりも深い領域には微
小欠陥が108 個/cm3 以上形成されたインターナル
・ゲッタリング層を有し、ミラー面の裏面側にはエクス
ターナル・ゲッタリング層を有さないことを特徴とする
シリコンウェーハ。
1. A silicon wafer cut out from a silicon single crystal pulled by the Czochralski method, wherein the interstitial oxygen concentration in the surface layer portion of the mirror surface is 2 × 10.
17 atoms / cm 3 The defect-free layer having a thickness of 10 μm or more from the mirror surface is formed, and the density of fine defects such as oxygen precipitates in the defect-free layer is 10 5 or less. Individual/
cm 3 The number of micro defects is 10 8 in the region deeper than the defect-free layer. Pieces / cm 3 A silicon wafer having the internal gettering layer formed as described above, and having no external gettering layer on the back surface side of the mirror surface.
JP05040177A 1993-03-01 1993-03-01 Silicon wafer manufacturing method Expired - Lifetime JP3080501B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05040177A JP3080501B2 (en) 1993-03-01 1993-03-01 Silicon wafer manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05040177A JP3080501B2 (en) 1993-03-01 1993-03-01 Silicon wafer manufacturing method

Publications (2)

Publication Number Publication Date
JPH06252154A true JPH06252154A (en) 1994-09-09
JP3080501B2 JP3080501B2 (en) 2000-08-28

Family

ID=12573499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05040177A Expired - Lifetime JP3080501B2 (en) 1993-03-01 1993-03-01 Silicon wafer manufacturing method

Country Status (1)

Country Link
JP (1) JP3080501B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897222A (en) * 1994-09-26 1996-04-12 Toshiba Ceramics Co Ltd Manufacture of silicon wafer, and silicon wafer
US5744401A (en) * 1995-03-24 1998-04-28 Toshiba Ceramics Co., Ltd. Silicon wafer manufacturing method eliminating final mirror-polishing step
WO2000041227A1 (en) * 1998-12-28 2000-07-13 Shin-Etsu Handotai Co.,Ltd. Method for thermally annealing silicon wafer and silicon wafer
EP1293591A2 (en) * 2001-09-14 2003-03-19 Wacker Siltronic AG Silicon semiconductor substrate and method for production thereof
EP1293592A2 (en) * 2001-09-14 2003-03-19 Wacker Siltronic AG Silicon semiconductor substrate and preparation thereof
JP2009231430A (en) * 2008-03-21 2009-10-08 Covalent Materials Corp Silicon wafer
JP2010123588A (en) * 2008-11-17 2010-06-03 Sumco Corp Silicon wafer and heat treatment method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223293A (en) 2004-02-09 2005-08-18 Sumitomo Mitsubishi Silicon Corp Annealing method of silicon wafer, and the silicon wafer

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897222A (en) * 1994-09-26 1996-04-12 Toshiba Ceramics Co Ltd Manufacture of silicon wafer, and silicon wafer
US5744401A (en) * 1995-03-24 1998-04-28 Toshiba Ceramics Co., Ltd. Silicon wafer manufacturing method eliminating final mirror-polishing step
US6809015B2 (en) 1998-12-28 2004-10-26 Shin-Etsu Handotai Co., Ltd. Method for heat treatment of silicon wafers and silicon wafer
WO2000041227A1 (en) * 1998-12-28 2000-07-13 Shin-Etsu Handotai Co.,Ltd. Method for thermally annealing silicon wafer and silicon wafer
US7011717B2 (en) 1998-12-28 2006-03-14 Shin-Etsu Handotai Co., Ltd. Method for heat treatment of silicon wafers and silicon wafer
US6573159B1 (en) 1998-12-28 2003-06-03 Shin-Etsu Handotai Co., Ltd. Method for thermally annealing silicon wafer and silicon wafer
EP1293591A2 (en) * 2001-09-14 2003-03-19 Wacker Siltronic AG Silicon semiconductor substrate and method for production thereof
EP1293592A3 (en) * 2001-09-14 2003-06-04 Wacker Siltronic AG Silicon semiconductor substrate and preparation thereof
US6767848B2 (en) 2001-09-14 2004-07-27 Wacker Siltronic Gesellschaft Für Halbleiter Materialien AG Silicon semiconductor substrate and method for production thereof
EP1293591A3 (en) * 2001-09-14 2003-06-04 Wacker Siltronic AG Silicon semiconductor substrate and method for production thereof
EP1293592A2 (en) * 2001-09-14 2003-03-19 Wacker Siltronic AG Silicon semiconductor substrate and preparation thereof
JP2009231430A (en) * 2008-03-21 2009-10-08 Covalent Materials Corp Silicon wafer
JP2010123588A (en) * 2008-11-17 2010-06-03 Sumco Corp Silicon wafer and heat treatment method thereof

Also Published As

Publication number Publication date
JP3080501B2 (en) 2000-08-28

Similar Documents

Publication Publication Date Title
US6743495B2 (en) Thermal annealing process for producing silicon wafers with improved surface characteristics
US6284384B1 (en) Epitaxial silicon wafer with intrinsic gettering
JP3800006B2 (en) Manufacturing method of silicon single crystal wafer and silicon single crystal wafer
JP2758093B2 (en) Manufacturing method of semiconductor wafer
US6376395B2 (en) Semiconductor wafer manufacturing process
KR20000075744A (en) Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
JP2013058784A (en) Method for reducing metallic contamination in silicon wafer
JP2005522879A (en) A method to control the denuded zone depth in ideal oxygen-deposited silicon wafers
US7537657B2 (en) Silicon wafer and process for producing it
TWI553172B (en) Semiconductor wafer composed of silicon and method for producing same
JPH11168106A (en) Treatment method of semiconductor substrate
JP3080501B2 (en) Silicon wafer manufacturing method
JP2002184779A (en) Annealed wafer and method of manufacturing the same
WO2013008391A1 (en) Method for detecting crystal defects
WO2023098675A1 (en) Method for eliminating gap-type defect b-swirl, and silicon wafer and electronic device
JPS60247935A (en) Manufacture of semiconductor wafer
JP2000256092A (en) Silicon wafer
JPS62123098A (en) Silicon single crystal
CN111279461B (en) Semiconductor wafer composed of monocrystalline silicon
JP4617751B2 (en) Silicon wafer and manufacturing method thereof
JPH06295913A (en) Manufacture of silicon wafer and silicon wafer
JP2001044206A (en) Method of heat-treating silicon wafer
JPH0897221A (en) Manufacture of silicon wafer, and silicon wafer
JP3238957B2 (en) Silicon wafer
JP2003100759A (en) Method for manufacturing epitaxial silicon wafer

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080623

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20080623

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080623

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20080623

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 13

EXPY Cancellation because of completion of term