JPH06251843A - Aging method and aging base board - Google Patents
Aging method and aging base boardInfo
- Publication number
- JPH06251843A JPH06251843A JP5035324A JP3532493A JPH06251843A JP H06251843 A JPH06251843 A JP H06251843A JP 5035324 A JP5035324 A JP 5035324A JP 3532493 A JP3532493 A JP 3532493A JP H06251843 A JPH06251843 A JP H06251843A
- Authority
- JP
- Japan
- Prior art keywords
- aging
- socket
- lsi
- lsi package
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Connecting Device With Holders (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体集積回路装置の
検査工程で行われるLSIパッケージのエージングに適
用して有効な技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique effectively applied to the aging of an LSI package which is performed in the inspection process of a semiconductor integrated circuit device.
【0002】[0002]
【従来の技術】半導体集積回路装置の検査工程では、エ
ージング基板の専用ソケットにLSIパッケージを装着
し、このエージング基板を試験装置に接続してエージン
グ試験を行っている。2. Description of the Related Art In a semiconductor integrated circuit device inspection process, an aging test is performed by mounting an LSI package on a dedicated socket of an aging board and connecting the aging board to a tester.
【0003】[0003]
【発明が解決しようとする課題】近年、半導体集積回路
装置の高集積化に伴ってLSIパッケージの外形寸法が
大型化し、一枚のエージング基板に搭載できるLSIパ
ッケージの数が減少しつつあるため、エージングの作業
効率が次第に低下しているという問題が生じている。In recent years, with the high integration of semiconductor integrated circuit devices, the external dimensions of LSI packages have become larger, and the number of LSI packages that can be mounted on one aging substrate is decreasing. There is a problem that the work efficiency of aging is gradually decreasing.
【0004】また、半導体集積回路装置の高速化、高機
能化に伴うLSIパッケージの多ピン化によってリード
の幅やピッチが微細化しているため、エージング基板の
専用ソケットにLSIパッケージを装着する時や、この
専用ソケットからLSIパッケージを取り出す時などに
リード曲がりが発生し易くなっている。Further, since the width and pitch of the leads are becoming finer due to the increase in the number of pins of the LSI package accompanying the higher speed and higher functionality of the semiconductor integrated circuit device, when the LSI package is mounted in the dedicated socket of the aging board, Lead bending is likely to occur when the LSI package is taken out from the dedicated socket.
【0005】本発明の目的は、LSIパッケージのエー
ジング作業効率を向上させることのできる技術を提供す
ることにある。An object of the present invention is to provide a technique capable of improving the aging work efficiency of an LSI package.
【0006】本発明の他の目的は、エージング作業時に
おけるLSIパッケージのリード曲がりを防止すること
のできる技術を提供することにある。Another object of the present invention is to provide a technique capable of preventing lead bending of an LSI package during aging work.
【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【0008】[0008]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。Among the inventions disclosed in the present application, a brief description will be given to the outline of typical ones.
It is as follows.
【0009】本発明は、複数のLSIパッケージをエー
ジング基板に搭載してエージングを行う際、一端がLS
Iパッケージのリードに接続され、他端が他のLSIパ
ッケージのリードに接続される内部配線を備えたソケッ
トをエージング基板上に多段積層し、それぞれのソケッ
トに装着されたLSIパッケージのリードを上段のソケ
ットと下段のソケットとで挟着、保持してエージングを
行うようにしたものである。According to the present invention, when a plurality of LSI packages are mounted on an aging board for aging, one end is LS.
Sockets with internal wiring connected to the leads of the I package and the other ends of which are connected to the leads of other LSI packages are stacked on the aging board in multiple stages, and the leads of the LSI packages mounted in the respective sockets are placed in the upper stage. The socket and the lower socket are sandwiched and held to perform aging.
【0010】[0010]
【作用】上記した手段によれば、LSIパッケージを装
着したソケットをエージング基板上に多段積層すること
により、従来と同じ寸法のエージング基板上に従来より
も多数のLSIパッケージを搭載して同時にエージング
を行うことが可能となるので、LSIパッケージのエー
ジング作業効率を向上させることができる。According to the above means, by laminating the sockets on which the LSI packages are mounted on the aging board in multiple stages, a larger number of LSI packages can be mounted on the aging board having the same size as the conventional one and the aging can be performed simultaneously. Therefore, the aging work efficiency of the LSI package can be improved.
【0011】また、上記した手段によれば、ソケットに
装着されたLSIパッケージのリードを上段のソケット
と下段のソケットとの間に挟着、保持してエージングを
行うことにより、このソケットにLSIパッケージを装
着する時や、このソケットからLSIパッケージを取り
出す時などに発生するリード曲がりを防止することがで
きる。According to the above-mentioned means, the leads of the LSI package mounted in the socket are sandwiched between the upper socket and the lower socket, and the aging is performed while holding the leads, so that the LSI package is placed in this socket. It is possible to prevent lead bending that occurs when mounting the IC chip or when taking out the LSI package from the socket.
【0012】[0012]
【実施例】図1は、本発明の一実施例であるエージング
基板上に多段積層したソケットの部分断面図、図2は、
このエージング基板の部分斜視図、図3は、このエージ
ング基板の全体側面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a partial cross-sectional view of a socket in which multiple layers are stacked on an aging board, which is an embodiment of the present invention, and FIG.
FIG. 3 is a partial perspective view of the aging board, and FIG. 3 is an overall side view of the aging board.
【0013】図2に示すように、エージング基板1の主
面上には、LSIパッケージ2を装着したソケット3が
多段積層されている。同図には、ソケット3を4段積層
した例を示したが、5段あるいはそれ以上積層すること
も任意である。As shown in FIG. 2, on the main surface of the aging board 1, a plurality of sockets 3 each having an LSI package 2 mounted therein are stacked. In the figure, an example is shown in which the sockets 3 are stacked in four stages, but it is also possible to stack five stages or more.
【0014】最下段のソケット3は、図示しないピンな
どを介してエージング基板1上に固定される。同様に、
上下段のソケット3、3は、図示しないピンなどを介し
て相互に固定される。The lowermost socket 3 is fixed on the aging board 1 via a pin or the like (not shown). Similarly,
The upper and lower sockets 3, 3 are fixed to each other via a pin or the like (not shown).
【0015】図1に示すように、それぞれのソケット3
には、その上下面に貫通する複数の内部信号配線4がそ
の外周部に沿って設けられている。この内部信号配線4
の一端(下端)は、このソケット3に装着されたLSI
パッケージ2のリード5に当接され、他端(上端)は、
このソケット3の上段のソケット3に装着されたLSI
パッケージ2のリード5に当接される。また、LSIパ
ッケージ2のリード5は、上段のソケット3の下面と下
段のソケット3の上面との間に挟着、保持されるように
なっている。As shown in FIG. 1, each socket 3
, A plurality of internal signal wirings 4 penetrating the upper and lower surfaces thereof are provided along the outer peripheral portion thereof. This internal signal wiring 4
One end (lower end) of the LSI is attached to this socket 3
It comes into contact with the lead 5 of the package 2, and the other end (upper end) is
The LSI mounted in the upper socket 3 of this socket 3
The leads 5 of the package 2 are brought into contact with each other. Further, the leads 5 of the LSI package 2 are sandwiched and held between the lower surface of the upper socket 3 and the upper surface of the lower socket 3.
【0016】最下段のソケット3に装着されたLSIパ
ッケージ2のリード5は、このソケット3の内部信号配
線4を介してまたは直接、エージング基板1上の配線5
に接続される。すなわち、エージング基板1上のそれぞ
れのソケット3に装着されたLSIパッケージ2のリー
ド5は、それぞれのソケット3の内部信号配線4を通じ
て互いに接続されると共に、エージング基板1上の配線
5に接続される。The leads 5 of the LSI package 2 mounted in the lowermost socket 3 are wired 5 on the aging board 1 via the internal signal wiring 4 of the socket 3 or directly.
Connected to. That is, the leads 5 of the LSI package 2 mounted in the respective sockets 3 on the aging board 1 are connected to each other through the internal signal wirings 4 of the respective sockets 3 and are connected to the wirings 5 on the aging board 1. .
【0017】以上のように構成された本実施例のエージ
ング基板1によれば、従来と同じ寸法のエージング基板
1上に従来よりも多数のLSIパッケージ2を搭載して
同時にエージングを行うことが可能となるので、LSI
パッケージ2のエージング作業効率を向上させることが
できる。According to the aging board 1 of the present embodiment configured as described above, it is possible to mount a larger number of LSI packages 2 on the aging board 1 having the same size as the conventional one and simultaneously perform the aging. Therefore, the LSI
The aging work efficiency of the package 2 can be improved.
【0018】また、ソケット3に装着されたLSIパッ
ケージ2のリード5を上段のソケットの下面と下段のソ
ケット3の上面との間に挟着、保持してエージングを行
うことにより、ソケット3にLSIパッケージ2を装着
する時や、エージング終了後、ソケット3からLSIパ
ッケージ2を取り出す時などにリード曲がりが生じるの
を防止することができる。Further, the leads 5 of the LSI package 2 mounted in the socket 3 are sandwiched between the lower surface of the upper socket and the upper surface of the lower socket 3 and held to perform aging, whereby the LSI is mounted on the socket 3. It is possible to prevent lead bending when mounting the package 2 or when taking out the LSI package 2 from the socket 3 after aging.
【0019】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.
【0020】[0020]
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。The effects obtained by the typical ones of the inventions disclosed in this application will be briefly described as follows.
It is as follows.
【0021】本発明によれば、エージング基板上に多数
のLSIパッケージを搭載して同時にエージングを行う
ことが可能となるので、LSIパッケージのエージング
作業効率を向上させることができる。According to the present invention, it is possible to mount a large number of LSI packages on an aging substrate and simultaneously perform aging, so that it is possible to improve the aging work efficiency of the LSI packages.
【0022】また、本発明によれば、LSIパッケージ
のリードを上段のソケットと下段のソケットとの間に挟
着、保持してエージングを行うことにより、エージング
工程でのリード曲がりを防止することができる。Further, according to the present invention, the leads of the LSI package are sandwiched between the upper socket and the lower socket and held to perform aging, thereby preventing lead bending in the aging process. it can.
【図1】本発明の一実施例であるエージング基板上に多
段積層したソケットの部分断面図である。FIG. 1 is a partial cross-sectional view of a socket in which multiple layers are stacked on an aging board that is an embodiment of the present invention.
【図2】このエージング基板の部分斜視図である。FIG. 2 is a partial perspective view of this aging board.
【図3】エージング基板の全体側面図である。FIG. 3 is an overall side view of an aging board.
1 エージング基板 2 LSIパッケージ 3 ソケット 4 内部信号配線 5 リード 6 配線 1 Aging board 2 LSI package 3 Socket 4 Internal signal wiring 5 Lead 6 Wiring
Claims (2)
板に搭載してエージングを行う際、一端がLSIパッケ
ージのリードに接続され、他端が他のLSIパッケージ
のリードに接続される内部配線を備えたソケットをエー
ジング基板上に多段積層し、それぞれのソケットに装着
されたLSIパッケージのリードを上段のソケットと下
段のソケットとで挟着、保持することを特徴とするエー
ジング方法。1. A socket provided with internal wiring, one end of which is connected to a lead of an LSI package and the other end of which is connected to a lead of another LSI package when a plurality of LSI packages are mounted on an aging board for aging. Is laminated on the aging substrate in multiple stages, and the leads of the LSI package mounted in the respective sockets are sandwiched and held by the upper and lower sockets.
され、他端が他のLSIパッケージのリードに接続され
る内部配線を備えたソケットを多段積層し、それぞれの
ソケットに装着されたLSIパッケージのリードを上段
のソケットと下段のソケットとで挟着可能に構成したこ
とを特徴とするエージング基板。2. A lead of an LSI package attached to each socket, in which a socket having internal wiring, one end of which is connected to a lead of an LSI package and the other end of which is connected to a lead of another LSI package, is stacked. An aging board characterized by being configured so that it can be sandwiched between the upper socket and the lower socket.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5035324A JPH06251843A (en) | 1993-02-24 | 1993-02-24 | Aging method and aging base board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5035324A JPH06251843A (en) | 1993-02-24 | 1993-02-24 | Aging method and aging base board |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06251843A true JPH06251843A (en) | 1994-09-09 |
Family
ID=12438643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5035324A Pending JPH06251843A (en) | 1993-02-24 | 1993-02-24 | Aging method and aging base board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06251843A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020063967A (en) * | 2018-10-16 | 2020-04-23 | 東芝情報システム株式会社 | Socket device for evaluation and measurement evaluation method of lsi |
-
1993
- 1993-02-24 JP JP5035324A patent/JPH06251843A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020063967A (en) * | 2018-10-16 | 2020-04-23 | 東芝情報システム株式会社 | Socket device for evaluation and measurement evaluation method of lsi |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6522018B1 (en) | Ball grid array chip packages having improved testing and stacking characteristics | |
US7119427B2 (en) | Stacked BGA packages | |
US8067827B2 (en) | Stacked microelectronic device assemblies | |
US8878368B2 (en) | Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging | |
JPS5860562A (en) | Package for high terminal number integrated circuit device | |
US6177722B1 (en) | Leadless array package | |
US7238962B2 (en) | Semiconductor chip with test pads and tape carrier package using the same | |
KR100687687B1 (en) | Multichip module packaging method | |
US5940680A (en) | Method for manufacturing known good die array having solder bumps | |
JPH06251843A (en) | Aging method and aging base board | |
US5455518A (en) | Test apparatus for integrated circuit die | |
JP2000299433A (en) | Laminated type package frame | |
US8044498B2 (en) | Interposer, semiconductor chip mounted sub-board, and semiconductor package | |
KR0182506B1 (en) | Method of manufacturing high density mounting package | |
US8243245B2 (en) | BSC macrostructure for three-dimensional wiring and substrate having the BSC macrostructure | |
KR100482810B1 (en) | apparatus supply solder ball | |
JPH06181375A (en) | Auxiliary supporting part and semiconductor device using the same | |
JP2002313991A (en) | Semiconductor device and its mounting structure | |
KR100258350B1 (en) | Super bga semiconductor package | |
JPH03293739A (en) | Semiconductor device | |
JP2006222109A (en) | Multi-chip module | |
JPH0582610A (en) | Semiconductor device and method and device for testing it | |
KR970077418A (en) | Manufacturing method of hardened dough using lead frame | |
JPH0193157A (en) | Plug-in type package | |
JPH0234953A (en) | Semiconductor device provided with characteristic check pad |