JPH06250150A - 平面型表示デバイスのマトリックス駆動方法 - Google Patents
平面型表示デバイスのマトリックス駆動方法Info
- Publication number
- JPH06250150A JPH06250150A JP5801293A JP5801293A JPH06250150A JP H06250150 A JPH06250150 A JP H06250150A JP 5801293 A JP5801293 A JP 5801293A JP 5801293 A JP5801293 A JP 5801293A JP H06250150 A JPH06250150 A JP H06250150A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reset signal
- prereset
- reset
- effective value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 双安定性を有するマトリックス駆動方式の平
面型表示デバイスにおいて、コントラストを上げ、画質
を向上させる。 【構成】 走査電極上の全画素を暗または明の一方にリ
セットするリセット信号は画素をリセットするプリリセ
ット信号と、これより前に挿入されプリリセット信号と
逆極性でほぼ等しい有効値を持ったアンチプリリセット
信号とを含み、アンチプリリセット信号をプリリセット
信号よりも時間を長くしてその電圧の絶対値を小さく設
定した。ここにアンチプリリセット信号ＡＰＲはプリリ
セット信号ＰＲの直前にプリリセット信号ＰＲの２倍以
上の長さにして挿入するのが望ましい。またアンチプリ
リセット信号ＡＰＲの一部の有効値を、これに先行する
複数の非選択信号ＮＳに分割して付与してもよい。この
場合非選択信号ＮＳのバイアスを変えればよい。
面型表示デバイスにおいて、コントラストを上げ、画質
を向上させる。 【構成】 走査電極上の全画素を暗または明の一方にリ
セットするリセット信号は画素をリセットするプリリセ
ット信号と、これより前に挿入されプリリセット信号と
逆極性でほぼ等しい有効値を持ったアンチプリリセット
信号とを含み、アンチプリリセット信号をプリリセット
信号よりも時間を長くしてその電圧の絶対値を小さく設
定した。ここにアンチプリリセット信号ＡＰＲはプリリ
セット信号ＰＲの直前にプリリセット信号ＰＲの２倍以
上の長さにして挿入するのが望ましい。またアンチプリ
リセット信号ＡＰＲの一部の有効値を、これに先行する
複数の非選択信号ＮＳに分割して付与してもよい。この
場合非選択信号ＮＳのバイアスを変えればよい。
Description
【０００１】
【産業上の利用分野】本発明は、双安定性を有し画素に
加わる電圧と時間の積（有効値）により書換えられる平
面型表示デバイスに適用されるプリリセット方式のマト
リックス駆動方法に関するものである。
加わる電圧と時間の積（有効値）により書換えられる平
面型表示デバイスに適用されるプリリセット方式のマト
リックス駆動方法に関するものである。
【０００２】
【従来の技術および発明の背景】高速スイッチング特性
と双安定性（メモリー性）とを有する強誘電性液晶など
の平面型表示デバイスが公知である。この種のものでプ
リリセット方式の駆動方式が公知である。この駆動方式
では、走査電極に加えるリセット信号によりこの走査電
極上の全画素を暗（または明）に強制的にリセットする
リセット期間と、この走査電極に選択信号を加える一
方、所定の画素に対する信号電極（表示電極）に明（ま
たは暗）の書込み信号を加えることにより、この選択信
号と信号電極とが交差する画素を明（または暗）に書込
む期間とを持つ。
と双安定性（メモリー性）とを有する強誘電性液晶など
の平面型表示デバイスが公知である。この種のものでプ
リリセット方式の駆動方式が公知である。この駆動方式
では、走査電極に加えるリセット信号によりこの走査電
極上の全画素を暗（または明）に強制的にリセットする
リセット期間と、この走査電極に選択信号を加える一
方、所定の画素に対する信号電極（表示電極）に明（ま
たは暗）の書込み信号を加えることにより、この選択信
号と信号電極とが交差する画素を明（または暗）に書込
む期間とを持つ。
【０００３】ここにこの液晶には、画素に加わる電圧と
時間の積（以下この積を有効値という）によって明また
は暗に書換えられる特性を持つものがある。このような
ものでは、明（または暗）に書込むための信号（有効パ
ルスという）として所定範囲の有効値を持つパルス信号
を印加する必要がある。
時間の積（以下この積を有効値という）によって明また
は暗に書換えられる特性を持つものがある。このような
ものでは、明（または暗）に書込むための信号（有効パ
ルスという）として所定範囲の有効値を持つパルス信号
を印加する必要がある。
【０００４】図７は従来のプリリセット１／４バイアス
２パルス駆動法における走査信号と表示信号との組合せ
により合成される駆動信号の波形を示す図、図８はある
走査線に加わる１フレーム分の走査信号の配列例を示す
図、図９は１つの走査線に供給する走査信号の時間変化
例を示すためのマトリックスシーケンス図である。また
図１０は図９の中の１つの走査信号ＣＯＭ１により駆動
される画素に印加される信号を示す図である。
２パルス駆動法における走査信号と表示信号との組合せ
により合成される駆動信号の波形を示す図、図８はある
走査線に加わる１フレーム分の走査信号の配列例を示す
図、図９は１つの走査線に供給する走査信号の時間変化
例を示すためのマトリックスシーケンス図である。また
図１０は図９の中の１つの走査信号ＣＯＭ１により駆動
される画素に印加される信号を示す図である。
【０００５】このプリリセット２パルス法では、走査電
極に選択信号Ｓが入力される直前に−電圧のプリリセッ
ト信号ＰＲを入力して、表示信号のＯＮ、ＯＦＦにかか
わらず強制的に画素に−電圧を印加しこれを暗にリセッ
トする。ここに走査信号（ＣＯＭ）は２τのパルス幅を
持ち走査電極に印加され、また表示信号（ＳＥＧ）は同
じく２τのパルス幅を持ち表示電極（信号電極）に印加
される信号である。また画素は−の所定有効値を加える
ことにより暗にリセットされるものとする。
極に選択信号Ｓが入力される直前に−電圧のプリリセッ
ト信号ＰＲを入力して、表示信号のＯＮ、ＯＦＦにかか
わらず強制的に画素に−電圧を印加しこれを暗にリセッ
トする。ここに走査信号（ＣＯＭ）は２τのパルス幅を
持ち走査電極に印加され、また表示信号（ＳＥＧ）は同
じく２τのパルス幅を持ち表示電極（信号電極）に印加
される信号である。また画素は−の所定有効値を加える
ことにより暗にリセットされるものとする。
【０００６】この結果例えば走査電極にプリリセット信
号ＰＲが入力されている時に、或る画素に対する表示電
極にＯＮの表示信号が入力されていればこの画素には図
７のＸの信号が印加されることになり、この画素は強制
的に暗にリセットされる。また他の画素に対する表示電
極にＯＦＦの表示信号が入力されていれば、この画素に
は図７のＹの信号が印加されることになる。
号ＰＲが入力されている時に、或る画素に対する表示電
極にＯＮの表示信号が入力されていればこの画素には図
７のＸの信号が印加されることになり、この画素は強制
的に暗にリセットされる。また他の画素に対する表示電
極にＯＦＦの表示信号が入力されていれば、この画素に
は図７のＹの信号が印加されることになる。
【０００７】このようにして図８に示すように所定の走
査電極には、これに対応する所定のタイミングに選択信
号Ｓを含む走査信号が印加される。ここに１つまたは複
数のプリリセット信号ＰＲに先行して、プリリセット信
号ＰＲとは極性が逆で同じ長さのアンチ・プリリセット
信号ＡＰＲが挿入されている。これはプリリセット信号
ＰＲの直流成分を、これと互いに極性が逆なアンチプリ
リセット信号ＡＰＲで打消し、液晶の劣化を防止するも
のである。
査電極には、これに対応する所定のタイミングに選択信
号Ｓを含む走査信号が印加される。ここに１つまたは複
数のプリリセット信号ＰＲに先行して、プリリセット信
号ＰＲとは極性が逆で同じ長さのアンチ・プリリセット
信号ＡＰＲが挿入されている。これはプリリセット信号
ＰＲの直流成分を、これと互いに極性が逆なアンチプリ
リセット信号ＡＰＲで打消し、液晶の劣化を防止するも
のである。
【０００８】このように画素には正および負の直流のパ
ルス電圧が印加されるが、この直流成分を打消して液晶
の劣化を防止するために正負のパルスを組合わせてい
る。従って本願ではこのような駆動を交流駆動という。
またこの実施例では図８に示すようにそれぞれ２τづつ
の長さを持つＡＰＲとＰＲとそれぞれ２つづつ続けて挿
入され、４τづつの時間としているが、これはリセット
信号ＰＲを連続させることによりプリリセット動作を確
実にするためである。
ルス電圧が印加されるが、この直流成分を打消して液晶
の劣化を防止するために正負のパルスを組合わせてい
る。従って本願ではこのような駆動を交流駆動という。
またこの実施例では図８に示すようにそれぞれ２τづつ
の長さを持つＡＰＲとＰＲとそれぞれ２つづつ続けて挿
入され、４τづつの時間としているが、これはリセット
信号ＰＲを連続させることによりプリリセット動作を確
実にするためである。
【０００９】今或る画素の走査電極に選択信号Ｓが、表
示電極にＯＮ信号が入力されていれば、この画素には図
７のＢ（Bright、明）の信号が加わり、このＢの最後の
＋４の有効値を持つパルス（有効パルスという）により
画素は明に書込まれる。同様にこの時表示電極にＯＦＦ
信号が入力されている画素にはＤ（Dark，暗）の信号が
加わり、この最後の＋２の有効値のパルスでは画素の表
示を明に変えることができず、リセットにおいて書込ま
れた暗の状態が保たれる。
示電極にＯＮ信号が入力されていれば、この画素には図
７のＢ（Bright、明）の信号が加わり、このＢの最後の
＋４の有効値を持つパルス（有効パルスという）により
画素は明に書込まれる。同様にこの時表示電極にＯＦＦ
信号が入力されている画素にはＤ（Dark，暗）の信号が
加わり、この最後の＋２の有効値のパルスでは画素の表
示を明に変えることができず、リセットにおいて書込ま
れた暗の状態が保たれる。
【００１０】同様に走査電極に非選択信号ＮＳが入力さ
れている時に、表示電極にＯＮ信号が入力された画素に
は図７に“１”で示す有効値１のパルスが、ＯＦＦ信号
が入力された画素にはこの“１”と逆極性の“０”で示
す有効値０のパルスが印加され、画素の表示状態はいず
れも変化しない。
れている時に、表示電極にＯＮ信号が入力された画素に
は図７に“１”で示す有効値１のパルスが、ＯＦＦ信号
が入力された画素にはこの“１”と逆極性の“０”で示
す有効値０のパルスが印加され、画素の表示状態はいず
れも変化しない。
【００１１】以上のように従来の方法では、アンチプリ
リセット信号ＡＰＲはプリリセット信号ＰＲの長さ４τ
と同じ長さ４τに設定されていた。これはアンチプリリ
セット信号ＡＰＲはプリリセット信号ＰＲの波形の極性
を逆にすることにより作ることができるからであった。
リセット信号ＡＰＲはプリリセット信号ＰＲの長さ４τ
と同じ長さ４τに設定されていた。これはアンチプリリ
セット信号ＡＰＲはプリリセット信号ＰＲの波形の極性
を逆にすることにより作ることができるからであった。
【００１２】
【従来の技術の問題点】しかしこのようにアンチプリリ
セット信号ＡＰＲがプリリセット信号ＰＲと同じ長さで
逆極性の波形を持つ場合には、このアンチプリリセット
信号ＡＰＲにより画素が一瞬明に表示されることにな
る。
セット信号ＡＰＲがプリリセット信号ＰＲと同じ長さで
逆極性の波形を持つ場合には、このアンチプリリセット
信号ＡＰＲにより画素が一瞬明に表示されることにな
る。
【００１３】このようにアンチプリリセット信号ＡＰＲ
で“明”に書換えられるため、プリリセットに伴って必
ず一瞬画素が“明”になる期間が発生し、このため画像
のコントラストが低下し画質が低下するという問題があ
った。
で“明”に書換えられるため、プリリセットに伴って必
ず一瞬画素が“明”になる期間が発生し、このため画像
のコントラストが低下し画質が低下するという問題があ
った。
【００１４】
【発明の目的】本発明はこのような事情に鑑みなされた
ものであり、コントラストを上げ、画質を向上させるこ
とができる平面型表示デバイスのマトリックス駆動方法
を提供することを目的とする。
ものであり、コントラストを上げ、画質を向上させるこ
とができる平面型表示デバイスのマトリックス駆動方法
を提供することを目的とする。
【００１５】
【発明の構成】本発明によればこの目的は、走査電極お
よび信号電極の交差部に双安定性を有する画素を形成
し、前記走査電極に加えたリセット信号によりこの走査
電極上の全画素を暗または明の一方にリセットするリセ
ット期間と、選択信号を加えた前記走査電極と書込み信
号を加えた前記信号電極との交差部の画素を明または暗
に書込み記憶させる書込み期間とを有する平面型表示デ
バイスにおいて、前記リセット信号は画素をリセットす
るプリリセット信号と、これより前に挿入され前記プリ
リセット信号と逆極性でほぼ等しい有効値を持ったアン
チプリリセット信号とを含み、前記アンチプリリセット
信号を前記プリリセット信号よりも時間を長くしてその
電圧の絶対値を小さく設定したことを特徴とする平面型
表示デバイスのマトリックス駆動方法により達成され
る。
よび信号電極の交差部に双安定性を有する画素を形成
し、前記走査電極に加えたリセット信号によりこの走査
電極上の全画素を暗または明の一方にリセットするリセ
ット期間と、選択信号を加えた前記走査電極と書込み信
号を加えた前記信号電極との交差部の画素を明または暗
に書込み記憶させる書込み期間とを有する平面型表示デ
バイスにおいて、前記リセット信号は画素をリセットす
るプリリセット信号と、これより前に挿入され前記プリ
リセット信号と逆極性でほぼ等しい有効値を持ったアン
チプリリセット信号とを含み、前記アンチプリリセット
信号を前記プリリセット信号よりも時間を長くしてその
電圧の絶対値を小さく設定したことを特徴とする平面型
表示デバイスのマトリックス駆動方法により達成され
る。
【００１６】ここにアンチプリリセット信号ＡＰＲはプ
リリセット信号ＰＲの直前にプリリセット信号ＰＲの２
倍以上の長さにして挿入するのが望ましい。またアンチ
プリリセット信号ＡＰＲの一部の有効値を、これに先行
する複数の非選択信号ＮＳに分割して付与してもよい。
この場合非選択信号ＮＳのバイアスを変えればよい。ま
たアンチプリリセット信号ＡＰＲの有効値の全てを少く
とも一部の非選択信号ＮＳのバイアスとして分けて独立
したアンチプリリセット信号を省いてもよい。
リリセット信号ＰＲの直前にプリリセット信号ＰＲの２
倍以上の長さにして挿入するのが望ましい。またアンチ
プリリセット信号ＡＰＲの一部の有効値を、これに先行
する複数の非選択信号ＮＳに分割して付与してもよい。
この場合非選択信号ＮＳのバイアスを変えればよい。ま
たアンチプリリセット信号ＡＰＲの有効値の全てを少く
とも一部の非選択信号ＮＳのバイアスとして分けて独立
したアンチプリリセット信号を省いてもよい。
【００１７】
【実施例１】図１は走査電極配置を示す平面図、図２は
本発明を１／４バイアス２パルス駆動法に適用した実施
例における走査信号の配列例を示す図、図３は画素に加
わる駆動信号の波形を示す図、図４は走査線に供給する
走査信号の時間変化例を示すためのマトリックスシーケ
ンス図、図５は図４の中の１つの走査信号ＣＯＭ２によ
り駆動される画素に加わる信号を示す図である。
本発明を１／４バイアス２パルス駆動法に適用した実施
例における走査信号の配列例を示す図、図３は画素に加
わる駆動信号の波形を示す図、図４は走査線に供給する
走査信号の時間変化例を示すためのマトリックスシーケ
ンス図、図５は図４の中の１つの走査信号ＣＯＭ２によ
り駆動される画素に加わる信号を示す図である。
【００１８】図１でＸ1 〜Ｘ5 は走査電極、Ｙ1 〜Ｙ5
は表示電極（信号電極）であり、ここでは説明を簡単に
するため５本の電極としたが、実際は非常に多いことは
勿論である。これらの電極はそれぞれドライバＤX 、Ｄ
Y により駆動される。画像信号はコントローラＣに入力
され、各ドライバＤX 、ＤY はこのコントローラＣの出
力に従って各電極Ｘ1 〜Ｘ5 、Ｙ1 〜Ｙ5 に所定の信号
を選出する。
は表示電極（信号電極）であり、ここでは説明を簡単に
するため５本の電極としたが、実際は非常に多いことは
勿論である。これらの電極はそれぞれドライバＤX 、Ｄ
Y により駆動される。画像信号はコントローラＣに入力
され、各ドライバＤX 、ＤY はこのコントローラＣの出
力に従って各電極Ｘ1 〜Ｘ5 、Ｙ1 〜Ｙ5 に所定の信号
を選出する。
【００１９】走査信号は図２に示すように、２τの長さ
の選択信号Ｓと、その直前に挿入した２τづつの長さを
持つ２つのプリリセット信号ＰＲおよび４つのアンチプ
リリセット信号ＡＰＲと、多数の非選択信号ＮＳとで構
成される。図３から明らかなようにアンチプリリセット
信号ＡＰＲ以外は前記図７で説明したものと同一波形で
あるから、その説明は繰り返さない。
の選択信号Ｓと、その直前に挿入した２τづつの長さを
持つ２つのプリリセット信号ＰＲおよび４つのアンチプ
リリセット信号ＡＰＲと、多数の非選択信号ＮＳとで構
成される。図３から明らかなようにアンチプリリセット
信号ＡＰＲ以外は前記図７で説明したものと同一波形で
あるから、その説明は繰り返さない。
【００２０】アンチプリリセット信号ＡＰＲは、前記し
たようにプリリセット信号ＰＲの直流成分を打ち消すた
めのものである。４つのアンチプリリセット信号ＡＰＲ
により画素に加わる電圧は、表示信号（ＳＥＧ）がＯＮ
かＯＦＦかに従って図３のａ、ｂのように変化し、画素
に加わる合成電圧は、例えば図５の合成波形に示すよう
な波形になる。ここにアンチプリリセット信号ＡＰＲの
電圧は表示信号（ＳＥＧ）がＯＮの時に最大となり、こ
の最大電圧は、図３に示すように非選択信号ＮＳの電圧
を１とした時に３となる。
たようにプリリセット信号ＰＲの直流成分を打ち消すた
めのものである。４つのアンチプリリセット信号ＡＰＲ
により画素に加わる電圧は、表示信号（ＳＥＧ）がＯＮ
かＯＦＦかに従って図３のａ、ｂのように変化し、画素
に加わる合成電圧は、例えば図５の合成波形に示すよう
な波形になる。ここにアンチプリリセット信号ＡＰＲの
電圧は表示信号（ＳＥＧ）がＯＮの時に最大となり、こ
の最大電圧は、図３に示すように非選択信号ＮＳの電圧
を１とした時に３となる。
【００２１】このようにアンチプリリセット信号ＡＰＲ
による合成波形の電圧が、従来方法の場合に比べて（図
７参照）４から３に下がる。このためこのアンチプリリ
セット信号ＡＰＲによる画素の明度が下がり、コントラ
ストが向上するのである。
による合成波形の電圧が、従来方法の場合に比べて（図
７参照）４から３に下がる。このためこのアンチプリリ
セット信号ＡＰＲによる画素の明度が下がり、コントラ
ストが向上するのである。
【００２２】なお４つのアンチプリリセット信号ＡＰＲ
の有効値の合計は、プリリセット信号ＰＲの有効値と絶
対値が等しくなる。ここに図３の各信号ＰＲ、ＡＰＲの
波形の右下に示すように、プリリセット信号ＰＲの有効
値は４であるのに対し、アンチプリリセット信号ＡＰＲ
の有効値はその半分の２となる。そこでこの実施例では
アンチプリリセット信号ＡＰＲを１つのプリリセット信
号ＰＲに対して２つ挿入することにより有効値の合計を
４にしているものである。
の有効値の合計は、プリリセット信号ＰＲの有効値と絶
対値が等しくなる。ここに図３の各信号ＰＲ、ＡＰＲの
波形の右下に示すように、プリリセット信号ＰＲの有効
値は４であるのに対し、アンチプリリセット信号ＡＰＲ
の有効値はその半分の２となる。そこでこの実施例では
アンチプリリセット信号ＡＰＲを１つのプリリセット信
号ＰＲに対して２つ挿入することにより有効値の合計を
４にしているものである。
【００２３】
【実施例２〜４】図６は、プリリセット信号ＰＲの長さ
ｎに対するアンチプリリセット信号ＡＰＲの波形の実施
例を示す図である。この図では各波形の右上にその有効
値が示されている。
ｎに対するアンチプリリセット信号ＡＰＲの波形の実施
例を示す図である。この図では各波形の右上にその有効
値が示されている。
【００２４】前記の実施例１はアンチプリリセット信号
ＡＰＲの有効値の絶対値をプリリセット信号ＰＲの有効
値４の半分である２にしたものである。このため有効値
の絶対値を等しくするために、アンチプリリセット信号
ＡＰＲをプリリセット信号ＰＲの長さｎの２倍の長さ２
ｎにしたものである。
ＡＰＲの有効値の絶対値をプリリセット信号ＰＲの有効
値４の半分である２にしたものである。このため有効値
の絶対値を等しくするために、アンチプリリセット信号
ＡＰＲをプリリセット信号ＰＲの長さｎの２倍の長さ２
ｎにしたものである。
【００２５】本発明はこのアンチプリリセット信号ＡＰ
Ｒの有効値を、図６に実施例２、３、４に示すように
１、１、０．５に設定することもできる。この場合には
有効値がプリリセット信号ＰＲの実効値の絶対値４に等
しくなるようにアンチプリリセット信号ＡＰＲの長さ
を、それぞれ４ｎ、４ｎ、８ｎに設定する。
Ｒの有効値を、図６に実施例２、３、４に示すように
１、１、０．５に設定することもできる。この場合には
有効値がプリリセット信号ＰＲの実効値の絶対値４に等
しくなるようにアンチプリリセット信号ＡＰＲの長さ
を、それぞれ４ｎ、４ｎ、８ｎに設定する。
【００２６】
【他の実施例】以上の実施例では１／４バイアス法、す
なわち画素を明に書き換える選択信号Ｓの電圧と暗に保
持する非選択信号ＮＳの電圧との比（バイアス比）を
４：１にしたものである。しかし本発明はバイアス比と
は直接関係ないから、種々のバイアス比を採用すること
ができる。
なわち画素を明に書き換える選択信号Ｓの電圧と暗に保
持する非選択信号ＮＳの電圧との比（バイアス比）を
４：１にしたものである。しかし本発明はバイアス比と
は直接関係ないから、種々のバイアス比を採用すること
ができる。
【００２７】またアンチプリリセット信号ＡＰＲは、そ
の有効値の少くとも一部を非選択信号ＮＳのバイアスを
変えることによって分散させることもできる。例えばプ
リリセット信号ＰＲの有効値の絶対値をＰとした時、こ
の有効値Ｐをａ個の非選択信号ＮＳに分散させる場合に
は、これらａ個の非選択信号ＮＳのバイアスをＰ／ａだ
け“明”側へ偏位させればよい。この場合にはアンチプ
リリセット信号ＡＰＲは独立した形では存在しなくな
る。
の有効値の少くとも一部を非選択信号ＮＳのバイアスを
変えることによって分散させることもできる。例えばプ
リリセット信号ＰＲの有効値の絶対値をＰとした時、こ
の有効値Ｐをａ個の非選択信号ＮＳに分散させる場合に
は、これらａ個の非選択信号ＮＳのバイアスをＰ／ａだ
け“明”側へ偏位させればよい。この場合にはアンチプ
リリセット信号ＡＰＲは独立した形では存在しなくな
る。
【００２８】プリリセット信号ＰＲの有効値Ｐの一部Ｑ
をアンチプリリセット信号ＡＰＲに分け、残りの有効値
（Ｐ−Ｑ）をｂ個の非選択信号ＮＳに分けるようにして
もよい。ここに有効値Ｐあるいは（Ｐ−Ｑ）を分ける非
選択信号ＮＳの数ａあるいはｂは、全ての非選択信号Ｎ
Ｓとしてもよいし、一部の非選択信号ＮＳとしてもよ
い。
をアンチプリリセット信号ＡＰＲに分け、残りの有効値
（Ｐ−Ｑ）をｂ個の非選択信号ＮＳに分けるようにして
もよい。ここに有効値Ｐあるいは（Ｐ−Ｑ）を分ける非
選択信号ＮＳの数ａあるいはｂは、全ての非選択信号Ｎ
Ｓとしてもよいし、一部の非選択信号ＮＳとしてもよ
い。
【００２９】以上の各実施例ではパルス電圧と時間の積
（有効値、面積強度）に応答する性質を持つ強誘電性液
晶を用いているが、本発明はこれに限られず、前記の積
に応答する性質を持つ表示デバイスであれば他の表示デ
バイス、例えば分散形液晶、ＳＢＩＮＤ等にも適用可能
であり、これを包含する。
（有効値、面積強度）に応答する性質を持つ強誘電性液
晶を用いているが、本発明はこれに限られず、前記の積
に応答する性質を持つ表示デバイスであれば他の表示デ
バイス、例えば分散形液晶、ＳＢＩＮＤ等にも適用可能
であり、これを包含する。
【００３０】
【発明の効果】請求項１の発明は以上のように、プリリ
セット信号に先行し、プリリセット信号と逆極性でほぼ
等しい有効値を持つアンチプリリセット信号の時間を、
プリリセット信号より長く設定してその電圧の絶対値を
小さくしたものである。このためアンチプリリセット信
号による画素の明るさ、すなわち光の漏れが減少し、コ
ントラストが向上し画質が向上する。
セット信号に先行し、プリリセット信号と逆極性でほぼ
等しい有効値を持つアンチプリリセット信号の時間を、
プリリセット信号より長く設定してその電圧の絶対値を
小さくしたものである。このためアンチプリリセット信
号による画素の明るさ、すなわち光の漏れが減少し、コ
ントラストが向上し画質が向上する。
【００３１】ここにアンチプリリセット信号は、プリリ
セット信号の直前にアンチプリリセット信号の２倍以上
の長さで挿入するのがよい（請求項２）。アンチプリリ
セット信号は、必要な有効値の全てまたは一部を、全て
または一部の非選択信号ＮＳのバイアスを変えることに
より分散させることも可能である（請求項３、４）。こ
の場合アンチプリリセット信号に必要な全ての有効値を
一部または全ての非選択信号に分散させれば、アンチプ
リリセット信号は独立しては存在しなくなる（請求項
４）。
セット信号の直前にアンチプリリセット信号の２倍以上
の長さで挿入するのがよい（請求項２）。アンチプリリ
セット信号は、必要な有効値の全てまたは一部を、全て
または一部の非選択信号ＮＳのバイアスを変えることに
より分散させることも可能である（請求項３、４）。こ
の場合アンチプリリセット信号に必要な全ての有効値を
一部または全ての非選択信号に分散させれば、アンチプ
リリセット信号は独立しては存在しなくなる（請求項
４）。
【図１】電極配置を示す平面図
【図２】本発明の実施例の走査信号の配列を示す図
【図３】駆動信号の波形を示す図
【図４】走査信号の時間変化例を示すためのマトリック
スシーケンス図
スシーケンス図
【図５】１つの走査信号ＣＯＭ２で駆動される画素に加
わる信号を示す図
わる信号を示す図
【図６】アンチプリリセット信号の他の実施例を示す図
【図７】従来の２パルス法の駆動信号の波形を示す図
【図８】同じくある走査線に加わる１フレーム分の走査
信号の配列を示す図
信号の配列を示す図
【図９】同じく走査信号の時間変化例を示すマトリック
スシーケンス図
スシーケンス図
【図１０】同じく１つの画素に加わる信号を示す図
Ｘ1 〜Ｘ5 走査電極 Ｙ1 〜Ｙ5 表示電極 Ｓ 選択信号 ＮＳ 非選択信号 ＰＲ プリリセット信号 ＡＰＲ アンチプリリセット信号
Claims (4)
- 【請求項１】 走査電極および信号電極の交差部に双安
定性を有する画素を形成し、前記走査電極に加えたリセ
ット信号によりこの走査電極上の全画素を暗または明の
一方にリセットするリセット期間と、選択信号を加えた
前記走査電極と書込み信号を加えた前記信号電極との交
差部の画素を明または暗に書込み記憶させる書込み期間
とを有する平面型表示デバイスにおいて、前記リセット
信号は画素をリセットするプリリセット信号と、これよ
り前に挿入され前記プリリセット信号と逆極性でほぼ等
しい有効値を持ったアンチプリリセット信号とを含み、
前記アンチプリリセット信号を前記プリリセット信号よ
りも時間を長くしてその電圧の絶対値を小さく設定した
ことを特徴とする平面型表示デバイスのマトリックス駆
動方法。 - 【請求項２】 前記アンチプリリセット信号は、プリリ
セット信号の直前にプリリセット信号の２倍以上の長さ
で挿入されている請求項１の平面型表示デバイスのマト
リックス駆動方法。 - 【請求項３】 前記プリリセット信号より前の少くとも
一部の非選択信号のバイアスを変えて前記アンチプリリ
セット信号に必要な有効値の一部とした請求項１の平面
型表示デバイスのマトリックス駆動方法。 - 【請求項４】 プリリセット信号の有効値を、このプリ
リセット信号に先行する少くとも一部の非選択信号の数
で分割し、この分割した有効値と絶対値がほぼ等しく極
性が逆な有効値を前記各非選択信号のバイアスとして加
え、前記アンチプリリセット信号を省いたことを特徴と
する請求項１の平面型表示デバイスのマトリックス駆動
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5801293A JPH06250150A (ja) | 1993-02-24 | 1993-02-24 | 平面型表示デバイスのマトリックス駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5801293A JPH06250150A (ja) | 1993-02-24 | 1993-02-24 | 平面型表示デバイスのマトリックス駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06250150A true JPH06250150A (ja) | 1994-09-09 |
Family
ID=13072062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5801293A Pending JPH06250150A (ja) | 1993-02-24 | 1993-02-24 | 平面型表示デバイスのマトリックス駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06250150A (ja) |
-
1993
- 1993-02-24 JP JP5801293A patent/JPH06250150A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3229250B2 (ja) | 液晶表示装置における画像表示方法及び液晶表示装置 | |
| US5136282A (en) | Ferroelectric liquid crystal apparatus having separate display areas and driving method therefor | |
| KR100201429B1 (ko) | 액정 표시 장치 | |
| US5929832A (en) | Memory interface circuit and access method | |
| JP2001343941A (ja) | 表示装置 | |
| US6738036B2 (en) | Decoder based row addressing circuitry with pre-writes | |
| KR20060080933A (ko) | 필수 메모리가 감소된 쌍안정 디스플레이 | |
| JPH10115819A (ja) | マトリクス型液晶表示装置およびその駆動方法 | |
| US7474291B2 (en) | Relative brightness adjustment for LCD driver ICs | |
| JPS6395420A (ja) | アクテイブマトリクス型液晶表示装置の駆動方法 | |
| US6232943B1 (en) | Liquid crystal display | |
| JP2006215293A (ja) | メモリー性液晶パネル | |
| US5734365A (en) | Liquid crystal display apparatus | |
| JPH06250150A (ja) | 平面型表示デバイスのマトリックス駆動方法 | |
| JPH0749480A (ja) | 平面型表示デバイスのマトリックス駆動方法 | |
| JP3327802B2 (ja) | 液晶画像表示装置およびマルチプレキシング駆動法 | |
| JPS63261326A (ja) | 電気光学装置の駆動回路 | |
| JP2005024979A (ja) | 表示装置及びその駆動方法 | |
| JP2770981B2 (ja) | マトリクス形強誘電性液晶パネルの駆動法 | |
| JPH05333819A (ja) | 液晶表示装置及びその駆動方法 | |
| JP3491160B2 (ja) | 液晶表示装置の駆動方法 | |
| JP4063079B2 (ja) | 電気光学装置の駆動方法及びその駆動方法を用いた電気光学装置 | |
| JP3229450B2 (ja) | 平面型表示デバイスのマトリックス駆動方法 | |
| JPH01145633A (ja) | 液晶表示パネルの駆動方法 | |
| JP2727131B2 (ja) | アクティブマトリクス液晶素子の駆動法 |