JPH06249887A

JPH06249887A - ディジタルテスタ

Info

Publication number: JPH06249887A
Application number: JP14955393A
Authority: JP
Inventors: Hajime Yoneyama; 元米山; Eiji Tsukahara; 栄志塚原
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1992-09-30
Filing date: 1993-06-21
Publication date: 1994-09-09

Abstract

(57)【要約】【目的】入力信号に対する交流直流の判定および測定
系の交流直流切換を自動的にかつ高い応答性をもつ測定
を可能にし、また入力電位の変化を電位領域の変化とし
て扱って、パルス幅の計測が可能なディジタルテスタを
実現すること。【構成】電位領域判別部４０は、基準電圧＋１Ｖ，−
１Ｖで区分された電位領域Ａ，Ｂ，Ｃのうちのいずれの
領域に入力電位Ｖ_INがあるかを電位領域信号Ｓａとして
出力し、開始信号発生部５０は、電位領域信号Ｓａから
入力電位Ｖ_INが基準電位を越えて異なる電位領域に切り
換わったことを検出して開始信号Ｓ１を出力する。以
降、停止信号発生部６０は、電位領域信号Ｓａから入力
電位Ｖ_INが最初に越えた基準電位を越えて電位領域が切
り換わったことを検出して停止信号Ｓ２を出力する。計
時部７０は、開始信号Ｓ１および停止信号Ｓ２に基づい
て入力信号のパルス幅を計測する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタルテスタに関
し、そのディジタルテスタの入力信号に対する交流直流
の判定技術、また、そのディジタルテスタの入力電位に
対するパルス幅の計測技術、さらに、そのディジタルテ
スタ本体の構造技術に関する。

【０００２】

【従来の技術】回路計としてのディジタルテスタは、電
圧計、電流計、オーム計などが一体に構成されており、
測定範囲が広く、取扱いが簡単であることから、電気、
電子機器の故障発見や修理などに広く使用されている。

【０００３】ここで、ディジタルテスタの測定系は、入
力信号が交流の場合と直流の場合とで切り換えられるの
が一般的であって、ディジタルテスタには、測定系の切
換を外部から行うためのモード切換スイッチが設けられ
ている。

【０００４】また、ディジタルテスタの使用にあたって
は、一方端側に測定端子部を備えるプローブが使用さ
れ、その他方端側に接続されたテストリード側をディジ
タルテスタ本体側に接続した状態とする一方、それを携
帯するときには、ディジタルテスタ本体を外装ケースに
収納し、その隙間を利用してプローブを収納した状態に
する。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
ディジタルテスタにおいて、測定系を交流側または直流
側に切り換えるには、使用者が回路構成などから判断し
て入力される電圧などが交流であるか直流であるかを認
識する必要があるため、電気的な知識を有しない者にと
っては不便であるという第１の問題点がある。

【０００６】以上の第１の問題点に鑑みて、本発明の第
１の課題は、入力信号に対する交流直流の判定および測
定系の交流側または直流側への切換を自動的にかつ高い
応答性をもって行うことが可能なディジタルテスタを実
現することにある。

【０００７】また一方、各種機器の回路構成がディジタ
ル化されていく中にあって、回路構成をチェックするの
にパルス幅を計測する機会が多くなっているにもかかわ
らず、従来のディジタルテスタにはパルス幅計測回路が
構成されておらず、ディジタル回路設計者にとって不便
であるという第２の問題点がある。すなわち、パルス幅
の計測には入力信号を時分割してその変化を逐次比較し
てパルスの立ち上がりおよび立ち下がりを検出する回路
やリレー回路などが必要であるため、小型のディジタル
テスタなどの回路計に搭載できなかったのがその理由で
ある。

【０００８】以上の第２の問題点に鑑みて、本発明の第
２の課題は、入力電位の変化を電位領域の切り換わりと
して判別することによって、簡単な構成で、高い信頼性
をもってパルス幅の計測が可能なディジタルテスタを実
現することにある。

【０００９】さらに、従来のディジタルテスタにおいて
は、それを携帯する度に外装ケースの内部にディジタル
テスタ本体とともにプローブを収納することが必要であ
ったり、ディジタルテスタ本体は小型化されたのにプロ
ーブの収納が別であるため、使い勝手が悪いという第３
の問題点がある。また、外装ケースの内部にプローブを
収納するときに、プローブの把持部にテストリードを巻
き付けて収納することが多く、この状態で収納すると、
ディジタルテスタを使用するときに、テストリードを巻
き戻してから使用しなければならないという使い勝手の
悪さもある。

【００１０】以上の第３の問題点に鑑みて、本発明の第
３の課題は、ディジタルテスタ本体側の構造を改良し
て、プローブ側に対する扱いが容易であるなど使い勝手
を向上したディジタルテスタを実現することにある。

【００１１】

【課題を解決するための手段】上記第１の課題を解決す
るために、本発明に係るディジタルテスタにおいて講じ
た手段は、図４にクレーム対応図を示すように、ディジ
タルテスタ１に対して、入力信号９０をディジタル化し
て交流直流判定用信号９１として出力する高速動作可能
な高速度Ａ／Ｄ変換手段（高速度Ａ／Ｄ変換部３５）
と、交流直流判定用信号９１に基づいて入力信号のレベ
ルと正のしきい値および負のしきい値によって規定され
た直流判定範囲とを比較し、入力信号のレベルが所定の
比較期間内に直流判定範囲から正側および負側のいずれ
の側にも越える場合に入力信号が交流であると判断し
て、交流および直流に対応する判定信号９２を発する交
流直流判定手段（交流直流判定部３６）と、判定信号９
２に基づいて測定系を交流側と直流側との間で切り換え
る切換手段（切換部３２）とを設けることである。

【００１２】ここで、交流直流判定手段（交流直流判定
部３６）は、入力信号のレベルと直流判定範囲とを所定
の時間的間隔をもって少なくとも２度比較し、いずれの
比較期間においても入力信号９０のレベルが所定の期間
内に直流判定範囲から正側および負側のいずれの側に対
しても越える場合には入力信号９０が交流であると判断
して判定信号９２を発することが好ましい。

【００１３】また、切換手段（切換部３２）は、測定系
を常態においては交流側（整流平滑回路３４の側）およ
び直流側（入力経路３３の側）のうちのいずれかの一方
側に保持しておき、測定系が他方側に設定されるべき入
力信号が入力されたときに、交流直流判定手段（交流直
流判定部３６）は、測定系を常態たる一方側から他方側
に切り換えるようにとの切換指令信号を判定信号９２と
して発するようにしておくことが好ましい。この場合に
は、切換手段（切換部３２）は、常態において測定系を
一方側としての直流側に設定し、測定系を他方側として
の交流側に設定することが好ましい。

【００１４】また、測定系が入力信号に対応して交流側
または直流側に設定された状態で入力信号をテジタル化
して測定用信号として出力する測定用Ａ／Ｄ変換手段と
して二重積分型高分解能Ａ／Ｄ変換手段（高分解能Ａ／
Ｄ変換部３７）を用いた場合には、この二重積分型高分
解能Ａ／Ｄ変換手段（高分解能Ａ／Ｄ変換部３７）に対
して入力電流が交流と直流との間で切り換わったときに
リセット信号９３を出力するリセット信号発生手段（リ
セット信号発生部３８）を設けることが好ましい。

【００１５】上記第２の課題を解決するために、本発明
に係るディジタルテスタにおいて講じた手段は、図９
（ａ），（ｂ）にクレームに対応するブロック図および
説明図を示すように、入力電位Ｖ_INが少なくとも２つの
基準電位、たとえば、＋１Ｖおよび−１Ｖによって規定
された電位領域（電位領域Ａ，電位領域Ｂおよび電位領
域Ｃ）のうちのいずれの電位領域にあるかを判別してそ
の判別結果を電位領域信号Ｓａとして出力する電位領域
判別手段（電位領域判別部４０）と、この電位領域判別
手段から出力された電位領域信号Ｓａに基づいて入力電
位Ｖ_INが基準電位のうちのいずれかの基準電位を越えて
異なる電位領域に切り換わったことを検出してパルス幅
の計測を開始せよとの開始信号Ｓ１を出力する開始信号
発生手段（開始信号発生部５０）と、この開始信号発生
手段が開始信号Ｓ１を出力した以降において、電位領域
判別手段から出力された電位領域信号Ｓａに基づいて入
力電位Ｖ_INが少なくとも最初に越えた基準電位、すなわ
ち、開始信号Ｓ１が出力されるときに越えた基準電位を
再び越えて電位領域が切り換わったことを検出してパル
ス幅の計測を終了せよとの停止信号Ｓｂを出力する停止
信号発生手段（停止信号発生部６０）と、開始信号Ｓａ
が出力されてから停止信号Ｓｂが出力されるまでの期間
を計測する計時手段（計時部７０）とを設けることであ
る。

【００１６】ここで、外部操作に基づいて、停止信号発
生手段に対して強制的に停止信号Ｓｂを出力せよとの強
制停止指令信号Ｓｔを出力する強制停止指令信号発生手
段（強制停止指令信号発生部８０）を設けることが好ま
しい。

【００１７】上記第３の課題を解決するために、本発明
に係るディジタルテスタにおいて講じた手段は、ディジ
タルテスタ本体と、一方端側に測定端子部を備え、他方
端側に測定端子部をディジタルテスタ本体側に導電接続
するテストリードが接続されたプローブとを有するディ
ジタルテスタにおいて、ディジタルテスタ本体の側面部
に、プローブを収納可能なプローブ収納溝と、このプロ
ーブ収納溝に収納されたプローブの外周に係合してプロ
ーブ収納溝からのプローブの脱落を防止する脱落防止機
構とを設けることである。ここで、脱落防止機構として
は、たとえば、プローブ収納溝を構成する両側面壁から
内側に突出してプローブ収納溝内のプローブの外周に弾
接する係合用弾接部を利用できる。

【００１８】本発明においては、ディジタルテスタ本体
のいずれの側面部にもプローブ収納溝またはこのプロー
ブ収納溝に接続するテストリード収納溝を設けておくこ
とによって、ディジタルテスタ本体を、その側面周囲に
周回させたテストリードをテストリード収納溝およびプ
ローブ収納溝に収納した状態でプローブをプローブ収納
溝に収納可能にすることが好ましい。

【００１９】また、プローブ収納溝を構成する両側面壁
のうちのプローブ収納溝に収納されたプローブの測定端
子部が位置する部分には、その開放縁から内側に向かっ
て、プローブ収納溝に収納されたプローブの測定端子部
を露出状態にすべき測定端子部露出用凹部を形成してお
くことが好ましい。なお、本発明における凹部とは、そ
の外形輪郭線より内側に外形線がある形状を意味し、必
ずしも大きな凹み形状になっている形状に限定されな
い。

【００２０】さらに、プローブ収納溝を構成する両側面
壁のうちのプローブ収納溝に収納されたプローブの把持
部が位置する部分には、その開放縁から内側に向かっ
て、プローブ収納溝に収納された把持部を露出状態にす
べきプローブ取り出し用凹部を形成しておくことが好ま
しい。

【００２１】本発明においては、ディジタルテスタ本体
の上面部に設けられた測定モード選択用ロータリスイッ
チは、その表面側にすべり止め防止用の小突起を有する
ことが好ましい。

【００２２】この場合には、小突起を測定モード選択用
ロータリスイッチの外周縁寄りに所定のピッチをもって
円周方向に形成し、その形成ピッチを測定モード選択用
ロータリスイッチの外周囲に設けられた測定モード選択
用指標の形成ピッチと異なるように配置することが好ま
しい。

【００２３】さらに、ディジタルテスタ本体の上面側に
は、測定モード選択用ロータリスイッチの形成領域から
ディジタルテスタ本体の上面側端縁まで上面側凹部が形
成されていることが好ましい。

【００２４】

【作用】本発明に係るディジタルテスタにおいて、ディ
ジタルテスタに信号が入力されると、まず、高速度Ａ／
Ｄ変換手段は、入力信号をディジタル化して交流直流判
定用信号として出力し、この交流直流判定用信号に基づ
いて、交流直流判定手段は、入力信号のレベルが所定の
期間内に正のしきい値および負のしきい値によって規定
された直流判定範囲から正側および負側のいずれの側に
も越えるか否かを判断する。ここで、交流直流判定手段
は、入力信号のレベルが所定の期間内に直流判定範囲か
ら正側および負側のいずれの側にも越えるときに入力信
号が交流であると判断して判定信号を発し、この判定信
号に基づいて、切換手段は、測定系を交流側と直流側と
の間で切り換える。すなわち、入力信号のレベルが所定
の期間内に直流判定範囲から正側および負側のいずれの
側にも越える場合に入力信号が交流であると判定し、直
流判定範囲から越えない場合や正側および負側のうちの
いずれか一方側のみ越える場合には直流と判断し、切換
手段による測定系の切換を行う。従って、本発明に係る
ディジタルテスタにおいては、入力信号に対応して測定
系が自動的に切り換えられるので、ディジタルテスタへ
の入力信号が交流および直流のいずれであるかの知識を
有しなくとも入力信号に対応した条件で測定できる。ま
た、入力信号をテジタル化して測定用信号として出力す
る測定用Ａ／Ｄ変換手段には分解能が高いものが必要で
あるが、交流直流判定用信号を出力するＡ／Ｄ変換手段
として、分解能の高低にかかわらず、動作速度の高いこ
とのみを求めて高速度Ａ／Ｄ変換手段を採用しているた
め、測定系に対する直流側と交流側との間での切換が高
速化され、入力信号に対する応答性が高い。

【００２５】一方、本発明に係るディジタルテスタの別
のモードにおいて、信号が入力されると、まず、電位領
域判別手段（電位領域判別部４０）は、入力電位Ｖ_INが
電位領域Ａ，電位領域Ｂおよび電位領域Ｃのうちのいず
れの電位領域にあるかを判別してその判別結果を電位領
域信号Ｓａとして出力する。この状態で、入力電位Ｖ_IN
が変化しても基準電位を越えず同じ電位領域にある場合
には、電位領域判別手段からは同じ電位領域信号Ｓａが
出力されたままであるため、開始信号発生手段（開始信
号発生部５０）からは開始信号Ｓ１が出力されない。こ
れに対して、入力電位Ｖ_INが基準電位を越えて電位領域
が変化した場合には、電位領域判別手段から出力される
電位領域信号Ｓａが変化し、この電位領域の変化を開始
信号発生手段が検出すると、開始信号発生手段は、パル
ス幅の計測を開始せよとの開始信号Ｓ１を出力する。そ
して、入力電位Ｖ_INが最初に越えた基準電位を再び越え
て電位領域が変化した場合には、電位領域判別手段から
出力される電位領域信号Ｓａが変化し、この電位領域の
変化を停止信号発生手段（停止信号発生部６０）が検出
すると、停止信号発生手段は、パルス幅の計測を終了せ
よとの停止信号Ｓ２を出力する。そして、計時手段（計
時部７０）は、開始信号Ｓ１が出力されてから停止信号
Ｓ２が出力されるまでの期間をパルス幅として計測す
る。

【００２６】また本発明に係るディジタルテスタにおい
ては、テストリードの側をディジタルテスタ本体に接続
することによって、ディジタルテスタ本体と測定端子部
とを導電接続した状態にし、この状態で測定端子部を介
して入力された情報によって、測定端子部間の電圧値な
どを測定する。一方、本発明に係るディジタルテスタに
おいては、ディジタルテスタ本体の側面部に形成された
プローブ収納溝の内部にプローブを収納すると、そこに
は係合用弾接部などを利用した脱落防止機構が設けられ
ているため、プローブはプローブ収納溝から脱落するこ
とがないので、この状態のままで、ディジタルテスタを
携帯することができる。従って、ディジタルテスタを携
帯する度にプローブを外装ケースなどに収納する必要が
なく、しかも、ディジタルテスタを使用するときには、
プローブをプローブ収納溝から取り外してそのまま使用
できるなど使い勝手がよい。

【００２７】

【実施例】つぎに、添付図面を参照して、本発明の一実
施例について説明する。

【００２８】〔ディジタルテスタの内部構成〕本例のデ
ィジタルテスタ１には、ディジタルテスタ本体１０の内
部に、新日本無線製のＮＪＵ９２１０に相当するような
機能の一部である、各測定モードに対応して、抵抗測定
用の基準電位および基準抵抗を選択するセレクタやバッ
ファアンプを備えた抵抗測定回路などの計測回路を有す
るとともに、入力信号が交流か直流かを自動的に判別し
てその測定系を自動的に切り換える交流直流判定切換部
をも有し、この交流直流判定切換部によって測定系を切
り換えた状態で入力信号の電圧値などを測定するように
なっている。

【００２９】すなわち、本例のディジタルテスタ１に
は、図４にブロック図で示すように、プローブ２０ａ，
２０ｂのうちの正側のプローブ２０ａには、プルダウン
抵抗３１と、このプルダウン抵抗３１の後段側に接続さ
れた切換部３２とを有し、プルダウン抵抗３１から切換
部３２に対する入力経路３３に対しては、整流平滑回路
３４が並列接続されている。ここで、整流平滑回路３４
は、交流が入力されたときにこれを全波整流する整流回
路およびこれを平滑する平滑回路を有し、入力信号９０
が交流であるときの入力段（測定系）とされる。これに
対して、入力経路３３は、入力信号９０が直流であると
きの入力段（測定系）とされる。ここで、切換部３２
は、入力経路３３の側の直流用端子３２１と、整流平滑
回路３４の側の交流用端子３２２とに対するスイッチ３
２３として模式的に表してあり、この切換部３２におい
て、スイッチ３２３は、信号が入力されない常態とし
て、実線で示すように、直流用端子３２１の側に接続す
る状態にある。また、切換部３２の後段側には、入力信
号３０をディジタル化して計測部（図示せず。）に測定
用信号３５として出力する高分解能Ａ／Ｄ変換部３７を
有し、この高分解能Ａ／Ｄ変換部３７は、３２００カウ
ントの分解能の高い二重積分型のＡ／Ｄ変換器であっ
て、入力信号９０の計測に用いられる。

【００３０】また、本例のディジタルテスタ１は、切換
部３２の後段側に高速度Ａ／Ｄ変換部３５も有し、この
高速度Ａ／Ｄ変換部３５は、分解能が６４カウントの逐
次比較型Ａ／Ｄ変換部であって、高分解能Ａ／Ｄ変換部
３７の分解能に比して低いものの、高速度での動作が可
能である。ここで、高速度Ａ／Ｄ変換部３５は、入力信
号９０を高速度でディジタル信号化して、それを交流直
流判定部３６に交流直流判定用信号９１として出力する
ようになっている。この交流直流判定部３６は、マイク
ロコンピューターで構成され、それに格納されている動
作プログラムに基づいて、高速度Ａ／Ｄ変換部３５から
出力された交流直流判定用信号９１から入力信号９０が
交流か直流かを判定し、その結果に基づいて、切換部３
２を制御するようになっている。すなわち、交流直流判
定部３６は、入力信号９０が直流であると判定した場合
には、切換部３２に対して、スイッチ３２３を直流用端
子３２１の側に接続する状態のままに（実線で示す状態
にままに）保持するように判定信号９２を出力する一
方、入力信号９０が交流であると判定した場合には、切
換部３２に対して、スイッチ３２３を交流用端子３２２
の側に接続する状態に（破線で示す状態に）切り換える
ようにとの切換指令信号（判定信号９２）を発するよう
になっている。具体的には、交流直流判定部３６は、入
力信号９０のレベルが所定の比較期間内にしきい値とし
ての３Ｖ（＋３Ｖ，−３Ｖ）で規定された直流判定範囲
（＋３Ｖ〜−３Ｖ）を正側および負側のいずれの側にも
越えたと判断したとき入力信号９０が交流と判定し、入
力信号９０が＋３Ｖ，−３Ｖのうちの一方のしきい値電
圧でも越えない場合には、交流であっても直流電圧とし
て判断する。ここで、交流直流判定部３６は、入力信号
９０のレベルと直流判定範囲（＋３Ｖ〜−３Ｖ）との比
較を所定の時間的間隔をおいて２度比較して、いずれの
比較期間においても、入力信号９０が直流判定範囲（＋
３Ｖ〜−３Ｖ）を正側および負側のいずれの側にも越え
た場合に、入力信号９０が交流と判定するようになって
いる。

【００３１】さらに、本例のディジタルテスタ１は、入
力電流が交流と直流との間で切り換わったときにリセッ
ト信号９３を高分解能Ａ／Ｄ変換部３７に対して出力す
るリセット信号発生部３８を有し、このリセット信号発
生部３８が出力するリセット信号９３によって、高分解
能Ａ／Ｄ変換部３７は、その演算処理をリセット信号９
３によって中止して初期状態に復帰し、新たな入力信号
９０に対する処理を早期に開始できるようになってい
る。

【００３２】このようなディジタルテスタは、新日本無
線製のＮＪＵ９２１０に相当するような機能を有する、
高速動作可能な高速度Ａ／Ｄ変換手段（高速度Ａ／Ｄ変
換部３５）と、測定系を交流側と直流側との間で切り換
える切換手段（切換部３２）を有するディジタルテスタ
用ＩＣに、交流直流判定用信号９１に基づいて入力信号
のレベルと正のしきい値および負のしきい値によって規
定された直流判定範囲とを比較し、入力信号のレベルが
所定の比較期間内に直流判定範囲から正側および負側の
いずれの側にも越える場合に入力信号が交流であると判
断して、交流および直流に対応する判定信号９２を発す
る交流直流判定手段（交流直流判定部３６）を付加する
ことにより実現できる。

【００３３】一方本例のディジタルテスタ１には、ディ
ジタルテスタ本体１０の内部に、新日本無線製のＮＪＵ
９２１０に相当するような機能の一部である、各測定モ
ードに対応して、抵抗測定用の基準電位および基準抵抗
を選択するセレクタやバッファアンプを備えた抵抗測定
回路などの計測回路を有するとともに、入力信号のパル
ス幅を測定するパルス幅計測回路も有し、このパルス幅
計測回路は、測定モード選択用ロータリスイッチ１３を
周波数測定を選択するための指標１４ｃに設定した状態
で、モード補助選択ボタン１２ａを押すことによって動
作するようになっている。このパルス幅計測回路は、そ
の概略構成として、第９図（ａ），（ｂ）にブロック図
およびその動作原理を説明するための説明図を示すよう
に、入力電位Ｖ_INが２つの基準電位としての＋１Ｖおよ
び−１Ｖによって規定された電位領域Ａ，Ｂ，Ｃのうち
のいずれの電位領域にあるかを判別して、その判別結果
を電位領域信号Ｓａとして出力する電位領域判別部４０
を有し、この電位領域判別部４０から出力された電位領
域信号Ｓａに基づいて、パルス幅の計測は行われるよう
になっている。すなわち、本例のディジタルテスタ１に
おいては、電位領域判別部４０の後段側に、入力電位Ｖ
_INが基準電位を越えて電位領域が切り換わったことを検
出してパルス幅の計測を開始せよとの開始信号Ｓ１を出
力する開始信号発生部５０を有し、この開始信号発生部
５０の後段側には、開始信号発生部５０が開始信号Ｓ１
を出力した以降において、電位領域判別部４０から出力
された電位領域信号Ｓａに基づいて入力電位Ｖ_INが最初
に越えた基準電位を再び越えて電位領域が切り換わった
ことを検出してパルス幅の計測を終了せよとの停止信号
Ｓ２を出力する停止信号発生部６０を有する。このた
め、計時部７０においては、開始信号Ｓ１が出力されて
から停止信号Ｓ２が出力されるまでの間のクロック数を
カウンタ７１によって計測して、パルス幅の計測が可能
になっている。

【００３４】つぎに、電位領域判別部４０，開始信号発
生部５０，停止信号発生部６０などの回路構成および機
能を図１０および図１１を参照して詳述する。

【００３５】図１０は、本例のディジタルテスタに構成
されたパルス幅計測回路の回路ブロック図、図１１は、
そのパルス幅計測回路において入出力される各信号の波
形を示すタイミングチャート図である。

【００３６】これらの図において、電位領域判別部４０
は、第１の基準電位である＋１Ｖと入力電位Ｖ_INとを比
較して入力電位Ｖ_INが＋１Ｖよりも正の電位であるとき
に信号「Ｈ」を出力する第１の比較器４１１と、第２の
基準電位である−１Ｖと入力電位Ｖ_INとを比較して入力
電位Ｖ_INが−１Ｖよりも負の電位であるときに信号
「Ｈ」を出力する第２の比較器４１２とを有する。ここ
で、第１の比較器４１１からの出力は、第２の比較器４
１２からの出力の反転出力とともにアンド回路４２１に
入力され、このアンド回路４２からは、入力電位Ｖ_INが
＋１Ｖよりも正の電位（電位領域Ｂ）の場合に信号線４
３１に信号「Ｈ」が出力される。また、第１の比較器４
１１からの出力および比較器４１２からの出力は、ノア
ー回路４２２に入力され、ノアー回路４２２からは、入
力電位Ｖ_INが＋１Ｖから−１Ｖまでの範囲（電位領域
Ａ）にある場合に信号線４３２に信号「Ｈ」が出力され
る。さらに、第２の比較器４１２からの出力は、第１の
比較器４１１からの出力の反転出力とともにアンド回路
４２３に入力され、アンド回路４２３からは、入力電位
Ｖ_INが−１Ｖよりも負の電位（電位領域Ｃ）の場合に信
号線４３３に信号「Ｈ」が出力される。従って、電位領
域判別部４０からいずれの信号線４３１〜４３３に
「Ｈ」が出力されたかによって、入力電位Ｖ_INが、現
在、いずれの電位領域Ａ，Ｂ，Ｃにあるかを識別でき
る。すなわち、信号線４３１〜４３３に出力された信号
が電位領域信号Ｓａである。

【００３７】また、開始信号発生部５０は、信号線４３
１〜４３３からの信号が入力されるＤラッチ回路５１
と、このＤラッチ回路５１によってデータ保持された信
号（リセット時領域信号Ｓｂ）および信号線４３１〜４
３３から入力された電位領域信号Ｓａによって入力電位
Ｖ_INの立ち上がりまたは立ち下がりを検出する開始時検
出部５３とを有する。この開始時検出部５３は、２つの
オア回路５４１，５４２および４つのアンド回路５３
１，５３２，５３３，５３４で構成されている一方、Ｄ
ラッチ回路５１のＣＫ端子には、プルアップのリセット
信号発生部５５が接続されている。このため、外部操作
に基づいて、リセット信号発生部５５からＤラッチ回路
５１のＣＫ端子に入力されるリセット信号Ｒが「Ｈ」か
ら「Ｌ」に切り換わったときに、信号線４３１〜４３３
からの信号がＤラッチ回路５１によってリセット時領域
信号Ｓｂとしてデータ保持され、以降、リセット時領域
信号Ｓｂと、信号線４３１〜４３３から開始時検出部５
３に直接入力された現在の電位領域信号Ｓａとに基づい
て、入力電位Ｖ_INの電位領域が切り換わったか否かが判
断される。そして、入力電位Ｖ_INの電位領域が切り換わ
ったときには、アンド回路５３１〜５３４のうちのいず
れかから信号「Ｈ」が出力可能になっている。

【００３８】また、開始信号発生部５０においては、開
始時検出部５３の後段側にオア回路５６，Ｄラッチ回路
５７およびオア回路５８を有し、開始時検出部５３から
出力された信号は、Ｄラッチ回路５７およびオア回路５
８を介してアンド回路５９に反転信号として入力可能に
なっているとともに、このアンド回路５９には、開始時
検出部５３から出力された信号がオア回路５６を介して
入力されるようになっている。ここで、アンド回路５９
から出力された信号は、Ｄラッチ回路５７のＣＫ端子に
入力されている。また、Ｄラッチ回路５７のリセット端
子には、リセット信号発生部５５からのリセット信号Ｒ
が入力可能になっており、リセット信号Ｒが「Ｈ」から
「Ｌ」に切り換わったときには、Ｄラッチ回路５７がリ
セットされるとともに、オア回路５８から後段側には
「Ｌ」が出力された状態にあって、以降、開始時検出部
５３のアンド回路５３１〜５３４のうちのいずれかから
信号「Ｈ」が出力されると、Ｄラッチ回路５６のＣＫ端
子に入力される信号が「Ｌ」から「Ｈ」に切り換わっ
て、開始時検出部５３からの信号「Ｈ」がＤラッチ回路
５７において開始時領域信号Ｓｃとしてデータ保持され
る。このため、オア回路５８から後段側にある計時部７
０に出力される開始信号Ｓ１は、「Ｌ」から「Ｈ」に立
ち上がり、この開始信号Ｓ１の立ち上がりは、実質的な
開始信号として計時部７０でのパルス幅計測の開始時を
規定する。なお、計時部７０において、オア回路５８か
ら出力された開始信号が「Ｈ」に切り換わったときに
は、後述するとおり、停止信号発生部６０から出力され
る信号は、「Ｌ」であって反転信号としてアンド回路６
６に入力されている。従って、アンド回路６６からカウ
ンタ７１に出力されるカウント信号Ｃは、「Ｈ」になっ
てカウンタ７１の内部計時ゲートを「Ｈ」にするので、
クロック信号のカウントを開始可能である。

【００３９】さらに、停止信号発生部６０は、Ｄラッチ
回路５７および信号線４３１〜４３３からの信号が入力
される停止時検出部６１を有し、この停止時検出部６１
は、２つのオア回路６３１，６３２および４つのアンド
回路６２１，６２２，６２３，６２４を備えている。停
止時検出部６１においては、Ｄラッチ回路５７から入力
されたいずれの信号も「Ｌ」の場合にはオア回路６４に
信号「Ｌ」を出力するとともに、Ｄラッチ回路５７から
出力されたいずれかの信号（開始時領域信号Ｓｃ）が
「Ｈ」であっても、この開始時領域信号Ｓｃが意味する
パルス幅計測の開始時における入力電位Ｖ_INの電位領域
と、信号線４３１〜４３３から入力された現在の電位領
域信号Ｓａが意味する入力電位Ｖ_INの電位領域との間に
変化がない場合には、オア回路６４に信号「Ｌ」が出力
される。これに対して、開始時領域信号Ｓｃが意味する
入力電位Ｖ_INの電位領域と、電位領域信号Ｓａが意味す
る入力電位Ｖ_INの電位領域との間に変化があって、しか
も、入力電位Ｖ_INが少なくとも最初に越えた基準電位を
再び越えて電位領域が切り換わった場合には、オア回路
６４に信号「Ｈ」を出力する。このため、オア回路６４
からＤラッチ回路６５のＣＫ端子に入力される信号が
「Ｌ」から「Ｈ」に切り換わり、電源からの５Ｖの電位
たる信号「Ｈ」が停止信号Ｓ２として計時部７０に入力
されるようになっている。

【００４０】ここで、計時部７０においては、Ｄラッチ
回路６５から出力される信号が「Ｌ」から「Ｈ」に切り
換わると、反転してアンド回路６６に入力され、アンド
回路６６からの出力が「Ｌ」に切り換わる。このため、
アンド回路６６から出力されるカウント信号Ｃが「Ｌ」
に切り換わる結果、カウンタ７１によるクロック信号の
カウントが停止し、その間にカウントされたクロック数
から求めた期間がパルス幅としてディジタルテスタ１の
表示部１１に表示されることになる。

【００４１】また、本例のディジタルテスタ１において
は、停止信号発生部６０のうち、オア回路６４に対して
はプルアップの強制停止指令信号発生部８０が設けら
れ、外部操作によって、強制停止指令信号発生部８０か
ら「Ｈ」の強制停止指令信号Ｓｔがオア回路６４に出力
されると、Ｄラッチ回路６５に信号「Ｈ」が入力される
ため、Ｄラッチ回路６５は、「Ｈ」の停止信号Ｓ２を出
力し、アンド回路６６からの出力が「Ｌ」に切り換わる
ので、計時部７０でのクロック信号のカウントが強制的
に停止されるようになっている。

【００４２】〔ディジタルテスタの使用態様〕このよう
な構成のディジタルテスタ１においては、テストリード
２２ａ，２２ｂの側をディジタルテスタ本体１０に接続
することによって、ディジタルテスタ本体１０と測定端
子部２１ａ，２１ｂとを導電接続した状態にし、この状
態で測定端子部２１ａ，２１ｂを電気回路などに導電接
続することによって，測定端子部２１ａ，２１ｂの間の
電圧値などを測定する。

【００４３】ここで、抵抗測定などについては、周知の
方法で計測が行われるので、図５および図６を参照し
て、本例のディジタルテスタ１の特徴点である交流直流
判定切換機能を担う切換部３２，高速度Ａ／Ｄ変換部３
５，交流直流判定部３６などにおいて行われる動作のみ
について説明を行う。なお、ディジタルテスタ１の交流
直流判定切換動作については、交流直流判定部３６など
が構成されたマイクロコンピュータに格納されているプ
ログラムに基づいて行われるので、図５に示すディジタ
ルテスタ１の交流直流判定切換動作を示すフローチャー
トおよび図６に示す入力信号９０としきい値との比較動
作を示すサブルーチンとしてのフローチャートを参照し
て、交流直流判定切換動作を説明する。

【００４４】なお、入力信号９０が入力されるまで、す
なわち、常態において、切換部３２は、そのスイッチ３
２３が直流側端子３２１の側に接続する状態にある。

【００４５】まず、ステップＳＴ１で、入力信号９０が
プローブ２０ａの測定端子部２１ａを介してディジタル
テスタ１に入力されると、入力信号９０の交流直流を判
定するためのしきい値として、交流直流判定部３６には
＋３Ｖが設定される。

【００４６】つぎに、ステップＳＴ２で入力信号９０と
しきい値（＋３Ｖ）とを交流直流判定用信号９１に基づ
いて比較する。この処理においては、図６に示すフロー
チャートのステップＳＴ５１において、スタートがかか
った後に、ステップＳＴ５２で、繰り返し回数指標
（ｎ）として６０がセットされる。

【００４７】つぎに、ステップＳＴ５３で、この時刻に
おける入力電圧（入力信号９０）の絶対値と、しきい値
として設定された＋３Ｖの絶対値との比較、すなわち、
図７に示す波形図における時刻ｔ１における入力電圧
と、しきい値として設定された＋３Ｖとの比較が行われ
る。ここで、時刻ｔ３のように、入力電圧が＋３Ｖより
も高い電圧であると判断された場合には、ステップＳＴ
５４で、そのことを意味するオーバーフラグがセットさ
れた後に、リターンされる（ステップＳＴ５５）。これ
に対して、時刻ｔ１のように、入力電圧が＋３Ｖよりも
低い電圧であると判断された場合には、ステップＳＴ５
６で、オーバーフラグがリセットされる。そして、ステ
ップＳＴ５７で、繰り返し回数指標は、６０から１が除
算されて５９になる。

【００４８】つぎに、ステップＳＴ５８で繰り返し回数
指標が０であるか否かが判断され、ここでは、繰り返し
回数指標が０になっていないので比較期間が経過してい
ないとしてステップＳＴ５３に戻る。

【００４９】このような動作（ステップＳＴ５３〜ステ
ップＳＴ５８）は、図７に示す波形図における時刻ｔ
１，ｔ２，ｔ３・・・ｔ６０における入力電圧と、しき
い値として設定された＋３Ｖとの比較として、その繰り
返し回数指標が０になるまで０．３６６ｍｓｅｃごとに
繰り返され、この処理が６０サイクル繰り返される約２
０ｍｓｅｃ（比較期間）の間に、入力電圧が＋３Ｖより
も高い電圧であると判断された場合には、ステップＳＴ
５４で、そのことを意味するオーバーフラグがセットさ
れた後に、図５に示すフローチャートのステップＳＴ４
にリターンされる（ステップＳＴ５５）。従って、２０
ｍｓｅｃ以上の１／２周期を有する入力信号９０、すな
わち、２５Ｈｚ以下の入力信号９０は、交流として判断
されない。これに対して、入力電圧が＋３Ｖよりも高い
電圧であると判断されることがなかった場合で、ステッ
プＳＴ５８で、繰り返し回数指標が０であると判断され
た場合には、オーバーフラグをリセットのままで、図５
に示すフローチャートのステップＳＴ４にリターンされ
る（ステップＳＴ５５）。

【００５０】このステップＳＴ４においては、オーバー
フラグがセットされているか否かが判断され、オーバー
フラグがセットされている場合には、ステップＳＴ５以
降の処理が行われるのに対して、オーバーフラグがセッ
トされていない場合には、ステップＳＴ９で、入力電流
が直流であるとしてＡＣフラグ（判定信号９２）がリセ
ットされる。

【００５１】これに対して、オーバーフラグがセットさ
れている場合には、ステップＳＴ５以降の処理によっ
て、入力電圧が−３Ｖよりも低い電圧であるか否かが判
断される。すなわち、入力電圧が直流であっても、＋３
Ｖ以上の直流電圧が入力されている場合があり、入力電
圧が交流であれば、−３Ｖ以下の電圧（絶対値が３Ｖ以
上の負の電圧）が入力されるはずだからである。

【００５２】従って、ステップＳＴ５では、しきい値と
して−３Ｖが設定された後に、ステップＳＴ６で、入力
電圧（入力信号９０）と、しきい値としての−３Ｖとが
比較される。この比較も、ステップＳＴ３と同様に、図
６に示すフローチャートのステップＳＴ５１〜ステップ
ＳＴ５８までの処理が行われる。すなわち、ステップＳ
Ｔ５２で、繰り返し回数指標（ｎ）として６０がセット
され、しきい値として設定された−３Ｖの絶対値と、入
力電圧の絶対値との比較が行われ、入力電圧が−３Ｖよ
りも低い電圧であると判断された場合には、ステップＳ
Ｔ５４で、そのことを意味するオーバーフラグがセット
された後に、リターンされる（ステップＳＴ５５）。こ
れに対して、しきい値として設定された−３Ｖと、入力
電圧との比較が６０回行われても、その間に、−３Ｖよ
りも低い入力電圧が入力されなかった場合には、オーバ
ーフラグをリセットしたまま、図５に示すフローチャー
トのステップＳＴ７にリターンされる（ステップＳＴ５
５）。

【００５３】このステップＳＴ７でも、オーバーフラグ
がセットされているか否かが判断され、オーバーフラグ
がセットされている場合には、処理Ａが行われるのに対
して、オーバーフラグがセットされていない場合には、
ステップＳＴ９で、直流であるとしてＡＣフラグがリセ
ットされる。

【００５４】処理Ａにおいては、ステップＳＴ２〜ステ
ップＳＴ４と同様の処理が繰り返され、オーバーフラグ
がセットされている場合には、処理Ｂが行われるのに対
して、オーバーフラグがセットされていない場合には、
ステップＳＴ９で、直流であるとしてＡＣフラグがリセ
ットされる。また、処理Ｂにおいては、ステップＳＴ５
〜ステップＳＴ７と同様の処理が繰り返され、オーバー
フラグがセットされている場合には、ステップＳＴ８
で、ＡＣフラグがセットされるのに対して、オーバーフ
ラグがセットされていない場合には、ステップＳＴ９
で、直流であるとしてＡＣフラグがリセットされる。

【００５５】ここで、処理Ａおよび処理Ｂとして、ステ
ップＳＴ２〜ステップＳＴ４の処理およびステップＳＴ
５〜ステップＳＴ７の処理が２度ずつ繰り返し行われる
のは、図８（ａ）に示すように、−３Ｖよりも低い電圧
が入力された後に、＋３Ｖよりも高い電圧の直流電圧が
入力された場合には、この過渡期における判別結果のみ
で判定すると、入力信号９０が直流であっても、それを
交流と誤認してしまうからである。同様に、図８（ｂ）
に示すように、＋３Ｖよりも高い電圧が入力された後
に、−３Ｖよりも低い電圧の直流電圧が入力された場合
にも、この過渡期における判別結果のみで判定すると、
入力信号９０が直流であっても、それを交流と誤認して
しまうからである。

【００５６】このような処理に基づく交流直流判定部３
６における交流直流判定動作の結果、ＡＣフラグがリセ
ットされている場合には、交流直流判定部３６は、切換
部３２に対して切換指令信号（判定信号９２）を出力せ
ず、切換部３２は、スイッチ３２３を直流用端子３２１
に接続した状態のままに保持し、入力信号９０は入力経
路３３を介して後段に伝達される。そして、入力信号９
０は、高分解能Ａ／Ｄ変換部３７によってディジタル信
号化された後に計測系に測定用信号９５として出力され
る。

【００５７】これに対して、ＡＣフラグがセットされて
いる場合には、交流直流判定部３６は、切換部３２に対
して切換指令信号（判定信号９２）を出力し、この切換
指令信号によって、切換部３２は、スイッチ３２３を直
流用端子３２１に接続した状態（常態）から交流用端子
３２２の側に接続する状態にし、入力信号９０は、整流
平滑回路３４で全波整流、平滑された後に、高分解能Ａ
／Ｄ変換部３７によってディジタル信号化された後に計
測系に測定用信号９５として出力される。

【００５８】ここで、ステップＳＴ１０からは、ステッ
プＳＴ１に戻るようになっており、計測中においても、
入力信号９０が交流か直流かが監視されるようになって
いる。このため、直流を測定していた状態から、入力信
号９０が交流に変化したときでも、切換部３２は、自動
的にスイッチ３２３を直流用端子３２１から交流用端子
３２２に切り換える。一方、正のプローブ２０ａが回路
などの被測定部から離脱して入力信号９０がプルダウン
されたときには、直流電圧が入力されたことになってＡ
Ｃフラグがリセットされる。この場合には、交流直流判
定部３６においてＡＣフラグがリセットされたことか
ら、切換部３２は、スイッチ３２３を交流用端子３２２
に接続した状態から直流用端子３２１の側に接続する状
態に戻す。また、リセット信号発生部３８は、リセット
信号９３を高分解能Ａ／Ｄ変換部３７に出力するため、
高分解能Ａ／Ｄ変換部３７が二重積分型のＡ／Ｄ変換器
で構成されていても、それまで、高分解能Ａ／Ｄ変換部
３７にホールドされていた信号がリセットされ、新たに
入力された信号に基づいて演算が開始される。

【００５９】〔ディジタルテスタの動作〕前述のような
構成のディジタルテスタ１においては、テストリード２
２ａ，２２ｂの側をディジタルテスタ本体１０に接続す
ることによって、ディジタルテスタ本体１０と測定端子
部２１ａ，２１ｂとを導電接続した状態にし、この状態
で測定端子部２１ａ，２１ｂを電気回路などに導電接続
することによって，測定端子部２１ａ，２１ｂの間の電
位値などを測定する。ここで、抵抗測定などについて
は、周知の方法で計測が行われるので、本例のディジタ
ルテスタ１の特徴点であるパルス幅の測定動作のみにつ
いて、図１０および図１１を参照して説明する。なお、
ディジタルテスタ１をパルス幅計測モードに切り換える
ためには、測定モード選択用ロータリスイッチ１３を周
波数測定を選択するための指標１４ｃに設定した状態
で、モード補助選択ボタン１２ａを押す。

【００６０】ここで、ディジタルテスタ１でパルス幅が
測定される電位の変化は、図１１に入力電位Ｖ_INで示
し、その電位領域の判別結果を電位領域信号Ｓａで示す
ように、時刻ｔ１から時刻ｔ４までの期間においては、
−１Ｖ〜＋１Ｖの範囲（電位領域Ａ）、時刻ｔ４から時
刻ｔ５までの期間においては、＋１Ｖより正の電位（電
位領域Ｂ）、時刻ｔ５から時刻ｔ６までの期間において
は、−１Ｖ〜＋１Ｖの範囲（電位領域Ａ）、時刻ｔ６以
降においては、−１Ｖより負の電位（電位領域Ｃ）に変
化する。このような変化を示す入力電位Ｖ_INのうち、時
刻ｔ４から時刻ｔ５までの期間にあるパルスＰのパルス
幅を計測する場合を例に説明する。従って、ディジタル
テスタ１をパルス幅計測モードに切り換える以前の状態
に相当する時刻ｔ１から時刻ｔ２までの期間において
は、電位領域判別部４０のノアー回路４２２から信号線
４３２に信号「Ｈ」が出力されているのに対して、アン
ド回路４２１，４２３から信号線４３１，４３３には信
号「Ｌ」が出力されている。すなわち、電位領域信号Ｓ
ａは、入力電位Ｖ_INが電位領域Ａであることを示してい
る。

【００６１】この状態で、測定モード選択用ロータリス
イッチ１３を操作して周波数測定を選択し、このまま、
時刻ｔ２において、モード補助選択ボタン１２ａを押す
と、ディジタルテスタ１は、パルス幅計測モードに切り
換わり、まず、リセット信号発生部５５から出力される
リセット信号Ｒが「Ｈ」から「Ｌ」に切り換わり、初期
状態（リセット状態）となる。このため、Ｄラッチ回路
５１においては、信号線４３１〜４３３の信号がＤラッ
チ回路５１に取り込まれ、リセット時領域信号Ｓｂとし
てデータ保持される。ここで、Ｄラッチ回路５１から開
始時検出部５３に入力されるリセット時領域信号Ｓｂの
うち、アンド回路５３２に入力される信号のみが「Ｈ」
であり、他のアンド回路に入力される信号は「Ｌ」であ
る。ただし、時刻ｔ１から時刻ｔ４までの期間において
は、信号線４３１〜４３３から開始時検出部５３に入力
される現在の電位領域信号Ｓａも、入力電位Ｖ_INがＡ電
位領域にあること示す状態にあって、信号線４３１から
アンド回路５３２に入力される信号が「Ｌ」である。こ
のため、アンド回路５３１〜５３４から出力されるいず
れの信号も「Ｌ」のままである。従って、開始時検出部
５３からオア回路５６を介してアンド回路５９に出力さ
れる信号も「Ｌ」であるため、オア回路５８から出力さ
れる開始信号Ｓ１およびオア回路６６から出力されるカ
ウント信号Ｃは「Ｌ」のままである。

【００６２】この状態から、時刻ｔ４において、入力電
位Ｖ_INが電位領域Ａから基準電位＋１Ｖを越えて電位領
域Ｂに切り換わると、電位領域判別部４０において、ア
ンド回路４２１から信号線４３１に出力される信号が
「Ｌ」から「Ｈ」に切り換わる一方、ノアー回路４２２
から出力される信号が「Ｈ」から「Ｌ」に切り換わる。
なお、アンド回路４２３から出力される信号は、「Ｌ」
のままである。すなわち、電位領域信号Ｓａは、現在の
入力電位Ｖ_INが電位領域Ｂであることを意味する。この
ため、信号線４３１からアンド回路５３２に入力される
信号が「Ｈ」になるので、アンド回路５３２からオア回
路５６に入力される信号が「Ｌ」から「Ｈ」に切り換わ
る。従って、Ｄラッチ回路５７のＣＫ端子に入力される
信号が「Ｌ」から「Ｈ」に切り換わって、開始時検出部
５３からの信号がＤラッチ回路５７に取り込まれ、開始
時領域信号Ｓｃとしてデータ保持される。その結果、オ
ア回路５８から計時部７０に出力される開始信号Ｓ１が
「Ｌ」から「Ｈ」に切り換わる。このとき、停止信号発
生部６０において、開始時領域信号Ｓｃが意味する入力
電位Ｖ_INの電位領域と、現在の電位領域信号Ｓａが意味
する入力電位Ｖ_INの電位領域とが一致している間は、オ
ア回路６４に信号「Ｌ」が出力されたままにあるため、
Ｄラッチ回路６５から出力される停止信号は「Ｌ」のま
まである。従って、オア回路５８から計時部７０に出力
される開始信号Ｓ１が「Ｌ」から「Ｈ」に切り換わった
時刻ｔ４において、アンド回路６６から出力されるカウ
ント信号Ｃが「Ｌ」から「Ｈ」に切り換わり、計時部７
０におけるクロックのカウントが開始される。

【００６３】この状態から、時刻ｔ５において、入力電
位Ｖ_INが電位領域Ｂから基準電圧＋１Ｖ（最初の越えた
基準電圧）を越えて電位領域Ａに切り換わると、ノアー
回路４２２から信号線４３２に出力される信号が「Ｌ」
から「Ｈ」に切り換わる一方、アンド回路４２１から出
力される信号が「Ｈ」から「Ｌ」に切り換わる。なお、
アンド回路４２３から出力される信号は、「Ｌ」のまま
である。すなわち、電位領域信号Ｓａは、入力電位Ｖ_IN
が電位領域Ａであることを意味する。これに対して、Ｄ
ラッチ回路５７によってデータ保持されている開始時領
域信号Ｓｃは、入力電位Ｖ_INが電位領域Ｂにあることを
示した状態のままにある。従って、停止時検出部６１に
おいて、Ｄラッチ回路５７からアンド回路６２２にデー
タ保持されている信号が「Ｈ」であって、信号線４３２
からアンド回路６２２に入力される信号が「Ｌ」から
「Ｈ」に切り換わるため、アンド回路６２２からオア回
路６４に入力される信号が「Ｌ」から「Ｈ」に切り換わ
る。このため、Ｄラッチ回路６５のＣＫ端子に入力され
る信号が「Ｌ」から「Ｈ」に切り換わって、電源からの
＋５Ｖの電位が信号「Ｈ」としてＤラッチ回路６５に取
り込まれ、Ｄラッチ回路６５から計時部７０に出力され
る停止信号Ｓ２は、「Ｌ」から「Ｈ」に切り換わる。そ
の結果、アンド回路６６から出力されるカウント信号Ｃ
は、「Ｈ」から「Ｌ」に切り換わって計時部７０におけ
るクロックのカウントが停止する。

【００６４】それ故、計時部７０においては、開始信号
Ｓ１が時刻ｔ４で立ち上がった以降、停止信号Ｓ２が時
刻ｔ５で立ち上がるまでの間、すなわち、カウント信号
Ｃが時刻ｔ４で立ち上がった以降、時刻ｔ５で立ち下が
るまでの間にカウントされたクロック数に対応する期間
がパルス幅としてディジタルテスタ１の表示部１１に表
示される。

【００６５】なお、図１２（ａ）に示すように、時刻ｔ
５において、入力電位Ｖ_INが電位領域Ａから電位領域Ｃ
にまで立ち下がる波形の場合に、たとえば、その立ち下
がりが急峻で入力電位Ｖ_INが電位領域Ｂを通過したこと
を検出できなかった場合でも、以下のとおり、正常に機
能する。すなわち、時刻ｔ５において、入力電位Ｖ_INが
電位領域Ｂから電位領域Ｃに切り換わっても、Ｄラッチ
回路５７によってデータ保持されている開始時領域信号
Ｓｃは、入力電位Ｖ_INが電位領域Ｂにあることを示した
状態、すなわち、アンド回路６２２に入力される信号が
「Ｈ」に保持された状態にあって、信号線４３３からオ
ア回路６３１を介してアンド回路６２２に出力される信
号が「Ｌ」から「Ｈ」に切り換わるため、停止時検出部
６１からＤラッチ回路６５のＣＫ端子に入力される信号
が「Ｌ」から「Ｈ」に切り換わり、カウント信号Ｃも正
常に「Ｈ」から「Ｌ」に切り換わって計時部７０におけ
るクロックのカウントが停止される。また、図１２
（ｂ），（ｃ）に示すように、初期状態において、入力
電位Ｖ_INが電位領域Ｂにあって、以降、電位領域Ａまた
は電位領域Ｃに切り換わった後に、電位領域Ｂに戻る波
形をもつ入力信号、図１２（ｄ），（ｅ）に示すよう
に、初期状態において、入力電位Ｖ_INが電位領域Ｃにあ
って、以降、電位領域Ａまたは電位領域Ｂに切り換わっ
た後に、電位領域Ｃに戻る波形をもつ入力信号について
も、パルス幅を正常に計測することができる。

【００６６】また、本例のディジタルテスタ１において
は、停止時検出部６１のオア回路６４に対して「Ｈ」の
強制停止指令信号Ｓｔを強制的に入力可能な強制停止指
令信号発生部８０が設けられている。ここで、強制停止
指令信号発生部８０に対して強制停止指令信号Ｓｔを発
するようにとの外部操作は、レンジ選択ボタン１２ｂを
介して行われる。たとえば、入力信号のパルス幅が異常
に長い場合などに、そのパルス幅の計測を途中で中断し
たいときにレンジ選択ボタン１２ｂを押すと、すなわ
ち、開始信号Ｓ１が出力された状態（カウンタ７１でカ
ウント中の状態）でレンジ選択ボタン１２ｂを押すと、
強制停止指令信号発生部８０からオア回路６４に対して
強制停止指令信号Ｓｔとしての「Ｈ」が強制的に入力さ
れる。このため、オア回路６４にいつまでも信号「Ｌ」
が入力された状態にあっても、オア回路６４に信号
「Ｈ」に強制的に入力できるため、Ｄラッチ回路６５か
ら出力する信号を「Ｌ」から「Ｈ」に切り換え、オア回
路６６から出力されるカウント信号を「Ｈ」から「Ｌ」
に切り換えて計測を中断できる。

【００６７】なお、本例のディジタルテスタ１において
は、モード補助選択ボタン１２ａを押すと、カウンタ７
１のリセットが行われ、この状態で、レンジ選択ボタン
１２ｂを押すと、パルス幅計測が開始され、再度、レン
ジ選択ボタン１２ｂを押すと、強制停止指令信号発生部
８０からオア回路６４に対して強制停止指令信号Ｓｔと
しての「Ｈ」が強制的に入力されるため、マニュアル操
作でのパルス幅の計測も可能である。

【００６８】また本例のディジタルテスタ１には、ディ
ジタルテスタ本体１０の内部に、新日本無線製のＮＪＵ
９２１０に相当するような機能の一部である、各測定モ
ードに対応して、抵抗測定用の基準電位および基準抵抗
を選択するセレクタやバッファアンプを備えた抵抗測定
回路などの計測回路を有しているので、電流値や抵抗値
を電圧値に変換できるので、電流値や抵抗値の変化した
時間間隔も測定可能である。即ち、制御機械に使われる
リレーのＯＮ時間あるいはＯＦＦ時間を、電流値や抵抗
値の変化として測定することが可能である。

【００６９】〔ディジタルテスタの外部構成〕図１は本
発明の実施例に係るディジタルテスタを使用する状態を
示す斜視図である。図２は、本例のディジタルテスタを
携帯する状態を示す斜視図である。図３（ａ）は本例の
ディジタルテスタの正面図、図３（ｂ）はその左側面
図、図３（ｃ）はその右側面図、図３（ｄ）はその上面
図、図３（ｅ）はその背面図である。

【００７０】これらの図において、本例のディジタルテ
スタ１は、プラスチック製の２つ本体ケースが貼り合わ
されたディジタルテスタ本体１０と、一対のプローブ２
０ａ，２０ｂとを有し、いずれのプローブ２０ａ，２０
ｂも、一方端側には金属製の測定端子部２１ａ，２１ｂ
を備え、他方端側には測定端子部２１ａ，２１ｂをディ
ジタルテスタ本体１０の側に導電接続するためのテスト
リード２２ａ，２２ｂを有する。これらのプローブ２０
ａ，２０ｂのプラスチック製の把持部２３ａ，２３ｂに
は、そのやや先端側に安全対策用の鍔部２４ａ，２４ｂ
が設けられている。また、ディジタルテスタ本体１０の
上面側には、その上方側から下方側に向かって、測定結
果の表示部１１，モード補助選択ボタン１２ａ（シフト
ボタン），レンジ選択ボタン１２ｂ（レンジボタン）お
よび測定モード選択用ロータリスイッチ１３などが設け
られており、この測定モード選択用ロータリスイッチ１
３の周囲には、ＯＦＦ状態を選択するための指標１４
ａ，電圧測定を選択するための指標１４ｂ，周波数測定
を選択するための指標１４ｃ，抵抗測定を選択するため
の指標１４ｄ，交流直流オート切換１４ｅなどが印さ
れ、測定モード選択用ロータリスイッチ１３を回転する
ことによって測定モードを選択することが可能になって
いる。ここで、測定モード選択用ロータリスイッチ１３
を周波数測定を選択するための指標１４ｃに設定した状
態で、モード補助選択ボタン１２ａを押すと、後に詳述
するとおり、入力電位のパルス幅を計測する機能を選択
できるようになっている。一方、この機能を選択した状
態で、モード補助選択ボタン１２ａを２秒以上選択する
と、周波数測定を測定する機能に復帰するようになって
いる。

【００７１】ここで、測定モード選択用ロータリスイッ
チ１３の上面側には、その外周縁寄りに所定のピッチを
もって円周方向にすべり止め防止用の小突起１３２が形
成されており、測定モード選択用ロータリスイッチ１３
の上面側に指先の内側を押し当ててそれを回転するのが
容易になっている。しかも、すべり止め防止用に小突起
１３２を採用しているため、ロータリスイッチの厚さ寸
法をより薄くして、ディジタルテスタ本体１０の薄型化
を実現している。また、測定モード選択用ロータリスイ
ッチ１３の上面側に形成された小突起１３２およびロー
タリ側指標１３１の形成ピッチと、ディジタルテスタ本
体１０の上面側に形成された指標１４ａ，１４ｂ・・・
の形成ピッチとは異なる値に設定され、いずれの測定モ
ードを選択した状態においても、小突起１３２は指標１
４ａ，１４ｂ・・・の形成位置からずれた位置にあり、
現在選択している測定モードを誤って認識することがな
いようになっている。さらに、ディジタルテスタ本体１
０の上面側には、測定モード選択用ロータリスイッチ１
３の形成領域からディジタルテスタ本体１０の上面側端
縁まで上面側凹部１５が形成されており、この上面側凹
部１５から厚さ方向において、測定モード選択用ロータ
リスイッチ１３は、段差を形成しており、指先の内側で
測定モード選択用ロータリスイッチ１３を確実にとらえ
ることが可能になっている。

【００７２】さらに、本例のディジタルテスタ１におい
ては、そのディジタルテスタ本体１０の側面部に周囲溝
が形成されており、そのうちの右側面部１０１に形成さ
れている溝がプローブ２０ａ，２０ｂを並列状態で収納
するプローブ収納溝１７であって、上側面部１０２，左
側面部１０３および下側面部１０４に形成されている溝
がテストリード２２ａ，２２ｂを並列状態で収納するテ
ストリード収納溝１８である。なお、プローブ収納溝１
７は、２本のプローブ２０ａ，２０ｂに加えて２本のテ
ストリード２２ａ，２２ｂも並列状態で収納可能なサイ
ズに形成されているため、ディジタルテスタ本体１０
は、その側面周囲に周回させたテストリード２２ａ，２
２ｂをテストリード収納溝１７およびプローブ収納溝１
８に収納した状態でプローブ２０ａ，２０ｂをプローブ
収納溝１７に収納可能になっている。

【００７３】また、プローブ収納溝１７には、それを構
成する両側面壁１７ａ，１７ｂから内側に突出して、プ
ローブ収納溝１７の内部のプローブ２０ａ，２０ｂの外
周（把持部２３ａ，２３ｂの末端側）に弾接する係合用
弾接部１７１，１７２が形成されており、これらの係合
用弾接部１７１，１７２は、プローブ収納溝１７に収納
されたプローブ２０ａ，２０ｂの外周に対して、それ自
身の弾性変形または両側面壁１７ａ，１７ｂの弾性変形
によって弾接し、係合してプローブ収納溝１７からのプ
ローブ２０ａ，２０ｂの脱落を防止する脱落防止機構と
して機能するようになっている。

【００７４】さらに、図２および図３（ａ）に示すよう
に、プローブ収納溝１７を構成する両側面壁１７ａ，１
７ｂのうち、プローブ収納溝１７にプローブ２０ａ，２
０ｂを収納したときにそれらの測定端子部２１ａ，２１
ｂが位置する部分には、その開放縁から内側に向かっ
て、プローブ収納溝１７に収納されたプローブ２０ａ，
２０ｂの測定端子部２１ａ，２１ｂを露出状態にすべき
測定端子部露出用凹部１７３，１７４が形成され、プロ
ーブ２０ａ，２０ｂをプローブ収納溝１７に収納した状
態であっても、それらの測定端子部２１ａ，２１ｂは、
いずれも露出状態にあるため、この状態のままで、測定
端子部２１ａ，２１ｂと被測定系の端子部とを導電接触
させて、プローブ２０ａ，２０ｂを取り外さずに測定を
行うことが可能になっている。

【００７５】また、プローブ収納溝１７を構成する両側
面壁１７ａ，１７ｂのうち、プローブ収納溝１７にプロ
ーブ２０ａ，２０ｂを収納したときにそれらの把持部２
３ａ，２３ｂが位置する部分には、その開放縁から内側
に向かって、プローブ収納溝１７に収納されたプローブ
２０ａ，２０ｂの把持部２３ａ，２３ｂを露出状態にす
べきプローブ取り出し用凹部１７５，１７６が形成さ
れ、プローブ取り出し用凹部１７５，１７６から指先を
差し込んでプローブ２０ａ，２０ｂをつまみ出すことが
容易になっている。

【００７６】また、図１にテストリード２２ａ，２２ｂ
を点線Ｌで示すように、プローブ取り出し用凹部１７
５，１７６を利用して、ディジタルテスタ本体１０の周
囲にテストリード２２ａ，２２ｂを巻き付けた状態で、
ディジタルテスタ１を一時的に携帯することもできるな
ど機能性が改良された構造になっている。

【００７７】さらに、プローブ収納溝１７を構成する両
側面壁１７ａ，１７ｂのうち、プローブ収納溝１７にプ
ローブ２０ａ，２０ｂを収納したときにそれらの鍔部２
４ａ，２４ｂが位置する部分には、その開放縁から内側
に向かって、プローブ収納溝１７に収納されたプローブ
２０ａ，２０ｂの鍔部２４ａ，２４ｂと両側面壁１７
ａ，１７ｂとの干渉を避けるための干渉防止用凹部１７
７，１７８も形成されているため、プローブ２０ａ，２
０ｂをプローブ収納溝１７に収納するときに、鍔部２４
ａ，２４ｂと両側面壁１７ａ，１７ｂとが干渉しないこ
とに加えて、図２および図３（ａ）に示すように、テス
トリード２２ａ，２２ｂをテストリード収納溝１７およ
びプローブ収納溝１８に収納しながらディジタルテスタ
本体１０の側面周囲に周回させた後に、プローブ２０
ａ，２０ｂをプローブ収納溝１８に収納すると、そこに
収納されたプローブ２０ａ，２０ｂは、係合用弾接部１
７１，１７２の弾接力によって保持されるとともに、テ
ストリード２２ａ，２２ｂを介してプローブ２０ａ，２
０ｂにかかる引張力（矢印Ａの方向）が、鍔部２４ａ，
２４ｂと干渉防止用凹部１７７，１７８の下方端縁１７
７ａ，１７８ａとの干渉部分に作用して保持力として利
用される構造になっている。

【００７８】なお、ディジタルテスタ本体１０の裏面側
において、その４隅には支持用微小突起１９が形成さ
れ、ディジタルテスタ本体１０をテーブル上などに置い
たときの安定性を確保している。

【００７９】〔実施例の効果〕以上のとおり、本例のデ
ィジタルテスタ１においては、高速度Ａ／Ｄ変換部３５
から出力された交流直流判定用信号に基づいて、入力信
号９０のレベルが所定の期間内に−３Ｖ〜＋３Ｖに設定
された直流判定範囲から正側および負側のいずれの側に
も越えたことによって入力信号９０が交流であるとの判
定信号９２を発する交流直流判定部３６と、この判定信
号９２に基づいて、測定系を交流側と直流側との間で切
り換える切換部３２とを有する。このため、ディジタル
テスタ１においては、入力信号９０に対応して測定系が
自動的に切り換えられ、しかも、交流直流判定用信号９
１を出力するＡ／Ｄ変換部としては、逐次比較型の高速
度Ａ／Ｄ変換部３５を採用しているため、測定系に対す
る切換の応答性が高い。たとえば、高分解能Ａ／Ｄ変換
部３７を用いて交流直流の判定を行うと、約０．３〜
０．４秒要するのに対して、高速度Ａ／Ｄ変換部３５を
用いると約２０ｍｓｅｃで１回の判定が可能である。

【００８０】また、リセット信号発生部３８は、入力信
号９０が交流から直流に切り換わったときにリセット信
号を高分解能Ａ／Ｄ変換部３７に対して出力するため、
高分解能Ａ／Ｄ変換部３７は、その演算処理をリセット
信号によって中止して初期状態に復帰する。従って、高
分解能Ａ／Ｄ変換部３７は、切り換わった以降の入力信
号９０に対して高い応答性をもって演算を開始するの
で、測定の応答性が高い。

【００８１】さらに、処理Ａおよび処理Ｂとして、ステ
ップＳＴ２〜ステップＳＴ４の処理およびステップＳＴ
５〜ステップＳＴ７の処理を繰り返し行って、入力信号
９０のレベルと直流判定範囲とを所定の時間的間隔をも
って２度比較し、いずれの比較期間においても入力信号
９０のレベルが直流判定範囲から正側および負側のいず
れの側に対しても越えた場合に入力信号９０が交流であ
ると判断している。このため、過渡期における判別結果
のみで判断することがないので、直流を交流に誤認する
ことがない。

【００８２】なお、本例においては、直流判定範囲を−
３Ｖ〜＋３Ｖに設定してあるが、この範囲の設定は、デ
ィジタルテスタ１の用途などに応じて最適な条件に設定
されるべき性質のものであって、その正側および負側の
しきい値の絶対値が異なっていてもよい。さらに、直流
判定範囲の設定にあたっては、外部から設定可能な構成
にしてもよい。

【００８３】また、電流用に基準抵抗を付加するだけで
（電流モードを備えるためには、そのために既に必要と
なる）、電流値を電圧値に変換できるので、電流につい
ても同様に直流と交流をそれぞれ判別し高速かつ自動的
に測定ができるようになる。

【００８４】また、前述のとおり、本例のディジタルテ
スタ１においては、入力電位Ｖ_INが、基準電位＋１Ｖ，
−１Ｖによって規定された電位領域Ａ，Ｂ，Ｃのうちの
いずれの電位領域にあるかを意味する電位領域信号Ｓａ
に基づいて、入力電位Ｖ_INの立ち上がりおよび立ち下が
りを検出してパルス幅の計測を開始する時および停止す
る時を規定する。このため、簡単な回路構成によってパ
ルス幅計測回路を構成できるとともに、ノイズなどがあ
っても、その電位が基準電位を越えない限り、誤動作し
ないので、パルス幅の計測を高い信頼性をもって行うこ
とができる。たとえば、図１２（ｆ）に示すように、初
期状態において、入力電位Ｖ_INが電位領域Ｃにあって、
以降、電位領域Ｂに切り換わった後に、電位領域Ａまで
しか戻らない場合には、入力電位Ｖ_INが最初に越えた−
１Ｖの基準電圧を越えないため、パルス幅の計測を停止
しない。従って、ノイズなどによって、意味のない電位
領域の切り換わりがあっても、誤動作しない。また、パ
ルス幅の計測が終了した後、時刻ｔ６において、入力電
位Ｖ_INが電位領域Ａから電位領域Ｃに切り換わっても、
停止信号Ｓ２はＤラッチ回路６５にデータ保持されたま
まにある。この状態においては、リセット信号発生部５
５からリセット信号Ｒを出力し、各Ｄラッチ回路５１，
５７，６５でのデータ保持をリセットしない限り、パル
ス幅の計測が再開されないので、ノイズなどが入力され
ても、誤動作によるパルス幅計測の開始が行われない。
しかも、リレー回路を利用しないので、分解能が高く、
従来の回路計であれば数μ秒の分解能が限界であったも
のが、本例のディジタルテスタ１によれば、分解能をた
とえば０．１μ秒にまで向上できる。

【００８５】さらに、パルス幅が異常に長くて計測を中
断したいときには、強制停止指令信号発生部８０から停
止信号発生部６０のオア回路６４に対して強制停止指令
信号Ｓｔを強制的に入力することによって計測を中断で
き、使い勝手もよい。

【００８６】なお、上記の実施例において説明した構成
については、本発明に係るディジタルテスタの一例であ
って、たとえば、図１３に示す回路構成を採用してもよ
い。

【００８７】図１３に示す本例の変形例に係るディジタ
ルテスタにおいては、実施例に係るディジタルテスタと
略同様な構成を有し、そのうちの開始信号発生部５０の
開始時検出部５３および停止信号発生部６０の停止時検
出部６１の回路構成のみが異なる。それ故、以下の説明
においては、開始時検出部５３および停止時検出部６１
の回路構成のみについて説明し、その他の構成について
は、同符号を付して説明を省略する。

【００８８】すなわち、図１３に示すディジタルテスタ
においては、開始信号発生部５０の開始時検出部５３を
３つのオア回路５４０ａ〜５４０ｃおよび３つのアンド
回路５３０ａ〜５３０ｃで構成してあり、停止信号発生
部６０の停止時検出部６１を３つのアンド回路６２０ａ
〜６２０ｃで構成してある。その他の構成は、図９に示
すディジタルテスタの回路構成と同様である。

【００８９】このような構成のディジタルテスタにおい
ても、開始時検出部５３では、電位領域判別部４０から
出力された電位領域信号Ｓａに基づいて入力電位Ｖ_INが
リセット直後の電位領域から異なる電位領域に切り換わ
ったことを検出し、開始信号Ｓ１を出力可能である。ま
た、停止時検出部６１では、開始信号発生部５０が開始
信号Ｓ１を出力した以降において、Ｄラッチ回路５７で
データ保持された開始時領域信号Ｓｃと、電位領域判別
部４０から出力された電位領域信号Ｓａとに基づいて、
入力電位Ｖ_INが最初に越えた基準電位を再び越えてもと
の電位領域に戻ったことを検出して停止信号Ｓ２を出力
可能である。

【００９０】また、上記の実施例およびその変形例のよ
うに、パルス幅検出機能をディジタル回路で構成しても
よいが、マイクロコンピュータに格納したプログラムに
よって、電位領域の判別および切り換わりの検出を行っ
て、開始信号および停止信号を出力する構成にしてもよ
く、この場合には、Ｄラッチ回路に代えて、フラグの有
無などによって入力電位が基準電位を越えたことを判断
する構成とすればよい。さらに、基準電位については、
＋１Ｖ，−１Ｖに限らず、トリマーなどの基準電位設定
手段を設けて、それらの値を可変にしてもよい。

【００９１】一方、本例のディジタルテスタ１において
は、ディジタルテスタ本体１０の右側面部１０１に形成
されたプローブ収納溝１７の内部にプローブ２０ａ，２
０ｂを収納すると、そこには係合用弾接部１７１，１７
２などを利用した脱落防止機構が設けられているため、
プローブ２０ａ，２０ｂはプローブ収納溝１７から脱落
することがないので、この状態のままで携帯することが
できる。従って、ディジタルテスタ１を携帯する度にプ
ローブ２０ａ，２０ｂを外装ケースなどに収納する必要
がなく、しかも、ディジタルテスタ１を使用するときに
は、プローブ２０ａ，２０ｂをプローブ収納溝１７から
取り外してそのまま使用できるなど使い勝手がよい。し
かも、本例のディジタルテスタ１には、プローブ収納溝
１７に加えて、テストリード収納溝１８も形成されてい
る。このため、ディジタルテスタ１を携帯するときに
は、図２および図３（ａ）〜（ｅ）に示すように、テス
トリード２２ａ，２２ｂを並列させた状態のまま、テス
トリード収納溝１７およびプローブ収納溝１８に収納し
ながらディジタルテスタ本体１０の側面周囲に周回させ
た後に、プローブ２０ａ，２０ｂをプローブ収納溝１８
に収納することもできるため、プローブ２０ａ，２０ｂ
およびテストリード２２ａ，２２ｂのいずれをも外装ケ
ースなどを利用せずに収納状態にすることができ、プロ
ーブ２０ａ，２０ｂおよびテストリード２２ａ，２２ｂ
の取扱いが容易で使い勝手がよい。

【００９２】

【発明の効果】以上のとおり、本発明に係るディジタル
テスタにおいては、交流直流判定手段が高速度Ａ／Ｄ変
換手段から出力された交流直流判定用信号に基づいて入
力信号のレベルと直流判定範囲とを比較して入力信号の
交流、直流の判断を行い、その判断結果から出力した判
定信号に基づいて、切換手段は、測定系を交流側と直流
側との間で切り換えることに特徴を有する。従って、本
発明によれば、入力信号の交流、直流が自動的に判断さ
れて、測定系が自動的に切り換えられるので、電気的な
知識を有しなくとも入力信号の交流、直流に対応した条
件で測定できる。しかも、測定用Ａ／Ｄ変換手段には分
解能が高いものが必要であるが、交流直流判定用信号を
出力するＡ／Ｄ変換手段としては、高速度Ａ／Ｄ変換手
段を採用しているため、測定系に対する切換の応答性が
高い。

【００９３】また、交流直流判定手段は、入力信号のレ
ベルと直流判定範囲とを所定の時間的間隔をもって少な
くとも２度比較する場合には、入力信号の直流、交流を
過渡期における比較のみで判断しないので、交流および
直流を確実に判定できる。

【００９４】また、入力電流が交流と直流との間で切り
換わったときにリセット信号を出力するリセット信号発
生手段を有する場合には、測定用信号として出力するの
に二重積分型高分解能Ａ／Ｄ変換手段を用いても、この
Ａ／Ｄ変換手段は、演算処理がリセット信号によって初
期状態に復帰するので、測定の応答性も高い。

【００９５】さらに、前述のとおり、本発明のディジタ
ルテスタにおいては、電位領域判別手段からの電位領域
信号によって、入力電位が基準電位を越えて異なる電位
領域に切り換わったか否かを検出して、開始信号発生手
段および停止信号発生手段がパルス幅の計測の開始信号
および停止信号を出力することに特徴を有する。従っ
て、本発明によれば、入力信号に対する時分割や逐次比
較を行う回路やリレー回路が必要ないので、簡単な構成
でパルス幅を計測できるとともに、入力信号にノイズな
どがあっても、その電位が基準電位を越えない限り計測
に影響を及ぼさず、また、分解能も高いなど、信頼性の
高いパルス幅計測を行うことができる。

【００９６】また、パルス幅が異常に長くて、その計測
を中断したいときには、強制停止指令信号発生手段から
の強制停止指令信号によって、計測を中断できるので、
使い勝手もよい。

【００９７】また、前述のとおり、本発明に係るディジ
タルテスタにおいては、ディジタルテスタ本体のプロー
ブ収納溝の内部にプローブを収納できるとともに、そこ
には係合用弾接部などを利用した脱落防止機構が設けら
れていることに特徴を有する。従って、本発明によれ
ば、プローブはプローブ収納溝から脱落することがない
ので、この状態のままで携帯することができる。従っ
て、ディジタルテスタを携帯する度にプローブを外装ケ
ースなどに収納する必要がなく、しかも、ディジタルテ
スタを使用するときには、プローブをプローブ収納溝か
ら取り外してそのまま使用できるなど使い勝手がよい。

【００９８】ここで、プローブ収納溝に加えて、テスト
リード収納溝も形成されている場合には、テストリード
をテストリード収納溝およびプローブ収納溝に収納しな
がらディジタルテスタ本体側面周囲に周回させた後に、
プローブをプローブ収納溝に収納することもできるた
め、テストリードの取扱いも容易で使い勝手がよい。

【００９９】また、プローブ収納溝を構成する両側面壁
に測定端子部露出用凹部が形成されている場合には、プ
ローブは露出状態にあるため、プローブ収納溝にプロー
ブを収納した状態のまま、その測定用端子を利用して測
定を行うことができる。さらに、両側面壁にプローブ取
り出し用凹部が形成されている場合には、プローブが露
出状態にあるため、プローブ収納溝に収納されたプロー
ブを容易に取り出すことができる。

【０１００】さらに、測定モード選択用ロータリスイッ
チの表面側に小突起を設けた場合には、それを厚くする
ことなく、すべり止め防止を行うことができる。ここ
で、小突起の形成ピッチと、測定モード選択用指標の形
成ピッチと異なるように設定した場合には、測定モード
を選択したときに、小突起と測定モード選択用指標とが
位置合わせされた状態にならないので、測定モードの選
択状態を誤認しない。

【０１０１】また、ディジタルテスタ本体の上面側に上
面側凹部が形成されている場合には、測定モード選択用
ロータリスイッチの表面を指先で容易にとらえることが
できるので、それを回転するのが容易である。

【図面の簡単な説明】

【図１】本発明の実施例に係るディジタルテスタを使用
するときの状態を示す斜視図である。

【図２】図１に示すディジタルテスタを携帯するときの
状態を示す斜視図である。

【図３】（ａ）は図１に示すディジタルテスタの正面
図、（ｂ）はその左側面図、（ｃ）はその右側面図、
（ｄ）はその上面図、（ｅ）はその背面図である。

【図４】図１に示すディジタルテスタの内部構成を示す
ブロック図である。

【図５】図１に示すディジタルテスタにおける交流直流
判定動作を示すフローチャートである。

【図６】図１に示すディジタルテスタにおける入力信号
としきい値との比較動作を示すフローチャートである。

【図７】図６に示す入力信号としきい値との比較動作を
説明するための入力信号の波形図である。

【図８】（ａ），（ｂ）のいずれも、図５に示す交流直
流判定動作を説明するための入力信号の波形図である。

【図９】（ａ）は、図１に示すディジタルテスタの内部
構成を示すブロック図、（ｂ）はその基本動作に係る電
位領域を示す説明図である。

【図１０】図１に示すディジタルテスタにおけるパルス
幅計測回路の構成を示す回路ブロック図である。

【図１１】図１に示すディジタルテスタにおけるパルス
幅計測動作を説明するためのタイミングチャート図であ
る。

【図１２】（ａ）〜（ｆ）のいずれも図１に示すディジ
タルテスタに入力される可能性がある入力信号の波形を
示す説明図である。

【図１３】本発明の実施例の変形例に係るディジタルテ
スタのパルス幅計測回路の構成を示す回路ブロック図で
ある。

【図１４】（ａ）は図１に示すディジタルテスタの測定
モード選択用スイッチの構成の効果を説明するための実
施例に対する変形例に係るディジタルテスタの正面図、
（ｂ）はその右側面図である。

【符号の説明】

１・・・ディジタルテスタ２０ａ，２０ｂ・・・プローブ２１ａ，２１ｂ・・・測定端子部２２ａ，２２ｂ・・・テストリード３１・・・プルダウン抵抗３２・・・切換部（切換手段）３３・・・入力経路（直流側の測定系）３４・・・整流平滑回路（交流側の測定系）３５・・・高速度Ａ／Ｄ変換手段（高速度Ａ／Ｄ変換
部）３６・・・交流直流判定部（交流直流判定部）３７・・・高分解能Ａ／Ｄ変換手段（高分解能Ａ／Ｄ変
換部）３８・・・リセット信号発生部（リセット信号発生部手
段）９０・・・入力信号９１・・・交流直流判定用信号９２・・・判定信号９３・・・リセット信号９５・・・測定用信号４０・・・電位領域判別部５０・・・開始信号発生部５１，５７，６５・・・Ｄラッチ回路５３・・・開始時検出部５５・・・リセット信号発生部６０・・・停止信号発生部６１・・・停止時検出部７０・・・計時部８０・・・強制停止指令信号発生部４３１〜４３３・・・信号線Ｃ・・・カウント信号Ｒ・・・リセット信号Ｓａ・・・電位領域信号Ｓｂ・・・リセット時領域信号Ｓｃ・・・開始時領域信号Ｓ１・・・開始信号Ｓ２・・・停止信号Ｖ_IN・・・入力電位

Claims

【特許請求の範囲】

【請求項１】入力信号をディジタル化して交流直流判
定用信号として出力する高速動作可能な高速度Ａ／Ｄ変
換手段と、前記交流直流判定用信号に基づいて前記入力
信号のレベルと正のしきい値および負のしきい値によっ
て規定された直流判定範囲とを比較し、前記入力信号の
レベルが所定の比較期間内に前記直流判定範囲から正側
および負側のいずれの側にも越えた場合に前記入力信号
が交流であると判断して交流および直流に対応する判定
信号を発する交流直流判定手段と、前記判定信号に基づ
いて前記測定系を交流側と直流側との間で切り換える切
換手段と、を有することを特徴とするディジタルテス
タ。
【請求項２】請求項１において、前記交流直流判定手
段は、前記入力信号のレベルと前記直流判定範囲とを所
定の時間的間隔をもって少なくとも２度比較し、いずれ
の比較期間においても前記入力信号のレベルが前記直流
判定範囲から正側および負側のいずれの側に対しても越
えた場合に前記入力信号が交流であると判断して前記判
定信号を発することを特徴とするディジタルテスタ。
【請求項３】請求項１または請求項２において、前記
切換手段は、前記測定系を常態においては交流側および
直流側のうちのいずれかの一方側に保持しておき、前記
測定系が他方側に設定されるべき入力信号が入力された
ときに、前記交流直流判定手段は、前記測定系を常態た
る一方側から他方側に切り換えるようにとの切換指令信
号を前記判定信号として発することを特徴とするディジ
タルテスタ。
【請求項４】請求項３において、前記切換手段は、常
態において前記測定系を前記一方側としての直流側に設
定しておき、前記測定系を前記他方側としての交流側に
設定することを特徴とするディジタルテスタ。
【請求項５】請求項１ないし請求項４のいずれかの項
において、前記測定系が入力信号に対応して交流側また
は直流側に設定された状態で前記入力信号をテジタル化
して測定用信号として出力する測定用Ａ／Ｄ変換手段と
して二重積分型の高分解能Ａ／Ｄ変換手段が用いられ、
この高分解能Ａ／Ｄ変換手段に対して、前記入力電流が
交流と直流との間で切り換わったときにリセット信号を
出力するリセット信号発生手段を有することを特徴とす
るディジタルテスタ。
【請求項６】入力電位が少なくとも２つの基準電位に
よって規定された電位領域のうちのいずれの電位領域に
あるかを判別してその判別結果を電位領域信号として出
力する電位領域判別手段と、前記電位領域信号に基づい
て前記入力電位が前記基準電位のうちのいずれかの基準
電位を越えて異なる電位領域に切り換わったことを検出
してパルス幅の計測を開始せよとの開始信号を出力する
開始信号発生手段と、この開始信号発生手段が前記開始
信号を出力した以降において、前記電位領域信号に基づ
いて前記入力電位が少なくとも最初に越えた基準電位を
再び越えて電位領域が切り換わったことを検出してパル
ス幅の計測を終了せよとの停止信号を出力する停止信号
発生手段と、前記開始信号が出力されてから前記停止信
号が出力されるまでの期間を計測する計時手段と、を有
することを特徴とするディジタルテスタ。
【請求項７】請求項６において、外部操作に基づい
て、前記停止信号発生手段に対して強制的に前記停止信
号を出力せよとの強制停止指令信号を出力する強制停止
指令信号発生手段を有することを特徴とするディジタル
テスタ。
【請求項８】ディジタルテスタ本体と、一方端側に測
定端子部を備え、他方端側に前記測定端子部を前記ディ
ジタルテスタ本体側に導電接続するテストリードが接続
されたプローブと、を有し、前記ディジタルテスタ本体
の側面部には、前記プローブを収納可能なプローブ収納
溝と、このプローブ収納溝に収納された前記プローブの
外周に係合して前記プローブ収納溝からの前記プローブ
の脱落を防止する脱落防止機構と、を有することを特徴
とするディジタルテスタ。
【請求項９】請求項８において、前記脱落防止機構
は、前記プローブ収納溝を構成する両側面壁から内側に
突出して前記プローブ収納溝内の前記プローブの外周に
弾接する係合用弾接部を備えることを特徴とするディジ
タルテスタ。
【請求項１０】請求項８または請求項９において、前
記ディジタルテスタ本体のいずれの側面部にも前記プロ
ーブ収納溝またはこのプローブ収納溝に接続して前記テ
ストリードが収納されるテストリード収納溝を有し、前
記ディジタルテスタ本体は、その側面周囲に周回させた
前記テストリードを前記テストリード収納溝および前記
プローブ収納溝に収納した状態で前記プローブを前記プ
ローブ収納溝に収納可能であることを特徴とするディジ
タルテスタ。
【請求項１１】請求項８ないし請求項１０のいずれか
の項において、前記プローブ収納溝を構成する両側面壁
のうちの前記プローブ収納溝に収納された前記プローブ
の前記測定端子部が位置する部分には、その開放縁から
内側に向かって、前記プローブ収納溝に収納された前記
プローブの前記測定端子部を露出状態にすべき測定端子
部露出用凹部が形成されていることを特徴とするディジ
タルテスタ。
【請求項１２】請求項８ないし請求項１１のいずれか
の項において、前記プローブ収納溝を構成する両側面壁
のうちの前記プローブ収納溝に収納された前記プローブ
の把持部が位置する部分には、その開放縁から内側に向
かって、前記プローブ収納溝に収納された前記プローブ
の把持部を露出状態にすべきプローブ取り出し用凹部が
形成されていることを特徴とするディジタルテスタ。
【請求項１３】請求項８ないし請求項１２のいずれか
の項において、前記ディジタルテスタ本体の上面部に設
けられた測定モード選択用ロータリスイッチは、その表
面側にすべり止め防止用の小突起を有することを特徴と
するディジタルテスタ。
【請求項１４】請求項１３において、前記小突起は、
前記測定モード選択用ロータリスイッチの外周縁寄りに
所定のピッチをもって円周方向に形成され、その形成ピ
ッチは、前記測定モード選択用ロータリスイッチの外周
囲に設けられた測定モード選択用指標の形成ピッチと異
なることを特徴とするディジタルテスタ。
【請求項１５】請求項１２ないし請求項１４のいずれ
かの項において、前記ディジタルテスタ本体の上面側に
は、前記測定モード選択用ロータリスイッチの形成領域
から前記ディジタルテスタ本体の上面側端縁まで上面側
凹部が形成されていることを特徴とするディジタルテス
タ。