JPH06244182A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH06244182A
JPH06244182A JP15966693A JP15966693A JPH06244182A JP H06244182 A JPH06244182 A JP H06244182A JP 15966693 A JP15966693 A JP 15966693A JP 15966693 A JP15966693 A JP 15966693A JP H06244182 A JPH06244182 A JP H06244182A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
treatment
film
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15966693A
Other languages
Japanese (ja)
Inventor
Hisashi Habutsu
恒 土生津
Naoki Kitano
直樹 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP15966693A priority Critical patent/JPH06244182A/en
Publication of JPH06244182A publication Critical patent/JPH06244182A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a semiconductor device manufacturing method by which exposed wiring can be sufficiently cleaned by suppressing the occurrence of pits in the exposed wiring at the time of cleaning the wiring in a method of manufacturing a semiconductor device provided with the wiring made of an Al alloy containing Cu. CONSTITUTION:After forming a hydrophobic protective film 9 on the exposed surfaces of lower wiring layers (Cu-Al alloy layer 5, TiN film 4, Ti film 3) composed of an Al alloy containing Cu by performing hydrophobic treatment of the surface, the film 9 is washed with water. Alternatively, after forming an oxide film on the exposed surface of lower wiring layers, the hydrophobic protective film 9 is formed on the oxide film and the film 9 is washed with water.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、銅(Cu)を含有したアルミニウム(A
l)合金からなる配線を備えた半導体装置を製造する工
程で、露出された配線を洗浄する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to aluminum (A) containing copper (Cu).
l) A method of cleaning exposed wiring in a process of manufacturing a semiconductor device having wiring made of an alloy.

【0002】[0002]

【従来の技術】従来から、半導体装置の配線を構成する
配線材料として、低抵抗で加工性に優れたAlやAl合
金が、広く一般的に使用されている。例えば、多層配線
構造を有する半導体装置では、一般的に、半導体基板上
に酸化膜を介して、前記AlやAl合金からなる下層配
線を形成した後、この下層配線上に層間絶縁膜を形成
し、この層間絶縁膜に、後に形成する上層配線との接続
を取るためのビアホールを開口して、前記下層配線の一
部を露出した後、前記スパッタ法により当該層間絶縁膜
上にAlやAl合金層を形成し、前記ビアホールを介し
て下層配線と接続する上層配線を形成している。
2. Description of the Related Art Conventionally, Al and Al alloys, which have low resistance and excellent workability, have been widely and commonly used as wiring materials for wiring of semiconductor devices. For example, in a semiconductor device having a multi-layer wiring structure, generally, a lower layer wiring made of Al or Al alloy is formed on a semiconductor substrate through an oxide film, and then an interlayer insulating film is formed on the lower layer wiring. , A via hole is formed in this interlayer insulating film for making a connection with an upper layer wiring to be formed later to expose a part of the lower layer wiring, and then Al or Al alloy is formed on the interlayer insulating film by the sputtering method. A layer is formed, and an upper layer wiring connected to the lower layer wiring via the via hole is formed.

【0003】前記ビアホールの開口工程では、前記層間
絶縁膜上に、ビアホール開口用マスクとしてレジストパ
ターンを形成し、これをマスクとした異方性エッチング
を行うが、この時、前記レジストとエッチングガス、さ
らに下層配線からスパッタされた物質が主成分となっ
て、前記ビアホールの側壁にポリマー状の付着物が形成
される。この付着物は、レジスト除去のために行うアッ
シング処理では除去できず、その側壁に残存する。この
ポリマー状の付着物が残存すると、前記ビアホールの開
口に続いて行う上層配線形成のためのAl合金のスパッ
タの際に、当該ビアホール内において、下層配線と上層
配線との間に正常な界面が形成されることを妨げ、導通
不良の原因となるという問題があった。
In the step of opening the via hole, a resist pattern is formed on the interlayer insulating film as a mask for opening the via hole, and anisotropic etching is performed using the resist pattern as a mask. At this time, the resist and etching gas are used. Further, the substance sputtered from the lower layer wiring is the main component, and a polymer-like deposit is formed on the sidewall of the via hole. This adhered substance cannot be removed by the ashing process performed for removing the resist, and remains on the side wall thereof. When this polymer-like deposit remains, a normal interface is formed between the lower layer wiring and the upper layer wiring in the via hole during the sputtering of the Al alloy for forming the upper layer wiring following the opening of the via hole. There is a problem in that it prevents the formation and causes poor conduction.

【0004】そこで、従来から、このポリマー状の付着
物を除去するため、前記下層配線上に層間絶縁膜を形成
した後、有機洗浄と呼ばれる洗浄処理が行われている。
この有機洗浄工程では、先ず、加熱した剥離液に半導体
基板を浸し、前記ビアホールの側壁に残存した付着物や
レジストの除去が行われる。この洗浄工程で使用する剥
離液としては、前記付着物の除去効果が向上することか
ら、アミンを主成分とするものが広く使用されている。
Therefore, conventionally, in order to remove the polymer-like deposits, a cleaning process called organic cleaning is performed after forming an interlayer insulating film on the lower layer wiring.
In this organic cleaning step, first, the semiconductor substrate is dipped in a heated stripping solution to remove the deposits and the resist remaining on the sidewalls of the via holes. As the stripping solution used in this washing step, one containing amine as a main component is widely used because the effect of removing the deposits is improved.

【0005】しかしながら、前記アミンを含む剥離液と
水とが混合すると、強アルカリ性となるため、金属が腐
食されてしまう。このため、前記剥離液による剥離処理
後、IPA(イソプロピルアルコール)等のリンス液を
用いて、前記半導体基板から当該剥離液を除去した後、
水洗・乾燥処理を行っている。前記水洗には、QDR
(Quick Dump Rinse;クイックダンプリンス)やオーバ
ーフローリンス等が用いられ、乾燥は、スピンドライヤ
ー等で行われている。
However, if the stripping solution containing the amine is mixed with water, it becomes strongly alkaline and the metal is corroded. Therefore, after the stripping treatment with the stripping solution, the stripping solution is removed from the semiconductor substrate using a rinse solution such as IPA (isopropyl alcohol),
Washed and dried. QDR
(Quick Dump Rinse), overflow rinse or the like is used, and the drying is performed by a spin dryer or the like.

【0006】また、近年では、素子の微細化及び高集積
化に伴い、エレクトロマイグレーション、ストレスマイ
グレーションによる配線の断線が問題となっている。こ
のため、配線材料として、よりマイグレーション耐性の
高い、Cuを含有したAl合金が使用されてきている。
さらには、前記Cuを含有したAl合金に、チタンナイ
トライド(TiN)やチタンタングステン(TiW)等
のバリアメタルを組み合わせた積層構造の配線が用いら
れるようになってきている。
In recent years, with the miniaturization and high integration of elements, disconnection of wiring due to electromigration and stress migration has become a problem. Therefore, an Al alloy containing Cu, which has a higher migration resistance, has been used as a wiring material.
Furthermore, wiring having a laminated structure in which a barrier metal such as titanium nitride (TiN) or titanium tungsten (TiW) is combined with the Al alloy containing Cu has come to be used.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、前記有
機洗浄方法を、Cuを含有したAl合金からなる配線に
適用すると、剥離液処理及びリンス処理後の水洗時に、
当該配線の露出部分からAl2 Cuの析出による電池効
果によってAlが溶出し、当該配線にピット(窪み)が
発生するという問題があった。そして、このピットの発
生は、前記水洗方法や水洗時間、乾燥方法等に大きく依
存するため、水洗を短時間で行うことで、ある程度抑制
することができる。
However, when the above-mentioned organic cleaning method is applied to a wiring made of an Al alloy containing Cu, when the water is washed after the stripping solution treatment and the rinse treatment,
There is a problem that Al is eluted from the exposed portion of the wiring due to the cell effect due to the deposition of Al 2 Cu, and pits (dents) are generated in the wiring. The occurrence of the pits largely depends on the washing method, the washing time, the drying method, etc., and can be suppressed to some extent by performing the washing in a short time.

【0008】ところが、前記水洗時間を短くすると、十
分な洗浄効果を得ることが困難となり、半導体基板上に
有機物が残存したり、パーティクルが除去されずに後工
程での歩留りが低下する原因となるという問題があっ
た。また、前記Al2 Cuの析出を防ぐため、配線の形
成材料であるCuを含有したAl合金におけるCuの含
有量を減らすことも考えられるが、Cu濃度を減らすと
十分なマイグレーション耐性が得られず、微細な配線を
構成する配線材料として使用することが困難であるとい
う問題があった。
However, if the water washing time is shortened, it becomes difficult to obtain a sufficient washing effect, and organic substances may remain on the semiconductor substrate, or particles may not be removed to reduce the yield in the subsequent process. There was a problem. In addition, in order to prevent the precipitation of Al 2 Cu, it is conceivable to reduce the Cu content in the Al alloy containing Cu that is the material for forming the wiring, but if the Cu concentration is reduced, sufficient migration resistance cannot be obtained. However, there is a problem that it is difficult to use it as a wiring material for forming fine wiring.

【0009】さらに、特開昭64−80045号公報に
開示されているように、下層配線上に、シリコン(S
i)の含有量がモル比で0以上2未満である高融点金属
シリサイド層を積層する方法も紹介されている。しかし
ながら、この方法では、高融点金属シリサイド層の成膜
をスパッタ装置で行う必要があるため、プロセスが複雑
になり、製造コストがかかると共に、下層配線と上層配
線との間に形成されるシリサイド膜によってビア抵抗が
変動し易いという問題があった。
Further, as disclosed in JP-A-64-80045, silicon (S
A method of laminating a refractory metal silicide layer having a molar ratio of i) of 0 or more and less than 2 is also introduced. However, in this method, since it is necessary to form the refractory metal silicide layer by a sputtering apparatus, the process is complicated, the manufacturing cost is high, and the silicide film formed between the lower wiring and the upper wiring is complicated. There is a problem that the via resistance easily fluctuates.

【0010】本発明は、このような従来の問題点を解決
することを課題とするものであり、Cuを含有したAl
合金からなる配線を備えた半導体装置を製造する工程
で、露出された配線を洗浄する際に、当該配線にピット
が発生することを抑制すると共に、十分な水洗を行うこ
とが可能な半導体装置の製造方法を提供することを目的
とする。
An object of the present invention is to solve such a conventional problem, and an Al containing Cu.
In a step of manufacturing a semiconductor device having wirings made of an alloy, when cleaning exposed wirings, it is possible to suppress the formation of pits in the wirings and to perform sufficient washing with water. It is intended to provide a manufacturing method.

【0011】[0011]

【課題を解決するための手段】この目的を達成するため
に、請求項1記載の発明は、銅を含むアルミニウム合金
からなる配線を備えた半導体装置の製造方法であって、
前記配線の少なくとも一部を露出する工程と、前記露出
された配線の表面に疎水性処理を行う工程と、前記疎水
性処理後、水洗処理を行う工程と、を含むことを特徴と
する半導体装置の製造方法を提供するものである。
In order to achieve this object, the invention according to claim 1 is a method of manufacturing a semiconductor device provided with a wiring made of an aluminum alloy containing copper.
A semiconductor device comprising: a step of exposing at least a part of the wiring; a step of performing a hydrophobic treatment on the surface of the exposed wiring; and a step of performing a washing treatment after the hydrophobic treatment. The present invention provides a method for manufacturing the same.

【0012】そして、請求項2記載の発明は、請求項1
に係る疎水性処理を、テトラメチルジシラザン(以下、
『TMDS』と記す)、ヘキサメチルジシラザン(以
下、『HMDS』と記す)、トリメチルシリルジエチル
アミン(以下、『TMSEDA』と記す)のいずれかを
用いて行うことを特徴とするものである。また、請求項
3記載の発明は、請求項1に係る疎水性処理を、フッ素
を含むガスを用いて行うものである。
The invention of claim 2 is the same as that of claim 1.
Hydrophobic treatment according to, tetramethyldisilazane (hereinafter,
"TMDS"), hexamethyldisilazane (hereinafter referred to as "HMDS"), or trimethylsilyldiethylamine (hereinafter referred to as "TMSEDA"). Further, the invention according to claim 3 is to perform the hydrophobic treatment according to claim 1 by using a gas containing fluorine.

【0013】さらに、請求項4記載の発明は、前記露出
された配線の表面に酸化膜を形成した後、請求項1ない
し請求項3のいずれか一項に記載の疎水性処理を行うも
のである。そしてまた、請求項5記載の発明は、請求項
4に係る酸化膜を、酸素を用いた熱処理または酸素を用
いたプラズマ処理により形成するものである。
Further, the invention according to claim 4 is to perform the hydrophobic treatment according to any one of claims 1 to 3 after forming an oxide film on the surface of the exposed wiring. is there. The invention according to claim 5 forms the oxide film according to claim 4 by a heat treatment using oxygen or a plasma treatment using oxygen.

【0014】[0014]

【作用】請求項1記載の発明によれば、Cuを含むAl
合金からなる配線の露出された表面に疎水性処理を行う
ことで、当該配線の露出された表面に、疎水性保護膜が
形成される。そして、この疎水性処理を行った後に、水
洗処理を行うことで、前記疎水性保護膜が、当該水洗処
理中に、前記配線を保護するバリアの役目を果たす。従
って、水洗処理中に、前記配線の表面からAlが溶出す
ることが防止される。
According to the invention of claim 1, Al containing Cu
By performing the hydrophobic treatment on the exposed surface of the wiring made of an alloy, a hydrophobic protective film is formed on the exposed surface of the wiring. Then, after the hydrophobic treatment is performed, a water washing treatment is performed, so that the hydrophobic protective film serves as a barrier for protecting the wiring during the water washing treatment. Therefore, it is possible to prevent Al from being eluted from the surface of the wiring during the washing process.

【0015】また、請求項2記載の発明によれば、TM
DS、HMDS、TMSEDA、のいずれかを用いて、
前記疎水性処理を行うことで、水洗処理に対するバリア
効果がさらに向上した疎水性保護膜が、前記配線の表面
に形成される。そして、請求項3記載の発明によれば、
フッ素を含むガスを用いて前記疎水性処理を行うことで
も、前記露出された配線の表面に、水洗処理に対するバ
リア効果がさらに向上した疎水性保護膜が形成される。
According to the second aspect of the invention, the TM
Using any of DS, HMDS, TMSEDA,
By performing the hydrophobic treatment, a hydrophobic protective film having a further improved barrier effect against washing treatment is formed on the surface of the wiring. According to the invention of claim 3,
By performing the hydrophobic treatment using a gas containing fluorine, a hydrophobic protective film having a further improved barrier effect against washing treatment is formed on the exposed surface of the wiring.

【0016】そしてまた、請求項4記載の発明によれ
ば、前記露出された配線の表面に酸化膜を形成した後、
前記疎水性処理を行うことで、前記露出された配線上に
は、酸化膜及び疎水性保護膜が形成される。従って、さ
らに水洗処理に対するバリア効果が向上される。このた
め、前記配線の表面からAlが溶出することが一層効果
的に防止される。
Further, according to the invention of claim 4, after forming an oxide film on the surface of the exposed wiring,
By performing the hydrophobic treatment, an oxide film and a hydrophobic protective film are formed on the exposed wiring. Therefore, the barrier effect against the washing treatment is further improved. Therefore, Al is more effectively prevented from being eluted from the surface of the wiring.

【0017】さらにまた、請求項5記載の発明によれ
ば、請求項4に係る酸化膜を、酸素を用いた熱処理また
は酸素を用いたプラズマ処理により得ることで、水洗処
理に対するバリア効果がさらに向上した酸化膜が形成さ
れる。従って、前記配線の表面からAlが溶出すること
が一層効果的に防止される。
Furthermore, according to the invention of claim 5, the oxide film according to claim 4 is obtained by a heat treatment using oxygen or a plasma treatment using oxygen, whereby the barrier effect against the washing treatment is further improved. Oxide film is formed. Therefore, the elution of Al from the surface of the wiring is more effectively prevented.

【0018】[0018]

【実施例】次に、本発明に係る実施例について、図面を
参照して説明する。 (実施例1)図1ないし図3は、本発明の実施例1に係
る半導体装置の製造工程の一部を示す部分断面図であ
る。
Embodiments of the present invention will now be described with reference to the drawings. (Embodiment 1) FIGS. 1 to 3 are partial sectional views showing a part of a manufacturing process of a semiconductor device according to Embodiment 1 of the present invention.

【0019】図1に示す工程では、半導体基板1上に、
膜厚が6000Å程度の酸化膜2を形成する。次に、酸
化膜2上に、膜厚が500Å程度のTi膜3を形成し、
この上に膜厚が1000Å程度のTiN膜4を積層す
る。次いで、TiN膜4上に、Cuを0.5%含むAl
合金をスパッタ法により堆積し、膜厚が6500Å程度
のCuを含むAl合金(以下、本実施例では、『Cu−
Al合金』という)層5を形成する。
In the process shown in FIG. 1, on the semiconductor substrate 1,
An oxide film 2 having a film thickness of about 6000Å is formed. Next, a Ti film 3 having a film thickness of about 500Å is formed on the oxide film 2,
A TiN film 4 having a film thickness of about 1000 Å is laminated thereon. Then, on the TiN film 4, Al containing 0.5% Cu
An alloy is deposited by a sputtering method, and an Al alloy containing Cu having a film thickness of about 6500Å (hereinafter, in the present embodiment, "Cu-
A layer 5).

【0020】次に、Cu−Al合金層5、TiN膜4及
びTi膜3に所望のパターニングを行い、三層構造を有
する下層配線11を形成する。次いで、酸化膜2上及び
下層配線11の表面に、半導体基板1側から順に、プラ
ズマ酸化膜、SOG(Spin on Glass )膜及びプラズマ
酸化膜からなる層間絶縁膜6を、10000Å程度の膜
厚で形成する。
Next, the Cu-Al alloy layer 5, the TiN film 4 and the Ti film 3 are subjected to desired patterning to form the lower wiring 11 having a three-layer structure. Next, on the oxide film 2 and the surface of the lower layer wiring 11, an interlayer insulating film 6 including a plasma oxide film, an SOG (Spin on Glass) film and a plasma oxide film is formed in order from the semiconductor substrate 1 side with a film thickness of about 10000Å. Form.

【0021】次に、層間絶縁膜6上に、フォトレジスト
膜を塗布し、当該フォトレジスト膜のビアホール(下層
配線11と後の工程で形成する上層配線との接続孔)開
口部に対応する部分を選択的に除去する。次いで、得ら
れたフォトレジストパターンをマスクとして、層間絶縁
膜6に異方性エッチングを行い、この部分の下層配線1
1を露出させてビアホール7を形成する。
Next, a photoresist film is applied on the interlayer insulating film 6, and a portion corresponding to a via hole (a connection hole between the lower layer wiring 11 and an upper layer wiring formed in a later step) opening of the photoresist film. Are selectively removed. Then, using the obtained photoresist pattern as a mask, the interlayer insulating film 6 is anisotropically etched to form the lower layer wiring 1 in this portion.
1 is exposed to form a via hole 7.

【0022】その後、酸素(O2 )を原料ガスとして用
いたアッシングを行い、前記フォトレジストパターンを
除去する。この時、前記ビアホール7の側壁に、ポリマ
ー状の付着物8が残存した。次に、図2に示す工程で
は、図1に示す工程で残存したポリマー状の付着物8を
除去するための有機洗浄工程を行う。この有機洗浄は、
100℃のアミン系の剥離液(MS2001(商品
名);富士ハントエレクトロニクステクノロジー社製)
を満たした槽を2槽用意し、図1に示す工程で得た半導
体装置を各々の槽に5分間浸漬した後、リンス液として
IPAを満たした2槽に、それぞれ5分間浸漬して行っ
た。
Then, ashing using oxygen (O 2 ) as a source gas is performed to remove the photoresist pattern. At this time, the polymer deposit 8 remained on the sidewall of the via hole 7. Next, in the step shown in FIG. 2, an organic cleaning step for removing the polymer-like deposit 8 remaining in the step shown in FIG. 1 is performed. This organic cleaning
Amine-based stripping solution at 100 ° C (MS2001 (trade name); manufactured by Fuji Hunt Electronics Technology Co., Ltd.)
2 tanks were prepared, and the semiconductor device obtained in the step shown in FIG. 1 was immersed in each tank for 5 minutes, and then immersed in 2 tanks filled with IPA as a rinse solution for 5 minutes each. .

【0023】次に、この半導体装置を80℃に加熱した
密閉容器中に装入して、HMDS蒸気に2分間接触さ
せ、前記露出された下層配線11上に、疎水性保護膜9
を形成する。次いで、図3に示す工程では、図2に示す
工程で得た半導体装置に、QDRとオーバーフローの組
合せによる水洗を行い、残留有機物、パーティクル等の
除去を行なう。
Next, this semiconductor device is placed in a closed container heated to 80 ° C. and brought into contact with HMDS vapor for 2 minutes to form a hydrophobic protective film 9 on the exposed lower layer wiring 11.
To form. Next, in the step shown in FIG. 3, the semiconductor device obtained in the step shown in FIG. 2 is washed with water by a combination of QDR and overflow to remove residual organic substances, particles and the like.

【0024】この水洗工程において、露出された下層配
線11上に形成した疎水性保護膜9が、水洗に使用する
水溶液(水)を弾き、下層配線11に前記水溶液が接触
することを防止する。従って、この水洗工程において、
下層配線11からAlが溶出することがない。次に、ス
ピンドライヤーを用いて、前記半導体装置を乾燥した
後、前記疎水性保護膜9を逆スパッタで除去する。
In this water washing step, the hydrophobic protective film 9 formed on the exposed lower layer wiring 11 repels the aqueous solution (water) used for washing and prevents the aqueous solution from coming into contact with the lower layer wiring 11. Therefore, in this water washing process,
Al does not elute from the lower layer wiring 11. Next, after the semiconductor device is dried by using a spin dryer, the hydrophobic protective film 9 is removed by reverse sputtering.

【0025】その後、上層配線を形成する等、所望の工
程を行い半導体装置を完成する。次に、この実施例1で
行った水洗処理における水洗時間(分)と、露出された
下層配線11に発生したピット発生数(個)との関係を
調査した。この結果を図5に示す。 (実施例2)次に、本発明に係る実施例2について図面
を参照して説明する。
Thereafter, desired steps such as formation of upper layer wiring are performed to complete the semiconductor device. Next, the relationship between the rinsing time (minutes) in the rinsing process performed in Example 1 and the number of pits (number) generated in the exposed lower layer wiring 11 was investigated. The result is shown in FIG. Second Embodiment Next, a second embodiment according to the present invention will be described with reference to the drawings.

【0026】図4は、本発明の実施例2に係る半導体装
置の製造工程の一部を示す部分断面図である。なお、実
施例2では、実施例1と同様の素子には、同一の符号を
付し、同様の工程については、その詳細な説明は省略す
る。図4に示す工程では、実施例1の図1に示す工程に
より、ビアホール7の側壁に残存したポリマー状の付着
物8を、図2に示す工程で行った有機洗浄処理により除
去する。
FIG. 4 is a partial sectional view showing a part of the manufacturing process of the semiconductor device according to the second embodiment of the present invention. In the second embodiment, the same elements as those in the first embodiment are designated by the same reference numerals, and detailed description of the same steps will be omitted. In the step shown in FIG. 4, the polymer-like deposits 8 remaining on the sidewalls of the via holes 7 in the step shown in FIG. 1 of Example 1 are removed by the organic cleaning treatment performed in the step shown in FIG.

【0027】次に、前記有機洗浄処理後の半導体装置
を、枚葉式アッシャーに装入し、O2流量=65scc
m、圧力=0.6Torr、マイクロ波パワー=800
W、の条件で60秒間、O2 プラズマ処理を行い、前記
露出された下層配線11上に酸化膜10を形成する。次
いで、酸化膜10が形成された半導体装置を80℃に加
熱した密閉容器中に装入して、HMDS蒸気に2分間接
触させ、酸化膜10上に疎水性保護膜9を形成する。
Next, the semiconductor device after the organic cleaning treatment is loaded into a single-wafer type asher, and the O 2 flow rate = 65 sccc.
m, pressure = 0.6 Torr, microwave power = 800
O 2 plasma treatment is performed for 60 seconds under the condition of W to form the oxide film 10 on the exposed lower layer wiring 11. Next, the semiconductor device having the oxide film 10 formed therein is placed in a closed container heated to 80 ° C. and brought into contact with HMDS vapor for 2 minutes to form the hydrophobic protective film 9 on the oxide film 10.

【0028】次に、実施例1の図3に示す工程と同様の
水洗処理を行い、残留有機物、パーティクル等の除去を
行ない、スピンドライヤを用いて、前記半導体装置を乾
燥する。この水洗工程において、露出された下層配線1
1上に形成した酸化膜10及び疎水性保護膜9が、水洗
に使用する水溶液(水)を弾き、下層配線11に前記水
溶液が接触することを防止する。従って、この水洗工程
において、下層配線11からAlが溶出することがな
い。
Next, the same washing treatment as in the step shown in FIG. 3 of Example 1 is performed to remove residual organic substances, particles and the like, and the semiconductor device is dried using a spin dryer. In this washing step, the exposed lower layer wiring 1
The oxide film 10 and the hydrophobic protective film 9 formed on 1 repel the aqueous solution (water) used for washing and prevent the aqueous solution from coming into contact with the lower layer wiring 11. Therefore, Al is not eluted from the lower layer wiring 11 in this water washing step.

【0029】次いで、疎水性保護膜9及び酸化膜10を
逆スパッタで除去した後、所望の工程を行い、半導体装
置を完成する。次に、この実施例2で行った水洗処理に
おける水洗時間(分)と、露出された下層配線11に発
生したピット発生数(個)との関係を調査した。この結
果を図5に示す。 (実施例3)次に、本発明に係る実施例3について図面
を参照して説明する。
Next, after removing the hydrophobic protective film 9 and the oxide film 10 by reverse sputtering, desired steps are performed to complete the semiconductor device. Next, the relationship between the rinsing time (minutes) in the rinsing process performed in this Example 2 and the number of pits (pieces) generated in the exposed lower layer wiring 11 was investigated. The result is shown in FIG. (Third Embodiment) Next, a third embodiment according to the present invention will be described with reference to the drawings.

【0030】なお、実施例3では、実施例1と同様の素
子には、同一の符号を付し、同様の工程については、そ
の詳細な説明は省略する。先ず、実施例1の図1に示す
工程により、ビアホール7の側壁に残存したポリマー状
の付着物8を、図2に示す工程で行ったIPAを用いた
有機洗浄処理により除去する。
In the third embodiment, the same elements as those in the first embodiment are designated by the same reference numerals, and detailed description of the same steps will be omitted. First, the polymer-like deposit 8 remaining on the sidewall of the via hole 7 is removed by the organic cleaning process using IPA performed in the process shown in FIG. 2 in the process shown in FIG.

【0031】次に、この半導体装置を、大気圧で、40
0℃のCHF3 ガス雰囲気中に、1分間暴露し、前記露
出された下層配線11上に、疎水性保護膜9を形成す
る。次いで、実施例1の図3に示す工程と同様の水洗処
理を行い、残留有機物、パーティクル等の除去を行な
う。この水洗工程において、露出された下層配線11上
に形成された疎水性保護膜9が、水洗に使用する水溶液
(水)を弾き、下層配線11に前記水溶液が接触するこ
とを防止する。従って、この水洗工程において、下層配
線11からAlが溶出することがない。
Next, this semiconductor device is set to 40 at atmospheric pressure.
The film is exposed to a CHF 3 gas atmosphere at 0 ° C. for 1 minute to form the hydrophobic protective film 9 on the exposed lower layer wiring 11. Then, the same washing treatment as in the step shown in FIG. 3 of Example 1 is performed to remove residual organic substances, particles and the like. In this water washing step, the hydrophobic protective film 9 formed on the exposed lower layer wiring 11 repels the aqueous solution (water) used for washing and prevents the lower layer wiring 11 from being contacted with the aqueous solution. Therefore, Al is not eluted from the lower layer wiring 11 in this water washing step.

【0032】次に、スピンドライヤを用いて、前記半導
体装置を乾燥した後、疎水性保護膜9及び酸化膜10を
逆スパッタで除去する。その後、所望の工程を行い、半
導体装置を完成する。次に、この実施例3で行った水洗
処理における水洗時間(分)と、露出された下層配線1
1に発生したピット発生数(個)との関係を調査した。
Next, the semiconductor device is dried using a spin dryer, and then the hydrophobic protective film 9 and the oxide film 10 are removed by reverse sputtering. Then, desired steps are performed to complete the semiconductor device. Next, the washing time (minutes) in the washing treatment performed in this Example 3 and the exposed lower layer wiring 1
The relationship with the number of pits (number) generated in 1 was investigated.

【0033】この結果を図5に示す。 (実施例4)次に、本発明に係る実施例4について図面
を参照して説明する。なお、実施例4では、実施例1と
同様の素子には、同一の符号を付し、同様の工程につい
ては、その詳細な説明は省略する。
The results are shown in FIG. (Fourth Embodiment) Next, a fourth embodiment according to the present invention will be described with reference to the drawings. In the fourth embodiment, the same elements as those in the first embodiment are designated by the same reference numerals, and detailed description of the same steps will be omitted.

【0034】先ず、実施例1の図1に示す工程により、
ビアホール7の側壁に残存したポリマー状の付着物8
を、図2に示す工程で行ったIPAを用いた有機洗浄処
理により除去する。次いで、この有機洗浄処理後の半導
体装置を、枚葉式アッシャーに装入し、O 2 流量=65
sccm、圧力=0.6Torr、マイクロ波パワー=
800W、の条件で60秒間、O2 プラズマ処理を行
い、前記露出された下層配線11上に酸化膜10を形成
する。
First, according to the process shown in FIG.
Polymer-like deposit 8 remaining on the sidewall of the via hole 7
Is an organic cleaning process using IPA performed in the step shown in FIG.
Remove by reason. Then, the semi-conductor after this organic cleaning treatment
Insert the body device into the single-wafer type asher, and 2Flow rate = 65
sccm, pressure = 0.6 Torr, microwave power =
O for 60 seconds under the condition of 800W2Plasma processing
Forming an oxide film 10 on the exposed lower wiring 11
To do.

【0035】次に、この半導体装置を、大気圧で、40
0℃のCHF3 ガス雰囲気中に、1分間暴露し、前記露
出された下層配線11上に、疎水性保護膜9を形成す
る。次いで、実施例1の図3に示す工程と同様の水洗処
理を行い、残留有機物、パーティクル等の除去を行な
う。この水洗工程において、露出された下層配線11上
に形成した酸化膜10及び疎水性保護膜9が、水洗に使
用する水溶液(水)を弾き、下層配線11に前記水溶液
が接触することを防止する。従って、この水洗工程にお
いて、下層配線11からAlが溶出することがない。
Next, this semiconductor device is subjected to 40 at atmospheric pressure.
The film is exposed to a CHF 3 gas atmosphere at 0 ° C. for 1 minute to form the hydrophobic protective film 9 on the exposed lower layer wiring 11. Then, the same washing treatment as in the step shown in FIG. 3 of Example 1 is performed to remove residual organic substances, particles and the like. In this rinsing step, the oxide film 10 and the hydrophobic protective film 9 formed on the exposed lower layer wiring 11 repel the aqueous solution (water) used for rinsing to prevent the aqueous solution from contacting the lower layer wiring 11. . Therefore, Al is not eluted from the lower layer wiring 11 in this water washing step.

【0036】次に、スピンドライヤを用いて、前記半導
体装置を乾燥した後、疎水性保護膜9及び酸化膜10を
逆スパッタで除去する。その後、所望の工程を行い、半
導体装置を完成する。次に、この実施例4で行った水洗
処理における水洗時間(分)と、露出された下層配線1
1に発生したピット発生数(個)との関係を調査した。
Next, the semiconductor device is dried by using a spin dryer, and then the hydrophobic protective film 9 and the oxide film 10 are removed by reverse sputtering. Then, desired steps are performed to complete the semiconductor device. Next, the washing time (minutes) in the washing treatment performed in this Example 4 and the exposed lower layer wiring 1
The relationship with the number of pits (number) generated in 1 was investigated.

【0037】この結果を図5に示す。 (比較例)次に、比較として、本発明に係る疎水性保護
膜9、あるいは、酸化膜10及び疎水性保護膜9が形成
されてない半導体装置に、前記実施例1と同様の水洗処
理を行い、半導体装置(従来品)を製造した。
The results are shown in FIG. (Comparative Example) Next, as a comparison, the hydrophobic protective film 9 according to the present invention, or the semiconductor device on which the oxide film 10 and the hydrophobic protective film 9 are not formed, is subjected to the same washing treatment as in the first embodiment. Then, a semiconductor device (conventional product) was manufactured.

【0038】次いで、この比較例で行った水洗処理にお
ける水洗時間(分)と、露出された下層配線11に発生
したピット発生数(個)との関係を調査した。この結果
を図5に示す。図5より、実施例1ないし実施例4で得
た半導体装置(発明品)は、従来品に比べ、ピット発生
数が大幅に減少したことが立証された。そして、特に、
実施例2及び実施例4で製造した、酸化膜10と疎水性
保護膜9の両方が形成された半導体装置は、ピット数の
発生が極めて減少していることが判る。
Next, the relationship between the rinsing time (minutes) in the rinsing process performed in this comparative example and the number of pits (pieces) generated in the exposed lower layer wiring 11 was investigated. The result is shown in FIG. From FIG. 5, it was proved that the semiconductor devices (invention products) obtained in Examples 1 to 4 had a significantly smaller number of pits than the conventional products. And, in particular,
It can be seen that the number of pits generated is extremely reduced in the semiconductor devices manufactured in Examples 2 and 4 and in which both the oxide film 10 and the hydrophobic protective film 9 are formed.

【0039】これは、露出された下層配線11上に形成
した疎水性保護膜9、あるいは、酸化膜10及び疎水性
保護膜9が、前記水洗処理中にバリアの役目を果たし、
下層配線11の表面からAlが溶出することを防止でき
たためである。なお、実施例1ないし実施例4では、下
層配線11の一部が露出された半導体装置を洗浄する場
合について説明したが、これに限らず、本発明に係る半
導体装置の製造工程で行う配線の洗浄方法は、Cuを含
むAl合金からなる配線が露出している半導体装置であ
れば、パッドホール形成工程、配線形成工程など、種々
の工程で行う配線の洗浄方法に適用することができるこ
とは勿論である。
This is because the hydrophobic protective film 9 formed on the exposed lower wiring 11 or the oxide film 10 and the hydrophobic protective film 9 serve as a barrier during the washing process.
This is because Al could be prevented from being eluted from the surface of the lower layer wiring 11. In addition, in the first to fourth embodiments, the case of cleaning the semiconductor device in which a part of the lower layer wiring 11 is exposed has been described, but the present invention is not limited to this. As a matter of course, the cleaning method can be applied to a wiring cleaning method performed in various steps such as a pad hole forming step and a wiring forming step as long as it is a semiconductor device in which wiring made of an Al alloy containing Cu is exposed. Is.

【0040】また、実施例1及び実施例2では、剥離液
処理及びリンス液処理が終了した半導体装置に、HMD
S蒸気を用いた疎水性処理を行い、疎水性保護膜9を形
成したが、これに限らず、例えば、N2 バブリングによ
りN2 中に気化させたHMDS蒸気を、加熱した前記半
導体装置に接触させてもよい。また、HMDSに代え
て、TMDSやTMSEDAを用いてもよい。そして、
この疎水性保護膜9を形成する際の加熱温度や時間等
は、所望により決定してよい。
In the first and second embodiments, the HMD is applied to the semiconductor device after the stripping solution treatment and the rinse solution treatment.
Performs a hydrophobic treatment with S vapor, has formed the hydrophobic protective film 9, not limited to this, for example, a HMDS vapor vaporized in N 2 by N 2 bubbling, contact with heated said semiconductor device You may let me. Further, TMDS or TMSEDA may be used instead of HMDS. And
The heating temperature, time, etc. when forming the hydrophobic protective film 9 may be determined as desired.

【0041】そしてまた、実施例3及び実施例4では、
剥離液処理及びリンス液処理が終了した半導体装置に、
CHF3 ガスを用いた疎水性処理を行い、疎水性保護膜
9を形成したが、これに限らず、フッ素を含むガスであ
れば、CF4 、CH2 2 、SF6 等、他のガスを用い
て疎水性保護膜9を形成してもよい。また、実施例2及
び実施例4では、疎水性保護膜9を形成する前の半導体
装置に、O2 プラズマ処理を行い、露出された下層配線
11上に酸化膜10を形成したが、これに限らず、酸化
膜10は、例えば、露出された下層配線11に、O2
用いた熱処理を行う等、所望の酸化処理により形成して
よい。
Further, in the third and fourth embodiments,
For semiconductor devices that have been stripped and rinsed,
Hydrophobic treatment using CHF 3 gas was performed to form the hydrophobic protective film 9. However, the present invention is not limited to this, and other gases such as CF 4 , CH 2 F 2 and SF 6 can be used as long as the gas contains fluorine. You may form the hydrophobic protective film 9 using. Further, in Examples 2 and 4, the semiconductor device before the formation of the hydrophobic protective film 9 was subjected to O 2 plasma treatment to form the oxide film 10 on the exposed lower layer wiring 11. Not limited to this, the oxide film 10 may be formed by a desired oxidation process such as performing a heat treatment using O 2 on the exposed lower layer wiring 11.

【0042】そしてまた、実施例2及び実施例4では、
剥離液処理及びリンス液処理が終了した半導体装置の下
層配線11上に酸化膜10を形成したが、これに限ら
ず、酸化膜10は、剥離液処理前の露出された下層配線
11上に形成してもよい。さらに、実施例1ないし実施
例4では、水洗処理後、疎水性保護膜9、酸化膜10を
除去したが、これに限らず、疎水性保護膜9、酸化膜1
0は、所望により必ずしも除去しなくてもよい。
Further, in the second and fourth embodiments,
Although the oxide film 10 is formed on the lower layer wiring 11 of the semiconductor device after the stripping solution treatment and the rinse solution treatment, the present invention is not limited to this, and the oxide film 10 is formed on the exposed lower layer wiring 11 before the stripping solution treatment. You may. Further, in Examples 1 to 4, the hydrophobic protective film 9 and the oxide film 10 were removed after the water washing treatment, but the present invention is not limited to this, and the hydrophobic protective film 9 and the oxide film 1 are not limited thereto.
0 may not necessarily be removed if desired.

【0043】そしてまた、実施例1ないし実施例4で行
った剥離液処理及びリンス液処理は一例であり、本発明
に係る半導体装置の洗浄方法で行う剥離液処理及びリン
ス液処理は、通常行われている方法に準じて行えばよ
い。そして、前記剥離液としては、例えば、アルキルピ
ロリドン及びトリエタノールアミンを主成分とするも
の、ジエチレングリコールモノブチルエーテル及びモノ
エタノールアミンを主成分とするもの、N−メチル−2
−ピロリドン(NMP)及びジメチルスルホキシドを主
成分とするもの等、が挙げられる。
Further, the stripping solution treatment and the rinsing solution treatment carried out in the first to fourth embodiments are only examples, and the stripping solution treatment and the rinsing solution treatment carried out by the semiconductor device cleaning method according to the present invention are usually performed. It may be performed according to the known method. And as the above-mentioned stripping solution, for example, one containing alkylpyrrolidone and triethanolamine as main components, one containing diethylene glycol monobutyl ether and monoethanolamine as main components, and N-methyl-2
-Pyrrolidone (NMP) and those containing dimethyl sulfoxide as a main component, and the like.

【0044】また、前記リンス液としては、例えば、I
PA、メタノール、エタノール等が挙げられる。そし
て、実施例1ないし実施例4では、疎水性保護膜9が形
成された半導体装置に、QDRとオーバーフローの組合
せによる水洗を行ったが、これに限らず、例えば、QD
Rのみを使用した水洗、オーバーフローリンスによる水
洗、25℃の純水を使用した水洗等、種々の水洗方法や
その組合せによる水洗を行うことができる。
As the rinse liquid, for example, I
Examples include PA, methanol, ethanol and the like. Then, in Examples 1 to 4, the semiconductor device having the hydrophobic protective film 9 formed thereon was washed with water by a combination of QDR and overflow. However, the present invention is not limited to this.
Washing with various washing methods and combinations thereof, such as washing with R only, washing with overflow rinse, and washing with pure water at 25 ° C. can be performed.

【0045】また、実施例1ないし実施例4では、前記
水洗処理後に、スピンドライヤーを用いた乾燥を行った
が、これに限らず、IPAベーパーを用いた乾燥や、温
水引き上げによる乾燥等、種々の乾燥方法を行うことが
できる。
Further, in Examples 1 to 4, drying using a spin dryer was performed after the water washing treatment, but not limited to this, drying using IPA vapor, drying by pulling warm water, and the like can be performed. The drying method can be performed.

【0046】[0046]

【発明の効果】以上説明したように、請求項1に係る半
導体装置の製造方法は、Cuを含むAl合金からなる配
線の表面に疎水性処理を行うため、当該配線の表面に疎
水性保護膜を形成することができる。そして、この疎水
性処理を行った後に水洗処理を行うため、前記疎水性保
護膜が、当該水洗処理中にバリアの役目を果たし、前記
配線の表面からAlが溶出することを防止することがで
きる。このため、前記配線層にピットが発生することを
抑制することができ、十分な水洗を行うことが可能とな
る。この結果、高精度で信頼性の高い半導体装置を効率
良く製造することが可能となる。
As described above, in the method for manufacturing a semiconductor device according to the first aspect, since the surface of the wiring made of the Al alloy containing Cu is subjected to the hydrophobic treatment, the surface of the wiring is covered with the hydrophobic protective film. Can be formed. Then, since the water washing treatment is performed after the hydrophobic treatment, the hydrophobic protective film serves as a barrier during the water washing treatment, and it is possible to prevent Al from being eluted from the surface of the wiring. . Therefore, it is possible to prevent the formation of pits in the wiring layer, and it is possible to perform sufficient water washing. As a result, it is possible to efficiently manufacture a highly accurate and highly reliable semiconductor device.

【0047】また、請求項2記載の発明によれば、TM
DS、HMDS、TMSEDA、のいずれかを用いて前
記疎水性処理を行うことで、前記配線の表面に、よりバ
リア効果の高い良好な疎水性保護膜を形成することがで
きる。この結果、高精度で信頼性の高い半導体装置を、
より効率良く製造することが可能となる。さらにまた、
請求項3記載の発明によれば、フッ素を含むガスを用い
て前記疎水性処理を行うことでも、前記配線の表面に、
よりバリア効果の高い良好な疎水性保護膜が形成するこ
とができる。この結果、高精度で信頼性の高い半導体装
置を、より効率良く製造することが可能となる。
According to the second aspect of the invention, the TM
By performing the hydrophobic treatment using any one of DS, HMDS and TMSEDA, it is possible to form a good hydrophobic protective film having a higher barrier effect on the surface of the wiring. As a result, a highly accurate and highly reliable semiconductor device
It is possible to manufacture it more efficiently. Furthermore,
According to the invention of claim 3, by performing the hydrophobic treatment using a gas containing fluorine, the surface of the wiring is
A good hydrophobic protective film having a higher barrier effect can be formed. As a result, a highly accurate and highly reliable semiconductor device can be manufactured more efficiently.

【0048】そしてまた、請求項4記載の発明によれ
ば、前記配線の表面に酸化膜を形成した後、前記疎水性
処理を行うことで、当該配線層の表面に対するバリア効
果をより向上することができる。従って、前記配線層の
表面からAlが溶出することを一層効果的に防止するこ
とができる。この結果、高精度で信頼性の高い半導体装
置を、さらに効率良く製造することが可能となる。
According to the fourth aspect of the present invention, by further forming the oxide film on the surface of the wiring and then performing the hydrophobic treatment, the barrier effect on the surface of the wiring layer is further improved. You can Therefore, the elution of Al from the surface of the wiring layer can be prevented more effectively. As a result, a highly accurate and highly reliable semiconductor device can be manufactured more efficiently.

【0049】また、請求項5記載の発明によれば、前記
酸化膜を、酸素を用いた熱処理または酸素を用いたプラ
ズマ処理により得ることで、水洗処理に対するバリア効
果がさらに向上した酸化膜を得ることができる。従っ
て、前記配線の表面からAlが溶出することが一層効果
的に防止することができる。この結果、高精度で信頼性
の高い半導体装置を、さらに効率良く製造することが可
能となる。
According to the fifth aspect of the invention, the oxide film is obtained by heat treatment using oxygen or plasma treatment using oxygen, so that an oxide film having a further improved barrier effect against water washing treatment is obtained. be able to. Therefore, the elution of Al from the surface of the wiring can be prevented more effectively. As a result, a highly accurate and highly reliable semiconductor device can be manufactured more efficiently.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1にかかる半導体装置の製造工
程の一部を示す部分断面図である。
FIG. 1 is a partial cross-sectional view showing a part of a manufacturing process of a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の実施例1にかかる半導体装置の製造工
程の一部を示す部分断面図である。
FIG. 2 is a partial cross-sectional view showing a part of the manufacturing process of the semiconductor device according to the first embodiment of the invention.

【図3】本発明の実施例1にかかる半導体装置の製造工
程の一部を示す部分断面図である。
FIG. 3 is a partial cross-sectional view showing a part of the manufacturing process of the semiconductor device according to the first embodiment of the present invention.

【図4】本発明の実施例2にかかる半導体装置の製造工
程の一部を示す部分断面図である。
FIG. 4 is a partial cross-sectional view showing a part of the manufacturing process of the semiconductor device according to the second embodiment of the invention.

【図5】本発明の実施例1ないし実施例4における水洗
時間とピット発生数との関係、従来品の水洗時間とピッ
ト発生数との関係を示す図である。
FIG. 5 is a diagram showing the relationship between the washing time and the number of pits, and the relationship between the washing time and the number of pits of a conventional product in Examples 1 to 4 of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 酸化膜 3 Ti膜 4 TiN膜 5 Cu−Al合金層 6 層間絶縁膜 7 ビアホール 8 ポリマー状の付着物 9 疎水性保護膜 10 酸化膜 11 下層配線 DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Oxide film 3 Ti film 4 TiN film 5 Cu-Al alloy layer 6 Interlayer insulating film 7 Via hole 8 Polymer deposit 9 Hydrophobic protective film 10 Oxide film 11 Lower layer wiring

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 銅を含むアルミニウム合金からなる配線
を備えた半導体装置の製造方法であって、 前記配線の少なくとも一部を露出する工程と、前記露出
された配線の表面に疎水性処理を行う工程と、前記疎水
性処理後、水洗処理を行う工程と、を含むことを特徴と
する半導体装置の製造方法。
1. A method of manufacturing a semiconductor device having a wiring made of an aluminum alloy containing copper, comprising: exposing at least a part of the wiring; and subjecting the exposed surface of the wiring to a hydrophobic treatment. A method of manufacturing a semiconductor device, comprising: a step; and a step of performing a water washing treatment after the hydrophobic treatment.
【請求項2】 前記疎水性処理は、テトラメチルジシラ
ザン、ヘキサメチルジシラザン、トリメチルシリルジエ
チルアミン、のいずれかを用いて行うことを特徴とする
請求項1記載の半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the hydrophobic treatment is performed using any one of tetramethyldisilazane, hexamethyldisilazane, and trimethylsilyldiethylamine.
【請求項3】 前記疎水性処理は、フッ素を含むガスを
用いて行うことを特徴とする請求項1記載の半導体装置
の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein the hydrophobic treatment is performed using a gas containing fluorine.
【請求項4】 前記露出された配線の表面に酸化膜を形
成した後、前記疎水性処理を行うことを特徴とする請求
項1ないし請求項3のいずれか一項に記載の半導体装置
の製造方法。
4. The manufacturing of the semiconductor device according to claim 1, wherein after the oxide film is formed on the surface of the exposed wiring, the hydrophobic treatment is performed. Method.
【請求項5】 前記酸化膜は、酸素を用いた熱処理また
は酸素を用いたプラズマ処理により形成することを特徴
とする請求項4記載の半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 4, wherein the oxide film is formed by heat treatment using oxygen or plasma treatment using oxygen.
JP15966693A 1992-12-24 1993-06-29 Manufacture of semiconductor device Pending JPH06244182A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15966693A JPH06244182A (en) 1992-12-24 1993-06-29 Manufacture of semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP34447492 1992-12-24
JP4-344474 1992-12-24
JP15966693A JPH06244182A (en) 1992-12-24 1993-06-29 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH06244182A true JPH06244182A (en) 1994-09-02

Family

ID=26486387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15966693A Pending JPH06244182A (en) 1992-12-24 1993-06-29 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH06244182A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339019B1 (en) 1998-02-12 2002-01-15 Nec Corporation Method of manufacturing semiconductor device having reduced connection failure between wiring layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339019B1 (en) 1998-02-12 2002-01-15 Nec Corporation Method of manufacturing semiconductor device having reduced connection failure between wiring layers

Similar Documents

Publication Publication Date Title
JP4557479B2 (en) Photoresist removal process using forming gas plasma
KR101082993B1 (en) Separation-material composition for photo-resist and manufacturing methods of semiconductor device
US5498768A (en) Process for forming multilayer wiring
US7192878B2 (en) Method for removing post-etch residue from wafer surface
US6204192B1 (en) Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
EP0918081B1 (en) Etching composition and use
US7462565B2 (en) Method of manufacturing semiconductor device
US20060246717A1 (en) Method for fabricating a dual damascene and polymer removal
US7122484B2 (en) Process for removing organic materials during formation of a metal interconnect
US6692580B2 (en) Method of cleaning a dual damascene structure
US20050239286A1 (en) Two-step stripping method for removing via photoresist during the fabrication of partial-via dual damascene features
US5248384A (en) Rapid thermal treatment to eliminate metal void formation in VLSI manufacturing process
JPH11312734A (en) Forming method and structure of contact to copper layer inside insulating layer via of semiconductor wafer
JP4086567B2 (en) Manufacturing method of semiconductor device
JPH07230993A (en) Wiring forming method of semiconductor device
JPH06244182A (en) Manufacture of semiconductor device
US20050191767A1 (en) Focused ion beam circuit repair using a hardmask and wet chemistry
JP4559565B2 (en) Method for forming metal wiring
JPH0697172A (en) Cleaning method for semiconductor device
JPH06208996A (en) Cleaning method for semiconductor device
JP4205489B2 (en) Manufacturing method of semiconductor device
JPH05121378A (en) Method of manufacturing semiconductor device
TW472319B (en) Method for removing residuals after etching
KR0135844B1 (en) Multilayer wiring method of semiconductor device
JP2004296620A (en) Process for fabricating semiconductor device