JPH06243262A

JPH06243262A - 画像処理装置

Info

Publication number: JPH06243262A
Application number: JP5055020A
Authority: JP
Inventors: Naohito Shiraishi; 尚人白石; Tatsuya Fujii; 達也藤井; Masanobu Fukushima; 正展福島; Tatsuya Nakajima; 達也中島; Yasuhiro Izawa; 康浩井澤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1993-02-19
Filing date: 1993-02-19
Publication date: 1994-09-02
Anticipated expiration: 2016-12-17
Also published as: JP3240447B2; US5448690A

Abstract

(57)【要約】【目的】この発明は、メモリ容量を小さくし且つ高速
な処理が行える画像処理装置を提供することをその目的
とする。【構成】スクリーン画面をスキャンライン方向に３個
の階層に分割し、最上位のＨ領域において、その領域に
かかるポリゴン辺ペアを摘出するとともにポリゴンの辺
情報に基づきスキャンライン上にペアとなる辺ペアを算
出するＨバンドポリゴン辺ペア摘出装置３１Ｈと、中間
層のＭ領域において、摘出された辺ペアがその領域にか
かるか否か判断し、かかる辺ペアを下位のＬ領域に転送
するＭバンドポリゴン辺ペア選択装置３１Ｍと、Ｌ領域
において、辺ペアがその領域にかかるか否か判断し、か
かる辺ペアに対して、ポリゴン辺ペアメモリ３２より垂
直補間に必要なパラメータを転送するＬバンドポリゴン
辺ペア選択装置３１Ｌと、このデータに基づいてポリゴ
ン辺の傾きを算出し、スキャンライン上の右交点、左交
点を補間して算出する垂直補間演算装置と、を備えてな
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、画像処理装置、とく
にポリゴンの画像情報に基き画像信号をリアルタイムに
出力することができるワークステーション、ゲーム機器
等の３次元コンピュータグラフィックスにおける画像処
理装置に関する。

【０００２】

【従来の技術】画像処理装置は、外部から供給される画
像情報に基きＣＲＴ表示用各種画像信号を合成出力する
ものであり、単に２次元的な平面画像ばかりでなく、立
体の２次元画像、即ち、疑似３次元画像信号を合成出力
することができることから、例えば３次元画像用のゲー
ム機器、コンピュータグラフィックス等幅広く用いられ
ている。

【０００３】従来、この種画像処理装置としては、ビッ
ト・マップ・ディスプレイ（グラフィックディスプレ
イ）の手法を用いており、このためＣＲＴ画像の全ピク
セル（画素）に１対１に対応する記憶エリアを有するビ
ットマップメモリが設けられている。このメモリの各記
憶エリアに、一画面に表示する全ピクセル情報が書き込
まれ、例えばコンピュータグラフィックス等において、
任意の図形を表示する場合には、画面上にポリゴンの輪
郭を描き、その内部をメモリに書き込まれた指定色で塗
り潰していくという作業が行われている。そのため、ポ
リゴン数が増えると、大容量のメモリを必要とすると共
に、リアルタイムの処理ができないという問題がある。

【０００４】特開昭６２−２３１３７９号公報（国際特
許分類Ｇ０６Ｆ１５／６２）には、供給される図形の
輪郭線情報に基づき、画像信号をリアルタイムで合成出
力することが可能な画像合成装置が開示されている。こ
の画像合成装置は、ＣＲＴ表示用の図形の輪郭線が各水
平走査線に対応して設けられた水平走査記憶エリア内に
その優先度を伴い順次書込み記憶される輪郭点情報記憶
手段と、水平走査信号に同期して、その垂直走査位置に
対応する水平走査記憶エリアから各輪郭情報に含まれて
いる付随データを読出し、読出された付随データをその
優先度に従って各アドレスに書き込み記憶するインデッ
クスメモリと、水平走査信号に同期して、その垂直走査
位置と対応する水平走査記憶エリアから各輪郭情報に含
まれる輪郭点ぺアを順次読出し、水平走査は各輪郭点ペ
アの指定する領域内で行われる場合に、対応する付随デ
ータの読出しアドレスをその優先度に基づきインデック
スメモリへ出力する読出しアドレス発生手段と、を含
み、供給される図形の輪郭点情報に基づき、ＣＲＴ表示
用の画像信号をリアルタイムで合成出力するものであ
る。

【０００５】

【発明が解決しようとする課題】上述した画像合成装置
でのフィールドプロセッサでは、ポリゴンを順次デジタ
ル微分解析（ＤＤＡ）で処理し、その演算結果をフレー
ムメモリに格納している。このフレームメモリは、全て
のポリゴンの処理が終了したとき、１スキャンライン上
のポリゴン辺のＸ始点、Ｘ終点と、その属性が判る付随
情報を格納する必要があるため、大容量のメモリを必要
とし、メモリのコストが高くなるという欠点がある。特
に、ポリゴンの付随情報が多くなればなるほど、メモリ
の容量は飛躍的に増大し、装置におけるメモリ負担がき
わめて大きくなるという問題があった。

【０００６】この発明は、上述した従来の問題点を解消
し、メモリ容量を小さくし且つ高速な処理が行える画像
処理装置を提供することをその目的とする。

【０００７】

【課題を解決するための手段】この発明の画像処理装置
は、少なくともポリゴンを構成するＸ，Ｙ端点情報を格
納したスクリーンメモリと、各ポリゴンの優先度に従っ
て、ソートされたポリゴン番号を格納したソートメモリ
と、スクリーン画面をスキャンライン方向にｎ個の階層
に分割し、前記ソートメモリをアクセスし、その値に対
応するポリゴンの端点のデータをスクリーンメモリより
読み出し、最上位の領域において、その領域にかかるポ
リゴン辺ペアを摘出するとともにポリゴンの辺情報に基
づきスキャンライン上にペアとなる辺ペアを算出するポ
リゴン辺摘出手段と、スキャンライン上のポリゴンの始
点、終点データを格納するポリゴン辺ペアメモリと、階
層的な領域の中間層の領域において、摘出されたポリゴ
ン辺ペアがその領域にかかるか否か判断し、かかるポリ
ゴン辺ペアを下位の階層的な領域に転送する手段と、最
下位の階層的な領域において、そのポリゴン辺ペアがそ
の領域にかかるか否か判断し、かかるポリゴン辺ペアに
対して、前記ポリゴン辺ペアメモリより垂直補間に必要
なパラメータを転送するポリゴン辺ペアデータ転送手段
と、このデータに基づいてポリゴン辺の傾きを算出し、
スキャンライン上の右交点、左交点を補間して算出する
垂直補間演算手段と、ポリゴン図形を表示する表示手段
のスキャンラインに同期してポリゴンをドットデータと
して出力する手段と、を備えてなる。

【０００８】更に、上記画像処理装置のポリゴン辺摘出
手段は、ポリゴンを構成するＸ，Ｙ端点情報及びポリゴ
ンの辺情報に基づいてポリゴンを構成する各辺の線ベク
トルの方向を求める手段と、この求めた線ベクトルの方
向により各辺を左辺または右辺の２つの群に分割する手
段と、分割した辺が左辺であるごとにカウントアップさ
れる左辺カウンタと、左辺の辺情報を格納する左辺メモ
リと、分割した辺が右辺であるごとにカウントアップさ
れる右辺カウンタと、右辺の辺情報を格納する右辺メモ
リと、左辺メモリ及び右辺メモリに格納された辺につい
て、スキャンラインに従ってソートし、左辺カウンタ、
右辺カウンタのカウンタ数に基いてポリゴンに対応する
辺ペアを算出する手段とを備えるとよい。

【０００９】

【作用】この発明は多角形スキャンアルゴリズムを基本
として凸多角形にだけ処理を制限し、スクリーン画面に
対して、階層的な領域に分割し、上位の領域から、その
領域にかかるポリゴン辺ペアを摘出し、その領域内に表
示されるポリゴン辺ペアを制限することにより、領域単
位のパイプライン演算により、フレームメモリを用いず
に、１ライン上のポリゴン数を多く処理することが可能
とする。

【００１０】

【実施例】以下、この発明の実施例につき図面を参照し
て説明する。まず、この発明が用いられる疑似３次元画
像処理装置の全体構成について説明する。

【００１１】図１は、この発明を用いた疑似３次元画像
処理装置の全体構成を示すブロック図であり、この装置
は例えば、レーシングゲームや飛行機の操縦シュミレー
ションなどのゲーム機器に用いて好適な一例が示されて
いる。図１に従いこの発明の全体構成ついて説明する。

【００１２】この実施例においては、ＣＰＵより各種条
件のシュミレーション画像を複数のポリゴンの情報とし
て、ポリゴン端点メモリ９に与えられえる。各ポリゴン
は、例えば図１３に示すように、各端点からのベクトル
情報を組み合わせて表現される。ＣＰＵは、あらゆる物
体が複数のポリゴンの集合体として表現され、このポリ
ゴンの各端点を示す端点情報及びこのポリゴンに対応し
て夫々模様が施されたマッピングメモリの端点情報並び
にカラー情報等のデータが格納されたワールドメモリ
（図示しない）からデータを読み出し、ハンドルアクセ
ス等で構成された操作部（図示しない）の操作内容に基
いて変換された電気信号に基いて、この状況に応じた状
況データを演算し、幾何変換装置８データを与える。

【００１３】幾何変換装置８は、ＣＰＵからの命令に従
い、ワールドメモリに格納されている各種ポリゴンデー
タを参照しながら、ポリゴン端点メモリ９からデータを
読み出し、視野変換、透視投影変換により各ポリゴンの
端点座標を幾何変換し、そのＸ、Ｙの２次元座標をスク
リーンメモリ１に格納する。また、ポリゴン中心の視野
変換された代表値すなわち、そのポリゴンの視点からの
距離の代表値（Ｚ値）を決定し、代表値の小さいポリゴ
ンから順に優先度の高いポリゴンとしてソートし、ソー
トメモリ２にポリゴン番号を出力する。

【００１４】スクリーンメモリ１には、幾何変換装置８
により算出された２次化された各ポリゴンの端点情報が
格納される。このスクリーンメモリ１には、ポリゴンの
端点に夫々対応するＲ、Ｇ、Ｂなどのカラー情報等の属
性データが含まれる。

【００１５】ソートメモリ２はポリゴン中心の視野変換
された優先度（Ｚ値）に従いソートされ、ポリゴンのＺ
値の小さい順序にポリゴンアドレスが格納されている。
ソートメモリ２に格納されている優先度（ソートアドレ
ス）に従ったポリゴンの順序に基いて描画処理装置３は
スクリーン画面のＹ方向に分割された処理領域に含まれ
るポリゴンに対してスクリーンメモリ１よりポリゴン端
点情報を読み出して、表示装置が必要とするスキャンラ
インにかかるポリゴンのＸ始点とＸ終点を算出する。こ
の描画処理装置３の詳細については、後述する。

【００１６】ラインメモリ５０は、前述した描画処理装
置３により表示される各ポリゴンの左辺、右辺のＸアド
レス、すなわちＸ始点とＸ終点及びその属性データを格
納する。

【００１７】ラインメモリ５０からのデータが表示処理
装置７に転送され、表示処理装置７は、ＣＲＴ１０の走
査線（スキャンライン）に同期してポリゴンをドットデ
ータとして出力するものである。

【００１８】次に、この発明の要部である描画処理装置
３について、図２を参照して説明する。

【００１９】スクリーンメモリ１及びソートメモリ２よ
り夫々データが描画処理装置３のポリゴン辺ペア摘出装
置３１へ与えられる。ポリゴン辺ペア摘出装置３１は、
ソートメモリ２を順次アクセスして、その値により、ス
クリーンメモリ１より対応するポリゴン端点のデータを
読み出す。この時、この発明のポリゴン辺ペア摘出装置
３１はスクリーン画面をスキャンライン方向にｎ分割、
すなわちｎ個の階層に分割して、最上位の領域におい
て、その領域にかかるポリゴン辺ペアを摘出し、摘出さ
れたポリゴン辺ペアに対して、階層的な領域の中間層に
おいて、そのポリゴン辺ペアがかかるか否か判断し、か
かるポリゴン辺ペアを下位の階層的な領域に転送し、最
下位の階層的な領域において、そのポリゴン辺ペアがか
かるか否か判断し、かかるポリゴン辺ペアに対して、垂
直補間に必要なパラメータを転送する。また、このポリ
ゴン辺ペア摘出装置３１は、スクリーンより、はみ出し
たポリゴンに簡単なクリッピング処理を行い各辺毎にポ
リゴン端点情報を選択する。

【００２０】そして、各辺毎のポリゴンの端点情報を垂
直補間演算装置３６へ転送し、垂直補間演算装置３６
は、まずスキャンライン上にペアとなるエッジペアを夫
々算出する。

【００２１】垂直補間演算装置３６は、ポリゴン辺ペア
摘出装置３１より受け取ったデータから２辺間のスキャ
ンライン上のポリゴンＸ左交点(ＸＬ)とＸ右交点(ＸＲ)
を後述する演算式に基き求め、可視／非可視判定処理装
置４へ転送し、可視のポリゴンデータのみラインメモリ
５０へ転送する。

【００２２】これらの各装置はコントローラにより制御
される。これらコントローラは図２１ないし図２８に示
すフローチャートに基いて、動作を制御する。

【００２３】上記ポリゴン辺ペア摘出装置３１の具体的
構成につき図３を参照して説明する。この発明における
ポリゴン辺ペア摘出装置３１は、スクリーン画面に対し
て、階層的な領域に分割し、上位の領域から、その領域
にかかるポリゴン辺ペアを摘出する。すなわち図１２に
示すように、この実施例では、まずスクリーン面をＨバ
ンド領域に分け、このＨバンドを更にＭバンドに、この
Ｍバンドを更にＬバンドに分割している。そして、その
領域内に表示されるポリゴン辺ペアを制限し、領域単位
のパイプライン演算により、フレームメモリを用いず
に、１ライン上のポリゴン数を多く処理することを可能
としたものである。

【００２４】図１２に示すように、この実施例において
は、スクリーン面を８つのＨバンド領域に分割し、１つ
のＨバンド領域は４つのＭバンド領域で構成される。更
に、１つのＭバンド領域は４つのＬバンド領域に、１つ
のＬバンド領域は４つのラインで構成されている。

【００２５】スクリーンメモリ１からのデータは、Ｈバ
ンドポリゴン辺ペア摘出装置３１Ｈに与えられる。Ｈバ
ンドポリゴン辺ペア摘出装置３１Ｈは、図１２で示すス
クリーンを分割した時の一番上位のバンドであるＨバン
ドの領域内若しくは、この領域にかかる全てのポリゴン
辺に対して、ポリゴン辺ペアを算出する。この算出した
ポリゴン辺ペアは、図１９（ａ）に示すようにフォマッ
トされたポリゴン辺ペアメモリ３２に格納されると共
に、同じく図１９（ｂ）に示すようにフォマットされた
第２アドレス（ＡＤ２）メモリ３３に格納される。

【００２６】続いて、スクリーンメモリ１からのデータ
は、Ｍバンドポリゴン辺ペア選択装置３１Ｍに与えられ
る。Ｍバンドポリゴン辺ペア選択装置３１Ｍは、図１２
のようにスクリーンを分割した時の２番目のバンドであ
るＭバンドの領域内若しくはこの領域にかかる全てのポ
リゴンをＡＤ２メモリ３３より選び出して、アドレス
（ＡＤ）メモリ３４に書き込む。ＡＤメモリ３４は、図
１９（ｃ）に示すようにフォーマットされており、Ｍバ
ンド領域にかかるポリゴン辺ペアのＡＤ２メモリ３３の
アドレスを格納している。

【００２７】尚、このＭバンドポリゴン辺ペア選択装置
を数段持つことにより、さらに多くのポリゴンに対して
処理することができる。

【００２８】そして、Ｌバンドポリゴン辺ペア選択装置
３１Ｌにおいて、図１２に示すようにスクリーンを分割
する時の最終バンドであるＬバンドにかかるポリゴン全
てをＡＤメモリ３４より選び出し、それに対応するポリ
ゴン辺ペアのパラメータをポリゴン辺ペアメモリ３２よ
り読み出し垂直補間演算装置３６へ転送する。

【００２９】これら各装置はコントローラ３５にて制御
される。このコントローラ３５は図２１〜図２６に示す
フローに従って、各装置を制御する。

【００３０】次に、垂直補間演算装置３６について、図
４を参照して説明する。左辺、右辺にそれぞれ分割され
たポリゴンの端点情報が垂直補間演算装置３６のパラメ
ータ処理装置３６１に転送される。パラメータ処理装置
３６１では、ポリゴン辺ペアの始点、終点アドレス（Ｘ
ＬＳ，ＸＬＥ）（ＸＲＳ，ＸＲＥ）から各ポリゴン辺の
傾き（ＤＤＸＬ，ＤＤＸＲ）を算出する。この算出した
各ポリゴン辺の傾きと各ポリゴンの左辺、右辺のＸ始
点、Ｙ始点、Ｙ終点データ及び属性とがスキャンライン
演算装置３６２に出力される。また、各ポリゴン辺の傾
き（ＤＤＸＬ，ＤＤＸＲ）はポリゴン辺ペアメモリ３２
に書き込まれる。

【００３１】パラメータ処理装置３６１においては、例
えば、図１５に示すポリゴンにおいて、それぞれ（ｂ）
（ｃ）（ｄ）の状況のポリゴン辺ペアについて、各パラ
メータを下記数式の演算式により算出する。

【００３２】

【数１】（ｂ）の場合

【００３３】

【数２】（Ｃ）の場合

【００３４】

【数３】（Ｄ）の場合

【００３５】上記各演算式に応じて、パラメータ処理装
置３６１は算出した各ポリゴン辺の傾き（ＤＤＸＬ，Ｄ
ＤＸＲ）とポリゴン辺ペアの始点、終点アドレス（ＸＬ
Ｓ，ＸＬＥ）（ＸＲＳ，ＸＲＥ）、Ｙ始点データ（ＹＳ
Ｓ）、Ｙ終点データ（ＹＥＥ）及び属性とをスキャンラ
イン演算装置３６２に転送する。

【００３６】パラメータ処理装置３６１の具体的構成例
を図７に示す。この図７に示すように、ポリゴン辺ペア
摘出装置３１から転送されたポリゴン辺ペアの始点アド
レス（ＸＬＳ，ＸＲＳ）がレジスタ３６１ａ、３６１ｇ
に格納されると共に、減算器３６１ｂ，３６１ｈの一入
力として与えられる。減算器３６１ｂ，３６１ｈの他入
力としてポリゴン辺ペアの終点アドレス（ＸＬＥ，ＸＲ
Ｅ）が与えられる。

【００３７】また、ポリゴン辺ペア摘出装置３１から転
送されたポリゴン辺ペアの始点アドレス（ＹＬＳ，ＹＲ
Ｓ）がレジスタ３６１ｅ、３６１ｋに格納されると共
に、減算器３６１ｃ，３６１ｉの一入力として与えられ
る。減算器３６１ｃ，３６１ｉの他入力としてポリゴン
辺ペアの終点アドレス（ＹＬＥ，ＹＲＥ）が与えられ
る。

【００３８】減算器３６１ｂ，３６１２ｃの演算結果
が、それぞれ除算器３６１ｄに与えられ、この除算器３
６１ｄより、傾きＤＤＸＬが出力される。また、減算器
３６１ｈ，３６１ｉの演算結果が、それぞれ除算器３６
１ｊに与えられ、、この除算器３６１ｊより、傾きＤＤ
ＸＲが出力される。

【００３９】Ｙ始点データ（ＹＳＳ）、Ｙ終点データ
（ＹＥＥ）及び属性（ＣＯＬＯＲ等）はレジスタ３６１
ｆ，ｌ，レジスタ３６１ｍ，３６１ｎにそれぞれ与えら
れ、各レジスタからスキャンライン演算装置３６２へパ
ラメータとして出力される。垂直補間演算装置３６のス
キャンライン演算装置３６２に与えられる。スキャンラ
イン演算装置３６２は、例えば図１５の（ｂ）（ｃ）
（ｄ）の夫々の状況のポリゴンエッジペアについて、下
記数式の演算式により算出する。

【００４０】

【数４】（ｂ）の場合ＸＬ＝ＤＤＸＬ×（Ｙ2−Ｙ）＋Ｘ１ＸＲ＝ＤＤＸＲ×（Ｙ4−Ｙ）＋Ｘ１

【００４１】

【数５】（Ｃ）の場合ＸＬ＝ＤＤＸＬ×（Ｙ2−Ｙ）＋Ｘ１ＸＲ＝ＤＤＸＲ×（Ｙ3−Ｙ）＋Ｘ１

【００４２】

【数６】（Ｄ）の場合ＸＬ＝ＤＤＸＬ×（Ｙ3−Ｙ）＋Ｘ2 ＸＲ＝ＤＤＸＲ×（Ｙ3−Ｙ）＋Ｘ１

【００４３】上記各演算式に応じて、スキャンライン演
算装置３６２は、図１８に示すように、Ｘ始点（Ｘ
Ｌ）、Ｘ終点（ＸＲ）をＹのスタートからエンドまで算
出し、可視／非可視処理判定装置４に転送し、可視のポ
リゴンデータのみラインメモリ５０に転送する。

【００４４】スキャンライン演算装置３６２の具体的構
成例を図６に示す。この図６に示すように、転送された
ポリゴン辺ペアの傾き（ＤＤＸＬ，ＤＤＸＲ）がレジス
タ３６２ｂ，３６２ｄに格納される。始点アドレス（Ｙ
ＬＳ，ＹＲＳ）が減算器３６２ａ，３６２ｃの一入力と
して与えられる。減算器３６２ａ，３６２ｃの他入力と
してスキャンラインアドレス（Ｙ）が与えられる。

【００４５】減算器３６２ａ，３６２ｃの演算結果が、
それぞれ乗算器３６２ｅ、３６２ｆの一入力として与え
られ、この他入力としてＤＤＸＬ，ＤＤＸＲが与えられ
る。この乗算器３６２ｅ、３６２ｆの演算結果が、それ
ぞれ加算器３６２ｇ，３６２ｈの一入力として与えられ
る。加算器３６２ｇ，３６２ｈの他入力としてポリゴン
辺ペアの始点アドレス（ＸＬＳ，ＸＲＳ）が与えられ
る。この加算器３６２ｇ，３６２ｈからＸ始点（Ｘ
Ｌ）、Ｘ終点（ＸＲ）が出力される。

【００４６】これらの各装置はコントローラ３１０によ
り制御される。このコントローラは、図３０に示すフロ
ーに従って、垂直補間演算動作を制御する。

【００４７】次に、この発明の可視／非可視判定処理装
置４の具体例につき図８ないし図１１に従い説明する。

【００４８】スキャンライン演算装置３６２より与えら
れたポリゴンエッジペアの左辺のＸ値（ＸＬ）、右辺の
Ｘ値（ＸＲ）がレジスタ４１、４２に格納される。ＸＬ
レジスタ４１にはＸ始点すなわち、左辺のＸ値（ＸＳ）
が、ＸＲレジスタ４２にはＸ終点、すなわち、右辺のＸ
値（ＸＲ）が格納される。

【００４９】ＸＬレジスタ４１およびＸＲレジスタ４２
から夫々ポリゴン交点ペアのＸ始点、Ｘ終点データがド
ット化回路４５に与えられる。このドット化回路４５は
レジスタ４１、４２からＸ始点（ＸＬ）、Ｘ終点（Ｘ
Ｒ）を受け取り、ドット化したデータをコンパレータ４
９に与える。このドット化は、１ドット化から複数ドッ
ト化など種々対応できる。求めるドット数を増せば増や
すほどフラグＲＡＭ５４の容量を小さくすることができ
るが、可視／非可視面処理の精度は落ちて行く。この実
施例では２ドット化で処理している。

【００５０】ドット化回路４５からのドットデータは、
後述するフラグＲＡＭ４５のデータとコンパレータ４４
で比較される。すなわち、コンパレータ４４はドット化
回路４３からのドットデータとフラグＲＡＭ４５に格
納されているいままでに表示されたポリゴンのドットデ
ータを比較し、そのポリゴンが表示されるポリゴンかを
判断し、その結果をコントローラ５５に与えている。そ
して、表示される場合には、フラグＲＡＭ４５にドット
化回路４３５のドットデータの論理和（オア）したドッ
トデータをフラグＲＡＭ４５に書き込む。

【００５１】前述したフラグＲＡＭ４５は、図１１に示
すように表示されるポリゴンのドット化されたドットデ
ータを格納する。

【００５２】図９はドット化回路４３の具体的実施例を
示し、この実施例では、スクリーンＸ方向を５１２ドッ
トとし、２ドット化を行っている。従って、コンパレー
タ群４５３、４５４は〜２５５の計２５６個のコンパレ
ータで構成されている。

【００５３】まず、ＸＬレジスタ４１より入力されたＸ
始点（ＸＬ）はラッチ回路４５１に、またＸＥレジスタ
４２より入力されたＸ終点（ＸＲ）はラッチ回路４５２
に格納される。この実施例では２ドット化のため１ビッ
ト右シフトしている。そして、コンパレータ群４５３
で、Ｘ終点（ＸＲ）と０〜２５５の値を比較し、定数≦
ＸＲの時”１”の値をアンド群４５５へ転送する。

【００５４】また、コンパレータ群４５４では、Ｘ始点
（ＸＬ）と０〜２５５の値が比較され、定数≧ＸＬの
時”１”の値がアンド群４５５へ転送される。

【００５５】この結果アンド群４５５の出力は図１１
（ａ）に示すようにドット化されたデータが出力され
る。

【００５６】図１０はコンパレータ４９の具体的実施例
を示す回路図である。この実施例も上記と同じく２ドッ
ト化のものである。

【００５７】ドット化回路４５からのデータはラッチ回
路４９３に、フラグＲＡＭ４５からのデータはラッチ回
路４９２に格納される。

【００５８】これらのラッチ回路４９２、４９３に格納
されたデータはアンド／オア群４９４に夫々与えられ
る。すなわち、フラグＲＡＭ４５のデータの反転したも
のと、ドット化回路４５の出力をアンドしたものとフラ
グＲＡＭ４５とドット化回路４３５の出力したものをオ
アし、図１１（ｂ）に示すように、データをオア回路４
９５に出力する。オア回路４９５は、アンド／オア群４
９４のアンド出力は１つでも”１”の場合、そのポリゴ
ン交点ペアは１ドット以上表示されるので、表示するよ
うにコントローラ４６に信号を送る。１つも”１”がな
い場合には、表示しないようにコントローラ４６に信号
を送る。コントローラ４６は可視ポリゴンのみラインメ
モリ５０にデータを書き込むようにラインメモリ５０に
ＷＥ信号を送る。

【００５９】図５は、この発明の画像処理装置の具体的
構成例を示すブロック図である。この図５を参照してこ
の発明の第１実施例に付き更に説明する。

【００６０】スクリーンメモリ１からのデータは、メモ
リインターフェース（Ｉ／Ｆ）３１４に与えられ、この
Ｉ／Ｆ３１４内に、一旦格納される。スクリーンメモリ
１のアクセスは、アドレス生成回路３１３により生成さ
れたアドレスによりなされる。このアドレス生成回路３
１３には、メモリインターフェース（Ｉ／Ｆ）３１２内
に一旦格納されたソートメモリ２からのデータが与えら
れ、ソートメモリ２のデータに基いて、スクリーンメモ
リ１のアドレスが生成される。

【００６１】また、ソートメモリ２のアクセスは、アド
レス生成回路３１１により生成されたアドレスにより行
われる。そして、メモリインターフェース３１４から与
えられたポリゴン端点データがクリップ回路３１５に与
えられる。

【００６２】クリップ回路３１５は、スクリーンメモリ
１より読み出したポリゴン端点データに対してスクリー
ンのＸ始点（ＳＸＳ）、スクリーンのＸ終点（ＳＸ
Ｅ）、スクリーンのＹ始点(ＳＹＳ)、スクリーンのＹ終
点（ＳＹＥ）の値と比較し、図１６に示すケース１〜ケ
ース４の場合のようなポリゴンを削除する。すなわち、
スクリーン内に存在しないポリゴンを削除する。この結
果、スクリーン内に存在するポリゴンデータのみ処理す
ることになる。

【００６３】そして、クリップ回路３１５にて削除され
なかったポリゴンの各端点データがＨバンド領域判定回
路３１６に与えられ、Ｈバンド領域内若しくは、この領
域にかかるポリゴンの各端点データが辺選択回路３１７
に与えられる。

【００６４】この辺選択回路３１７において、始点（Ｘ
Ｓ）、終点データ（ＸＥ）に基き線ベクトルを算出し、
この辺が図１４に示すどの方向に向いているかその方向
を算出する。そして、ポリゴンが時計回りであれば、図
１４（ａ）に示すように、１〜４は左辺として、５〜８
は右辺として、また、ポリゴンが逆方向の反時計回りで
あれば、図１４（ｂ）に示すように１〜４は右辺とし
て、５〜８は左辺としてポリゴンの各辺を分ける。

【００６５】左辺と区別した場合には、左辺カウンタ３
１８をカウントアップし、左辺メモリ３１９に辺情報が
格納される。

【００６６】又、右辺と区別した場合には、右辺カウン
タ３２０をカウントアップし、右辺メモリ３２１に辺情
報が格納される。

【００６７】左辺メモリ３１９、右辺メモリ３２１に格
納された辺情報はエッジペア転送装置３２２により、各
ポリゴンに対応するエッジペアが算出される。左辺メモ
リ３１９、右辺メモリ３２１に格納された辺について、
それぞれＹ値（スキャンラインの番号）によりソート
し、左辺カウンタ３１８、右辺カウンタ３２０のカウン
タ数から図１７に示すように、各ポリゴンに対応するエ
ッジペアを算出し、マルチプレクサ３２３を介してポリ
ゴン辺ペアメモリ３２へそのデータを送出すると共に、
マルチプレクサ３２４を介してＡＤメモリ３３へそのデ
ータを送出する。

【００６８】パラメータ処理装置３６１では、ポリゴン
辺ペアの始点、終点アドレスから各ポリゴン辺の傾きな
どスキャンライン演算に必要なパラメータを算出する。
この算出した各ポリゴン辺の傾きと各ポリゴンの右辺、
左辺のＸ始点、Ｙ始点データ及び属性とがスキャンライ
ン演算装置３６２へ送出される。

【００６９】スキャンライン演算装置３６２は、夫々の
状況のポリゴンエッジペアについて、前記数式４〜６の
演算式に応じてＸ始点（ＸＬ）、Ｘ終点（ＸＲ）をＹの
スタートからエンドまで算出し、可視／非可視処理判定
装置４に転送し、可視のポリゴンデータのみマルチプレ
クサ５１を介してラインメモリ５０に転送する。

【００７０】次に、この実施例の描画処理装置３の動作
を図２１ないし図３１のフローチャートに従い説明す
る。

【００７１】スクリーンメモリ１及びソートメモリ２か
ら夫々データが描画処理装置３に入力されると、まずソ
ートアドレス生成回路３１１内のソートアドレスカウン
トを１つカウントアップする（ステップＳ１）。そのア
ドレス生成回路３１１で生成したアドレスに従ってソー
トメモリ２よりＺ値のアドレス（ＺＡＤ）を示すデータ
がアドレス生成回路３１３に与えられる。そして、その
Ｚ値のアドレスに従ってがスクリーンメモリ１よりポリ
ゴンのＸ、Ｙのスクリーン座標が読み出されメモリイン
ターフェース３１４を介してクリップ回路３１５に与え
られる（ステップＳ２、３）。

【００７２】続いて、クリップ回路３１５にて、クリッ
ピング処理が行われる（ステップＳ４）。

【００７３】ステップＳ４おいて、ポリゴンがスクリー
ン内に存在する場合には、クリップ処理が行われず、ス
テップＳ５に進む。また、ポリゴンがスクリーン内に存
在しない場合には、図２５のステップＳ８５に進む。そ
して、ステップＳ６からステップＳ８５までＨポリゴン
辺ペア摘出装置の動作が行われる。この例では反時計回
りを示している。

【００７４】まず、ステップＳ５おいて、Ｈバンド領域
判定回路３１６にてポリゴン辺カウンタの示すポリゴン
辺がＨバンド領域内にあるか、あるいはＨバンド領域に
かかっているか否か判断される。ポリゴン辺がＨバンド
領域内にあるか、あるいはＨバンド領域にかかっている
場合にはステップＳ６へ進み、ポリゴン辺がＨバンド領
域内及び領域にかかっていない場合には図２５のステッ
プＳ８５へ進む。Ｈバンドポリゴン辺ペア摘出装置３１
のポリゴン辺カウンタを１に設定すると共に左辺カウン
タ３１８及び右辺カウンタ３２０を夫々０に設定する
（ステップＳ６）。

【００７５】続いて、ステップＳ７おいて、Ｈバンド領
域判定回路３１６にてポリゴン辺カウンタの示すポリゴ
ン辺がＨバンド領域内にあるか、あるいはＨバンド領域
にかかっているか否か判断し、ポリゴン辺がＨバンド領
域内にあるか、あるいはＨバンド領域にかかっている場
合にはステップＳ８へ進み、ポリゴン辺がＨバンド領域
内及び領域にかかっていない場合にはステップＳ１１へ
進む。

【００７６】そして、ステップＳ８では、ポリゴン辺カ
ウンタの示すポリゴン辺が下向きか否か判断される。下
向きの場合にはステップＳ９に進む。下向きでない場合
には、ステップＳ１４に進む。ステップＳ９において
は、左辺カウンタ３１８を１つカウントアップし、ステ
ップＳ１０へ進み、ステップＳ１０にて、Ｙ始点データ
（ＹＳＳ）、Ｙ終点データ（ＹＥＥ）を算出し、そして
左辺カウンタ３１８の示す左辺メモリ３１９にポリゴン
辺の始点ＸＬＳ、ＹＳＳと終点ＸＬＥ、ＹＥＥと付属デ
ータを格納し、ステップＳ１１に進む。ステップＳ１１
にてポリゴン辺カウンタをカウントアップし、ステップ
Ｓ１７へ進む。ステップＳ１７において、ポリゴン辺カ
ウンタとポリゴン辺数とを比較しポリゴン辺カウンタが
ポリゴン辺数より小さい場合には、ステップＳ７へ戻
り、前述の動作を繰り返す。ポリゴン辺カウンタがポリ
ゴン辺数より大きくなるとステップＳ１８へ進む。

【００７７】一方、ポリゴン辺カウンタの示すポリゴン
辺が下向きでない場合には、ステップＳ１４に進み、ス
テップＳ１４においてポリゴン辺カウンタに示すポリゴ
ン辺が上向きかどうか判断される。上向きの場合には、
ステップＳ１５に進み、上向きでない場合には、ステッ
プＳ１１に進む。ステップＳ１５において、右辺カウン
タ３２０のカウント値をカウントアップし、ステップＳ
１６に進む。ステップＳ１６において、Ｙ始点データ
（ＹＳＳ）、Ｙ終点データ（ＹＥＥ）を算出し、右辺カ
ウンタ３２０の示す右辺メモリ３２１にポリゴン辺の始
点ＸＲＳ、ＹＳＳと終点ＸＲＥ、ＹＥＥと付属データを
夫々格納し、ステップＳ１１に進む。前述した動作と同
様に、ポリゴン辺カウンタがポリゴン辺数より大きくな
るまで前述の動作を繰り返す。

【００７８】ステップＳ１８において、左辺メモリ３１
９中をポリゴン辺始点の小さい順に並べ換える。そし
て、ステップＳ１９に進み、ステップＳ１９にて右辺メ
モリ３２１中をポリゴン辺始点の小さい順に並べ換え、
ステップＳ２０へ進む。

【００７９】ステップＳ２０では、左辺カウンタが１で
右辺カウンタが１であるか否か判断する。そして両者と
も１、１の場合にはステップＳ２１へ進む。ステップＳ
２１にて、ポリゴン辺ペアカウンタをカウントアップ
し、ステップＳ２２に進む。ステップＳ２２では左辺メ
モリ３１９の１番目と右辺メモリ３２１の１番目のエッ
ジペアをポリゴン辺ペアメモリ３２へ書き込み、ステッ
プＳ２３へ進む。ステップＳ２３にて、Ｙ始点データ
（ＹＳＳ）、Ｙ終点データ（ＹＥＥ）を算出し、ＡＤ２
メモリ３３に書き込み、図２５のステップＳ８５の動作
へ進む。このステップＳ２０〜Ｓ２３にて、図１７
（ａ）に示す場合の動作が行われる。

【００８０】また、両者とも１、１でない場合にはステ
ップＳ２４へ進む。ステップ２４では、左辺カウンタが
１で右辺カウンタが２であるか否か判断され、左辺カウ
ンタが１で右辺カウンタが２の場合にはステップＳ２５
に進み、そうでない場合にはステップＳ３１へ進む。ス
テップＳ２５にて、ポリゴン辺ペアカウンタをカウント
アップし、ステップＳ２６に進む。ステップＳ２６で
は、左辺メモリ３１９の１番目と右辺メモリ３２１の１
番目のエッジペアをポリゴン辺ペアメモリ３２に書き込
み、ステップＳ２７に進み、ステップＳ２７にて、Ｙ始
点データ（ＹＳＳ）、Ｙ終点データ（ＹＥＥ）を算出
し、ＡＤ２メモリ３３に書き込み、ステップＳ２８に進
む。

【００８１】続いて，ステップＳ２８にて、ポリゴン辺
ペアカウンタをカウントアップし、ステップＳ２９に進
む。ステップＳ２９において、左辺メモリ３１９の１番
目と右辺メモリ３２１の２番目のエッジペアを同じくポ
リゴン辺ペアメモリ３２に書き込み、ステップＳ３０に
て、Ｙ始点データ（ＹＳＳ）、Ｙ終点データ（ＹＥＥ）
を算出し、ＡＤ２メモリ３３に書き込む。そして、図２
５のステップＳ８５へ進む。このステップＳ２４〜Ｓ３
０にて、図１７（ｂ）に示す場合の動作が行われる。

【００８２】ステップＳ３１では、左辺カウンタ３１８
が２で右辺カウンタ３２０が１であるか否か判断され
る。左辺カウンタ３１８が２で右辺カウンタ３２０が１
の場合にはステップＳ３２へ進み左辺カウンタ３１８が
２且つ右辺カウンタ３２０が１でない場合にはステップ
Ｓ３８へ進む。ステップＳ３２にて、ポリゴン辺ペアカ
ウンタをカウントアップし、ステップＳ３３に進む。ス
テップＳ３３においては左辺メモリ３１９の１番目と右
辺メモリ３２１の１番目のエッジペアをポリゴン辺ペア
メモリ３２へ書き込み、ステップＳ３４へ進む。ステッ
プＳ３４にて、Ｙ始点データ（ＹＳＳ）、Ｙ終点データ
（ＹＥＥ）を算出し、ＡＤ２メモリ３３に書き込み、ス
テップＳ３５に進む。ステップＳ３５にてポリゴン辺ペ
アカウンタをカウントアップする。そしてステップＳ３
６へ進む。ステップＳ３６では左辺メモリ３１９の２番
目と右辺メモリ３２１の１番目のエッジペアをポリゴン
辺ペアメモリ３２へ書き込み、更に、ステップ３７に
て、Ｙ始点データ（ＹＳＳ）、Ｙ終点データ（ＹＥＥ）
を算出し、ＡＤ２メモリ３３に書き込み、図２５のステ
ップＳ８５へ進む。このステップＳ３１〜Ｓ３７にて、
図１７（ｃ）に示す場合の動作が行われる。

【００８３】ステップＳ３８においては、左辺カウンタ
３１８が１で且つ右辺カウンタ３２０が３であるか否か
判断される。左辺カウンタ３１８が１で右辺カウンタ３
２０が３の場合にはステップＳ３９へ進み、そうでない
場合にはステップＳ４８へ進む。ステップＳ３９におい
て、ポリゴン辺ペアカウンタをカウントアップし、ステ
ップＳ４０に進み、ステップＳ４０にて、左辺メモリ３
１９の１番目と右辺メモリ３２１の１番目のエッジペア
をポリゴン辺ペアメモリ３２へ書き込み、ステップＳ４
１へ進む。ステップＳ４１にて、Ｙ始点データ（ＹＳ
Ｓ）、Ｙ終点データ（ＹＥＥ）を算出し、ＡＤ２メモリ
３３に書き込み、ステップＳ４２へ進む。ステップＳ４
２において、ポリゴン辺ペアカウンタをカウントアップ
し、ステップＳ４３に進む。ステップＳ４３では、左辺
メモリ３１９の１番目と右辺メモリ３２１の２番目のエ
ッジペアをポリゴン辺ペアメモリ３２へ転送し、ステッ
プＳ４４へ進む。ステップＳ４４にて、Ｙ始点データ
（ＹＳＳ）、Ｙ終点データ（ＹＥＥ）を算出し、ＡＤ２
メモリ３３に書き込み、ステップＳ４５へ進む。ステッ
プＳ４５において、ポリゴン辺ペアカウンタをカウント
アップし、ステップＳ４６に進む。ステップＳ４６では
左辺メモリ３１９の１番目と右辺メモリ３２１の３番目
のエッジペアをポリゴン辺ペアメモリ３２へ転送し、ス
テップＳ４７にて、Ｙ始点データ（ＹＳＳ）、Ｙ終点デ
ータ（ＹＥＥ）を算出し、ＡＤ２メモリ３３に書き込ん
だ後、図２５のステップＳ８５へ進む。このステップＳ
３８〜Ｓ４７にて、図１７（ｄ）に示す場合の動作が行
われる。

【００８４】ステップＳ４８においては、左辺カウンタ
３１８が３で且つ右辺カウンタ３２０が１であるか否か
判断される。左辺カウンタ３１８が３で右辺カウンタ３
２０が１の場合にはステップＳ４９へ進み、そうでない
場合にはステップＳ５８へ進む。ステップＳ４９におい
て、ポリゴン辺ペアカウンタをカウントアップし、ステ
ップＳ５０に進み、ステップＳ５０にて、左辺メモリ３
１９の１番目と右辺メモリ３２１の１番目のエッジペア
をポリゴン辺ペアメモリ３２へ書き込み、ステップＳ５
１へ進む。ステップＳ５１にて、Ｙ始点データ（ＹＳ
Ｓ）、Ｙ終点データ（ＹＥＥ）を算出し、ＡＤ２メモリ
３３に書き込み、ステップＳ５２において、ポリゴン辺
ペアカウンタをカウントアップし、ステップＳ５３に進
む。ステップＳ５３では、左辺メモリ３１９の２番目と
右辺メモリ３２１の１番目のエッジペアをポリゴン辺ペ
アメモリ３２へ転送し、ステップＳ５４へ進む。ステッ
プＳ５４にて、Ｙ始点データ（ＹＳＳ）、Ｙ終点データ
（ＹＥＥ）を算出し、ＡＤ２メモリ３３に書き込み、ス
テップＳ５５において、ポリゴン辺ペアカウンタをカウ
ントアップし、ステップＳ５６進む。ステップＳ５６で
は左辺メモリ３１９の３番目と右辺メモリ３２１の１番
目のエッジペアをポリゴン辺ペアメモリ３２へ転送し、
ステップＳ５７にて、Ｙ始点データ（ＹＳＳ）、Ｙ終点
データ（ＹＥＥ）を算出し、ＡＤ２メモリ３３に書き込
んだ後、図２５のステップＳ８５へ進む。このステップ
Ｓ４８〜Ｓ５７にて、図１７（ｅ）に示す場合の動作が
行われる。

【００８５】ステップＳ５８においては、左辺カウンタ
３１８が２で右辺カウンタ３２０が２且つ左辺メモリ３
１９の１番目の終点のＹ値が右辺メモリ３２１の１番目
の始点のＹ値と同一であるか否か判断する。同一の場合
には、ステップＳ５９にて、ポリゴン辺ペアカウンタを
カウントアップし、ステップＳ６０に進む。ステップＳ
６０では、左辺メモリ３１９の１番目と右辺メモリ３２
１の１番目のエッジペアをポリゴン辺ペアメモリ３２へ
転送し、ステップＳ６１に進み、Ｙ始点データ（ＹＳ
Ｓ）、Ｙ終点データ（ＹＥＥ）を算出し、ＡＤ２メモリ
３３に書き込んだ後、ステップＳ６２にて、ポリゴン辺
ペアカウンタをカウントアップし、ステップＳ６３に進
む。ステップＳ６３で左辺メモリ３１９の２番目と右辺
メモリ３２１の１番目のエッジペアをポリゴン辺ペアメ
モリ３２へ転送し、更に、ステップＳ６４にて、Ｙ始点
データ（ＹＳＳ）、Ｙ終点データ（ＹＥＥ）を算出し、
ＡＤ２目織り３３に書き込んだ後、図２５のステップＳ
８５へ進む。このステップＳ５８〜Ｓ６４にて、図１７
（ｆ）に示す場合の動作が行われる。

【００８６】また、同一でない場合には、ステップＳ６
５へ進む。ステップＳ６５においては、左辺カウンタ３
１８が２で右辺カウンタ３２０が２且つ左辺メモリ３１
９の１番目の終点のＹ値より右辺メモリ３２１の１番目
の始点のＹ値の方が小さいか否か判断される。Ｙ値より
右辺メモリ３２１の１番目の始点のＹ値の方が小さい場
合には、ステップＳ６６へ進み、小さくない場合には、
ステップＳ７５へ進む。ステップＳ６６にて、ポリゴン
辺ペアカウンタをカウントアップし、ステップＳ６７に
進む。ステップＳ６７では、左辺メモリ３１９の１番目
と右辺メモリ３２１の１番目のエッジペアをポリゴン辺
ペアメモリ３２へ転送し、ステップＳ６９に進み、Ｙ始
点データ（ＹＳＳ）、Ｙ終点データ（ＹＥＥ）を算出
し、ＡＤ２メモリ３３に書き込んだ後、ステップＳ６９
にて、ポリゴン辺ペアカウンタをカウントアップし、ス
テップＳ７０に進む。ステップＳ７０で左辺メモリ３１
９の１番目と右辺メモリ３２１の２番目のエッジペアを
ポリゴン辺ペアメモリ３２へ転送し、更に、ステップＳ
７１にて、Ｙ始点データ（ＹＳＳ）、Ｙ終点データ（Ｙ
ＥＥ）を算出し、ＡＤ２メモリ３３に書き込んだ後、ス
テップＳ７２にて、ポリゴン辺ペアカウンタをカウント
アップし、ステップＳ７３に進む。ステップＳ７３で左
辺メモリ３１９の２番目と右辺メモリ３２１の２番目の
エッジペアをポリゴン辺ペアメモリ３２へ転送し、更
に、ステップＳ７４にて、Ｙ始点データ（ＹＳＳ）、Ｙ
終点データ（ＹＥＥ）を算出し、ＡＤ２メモリ３３に書
き込んだ後、図２５のステップＳ８５へ進む。このステ
ップＳ６５〜Ｓ７４にて、図１７（ｇ）に示す場合の動
作が行われる。

【００８７】また、ステップＳ７５においては、左辺カ
ウンタ３１８で右辺カウンタ３２０が２且つ左辺メモリ
３１９の１番目の終点のＹ値より右辺メモリ３２１の１
番目の始点のＹ値の方が大きいか否か判断される。Ｙ値
より右辺メモリ３２０の１番目の始点のＹ値の方が大き
い場合には、ステップＳ７６へ進み、大きくない場合に
は、図２５のＳ８５へ進む。そして、ステップＳ７６に
て、ポリゴン辺ペアカウンタをカウントアップし、ステ
ップＳ７７に進む。ステップＳ７７では、左辺メモリ３
１９の１番目と右辺メモリ３２１の１番目のエッジペア
をポリゴン辺ペアメモリ３２へ転送し、ステップＳ７８
に進み、Ｙ始点データ（ＹＳＳ）、Ｙ終点データ（ＹＥ
Ｅ）を算出し、ＡＤ２メモリ３３に書き込んだ後、ステ
ップＳ７９にて、ポリゴン辺ペアカウンタをカウントア
ップし、ステップＳ８０に進む。ステップＳ８０で左辺
メモリ３１９の２番目と右辺メモリ３２１の１番目のエ
ッジペアをポリゴン辺ペアメモリ３２へ転送し、更に、
ステップＳ８１にて、Ｙ始点データ（ＹＳＳ）、Ｙ終点
データ（ＹＥＥ）を算出し、ＡＤメモリ３３に書き込ん
だ後、ステップＳ８２にて、ポリゴン辺ペアカウンタを
カウントアップし、ステップＳ８３に進む。ステップＳ
８３で左辺メモリ３１９の２番目と右辺メモリ３２１の
２番目のエッジペアをポリゴン辺ペアメモリ３２へ転送
し、更に、ステップＳ８４にて、Ｙ始点データ（ＹＳ
Ｓ）、Ｙ終点データ（ＹＥＥ）を算出し、ＡＤ２メモリ
３３へ書き込んだ後、図２５のステップＳ８５へ進む。
このステップＳ７５〜Ｓ８４にて、図１７（ｈ）に示す
場合の動作が行われる。

【００８８】ステップＳ８５において、すべてのポリゴ
ンに対して処理を終了したか否か判断され、終了すると
Ｈバンドポリゴン辺ペア摘出装置３１Ｈの動作を終了す
る。またすべてのポリゴンの処理が終了していない場合
にはステップＳ３８に戻り前述の動作を繰り返す。

【００８９】Ｍバンドポリゴン辺ペア選択装置３１Ｍの
動作につき図２６のフローチャートに従い説明する。

【００９０】Ｍバンドポリゴン辺ペア選択装置３１Ｍ
は、まずステップＳ９０にて，ＡＤ２メモリ３３のメモ
リカウンタをカウントアップし、ステップＳ９１に進
む。ステップＳ９１にて、ＡＤ２メモリ３３をアクセス
し、辺ペアのＹ始点（ＹＳＳ）、Ｙ終点（ＹＥＥ）を読
み出してステップＳ９２へ進む。

【００９１】ステップＳ９２にて、ポリゴン辺ペアがＭ
バンド領域内またはＭバンド領域にかかるか否か判断さ
れ、ポリゴン辺ペアがＭバンド領域内または領域にかか
る場合にはステップＳ９３に進み、そうでない場合には
ステップＳ９４に進む。

【００９２】ステップＳ９３においては，ＡＤメモリ３
４にＡＤ２メモリカウンタ値、すなわちＡＤ２メモリ３
３のアドレス値を書き込みステップＳ９４に進む。

【００９３】ステップＳ９４では、すべてのポリゴン辺
ペアに処理を行ったか否か判断され、すべてのポリゴン
辺ペアの処理を終了していない場合には、ステップＳ９
０へ戻り、前述の動作を繰り返す。

【００９４】すべてのポリゴン辺ペアへの処理が終了す
ると、Ｍバンドポリゴン辺ペア選択装置３１Ｍの動作を
終了する。

【００９５】次に、Ｌバンドポリゴン辺選択装置３１Ｌ
以降の動作について、図２７のフローチャートに従い説
明する。

【００９６】まずステップＳ１００にて，ＡＤメモリ３
４のメモリカウンタをカウントアップし、ステップＳ１
０１に進む。ステップＳ１０１にて、ＡＤメモリ３３を
アクセスし、ポリゴン辺ペアメモリアドレスを読み出し
てステップＳ１０２へ進む。

【００９７】ステップＳ１０２にて、ポリゴン辺ペアが
Ｌバンド領域にかかっているか否か判断され、ポリゴン
辺ペアがＬバンド領域にかかっている場合にはステップ
Ｓ１０３に進み、そうでない場合にはステップＳ１００
に戻る。

【００９８】ステップＳ１０３においては，ＡＤメモリ
３３から読み出したポリゴン辺ペアメモリアドレスの示
すポリゴン辺ペアメモリ３２のポリゴン辺ペアデータを
読み出し、ステップＳ１０４に進む。このステップＳ１
００〜Ｓ１０３までがＬバンドポリゴン辺選択装置３１
Ｌの動作を示す。

【００９９】続いて、パラメータ処理装置３６１の動作
にはいる。パラメータ処理装置３６１の動作にはいる
と、ステップＳ１０４において、左辺エッジの傾きＤＤ
ＸＬをステップＳ１０５で右辺エッジの傾きＤＤＸＲを
求め、スキャンライン演算装置３６２の動作にはいる。

【０１００】スキャンライン演算装置３６２の動作には
いると、ステップＳ１０６において、左辺エッジを次の
演算式により算出する。ＸＬ＝（Ｙ終点−Ｙ）×ＤＤＸＬ＋Ｘ始点

【０１０１】次に、ステップＳ１０７において、右辺エ
ッジを次の演算式により算出する。ＸＲ＝（Ｙ終点−Ｙ）×ＤＤＸＲ＋Ｘ始点

【０１０２】続いて、ステップＳ１０８にて、ステップ
Ｓ１０６，Ｓ１０７にて算出したＸＬ，ＸＲと属性など
のデータを可視／非可視判定処理装置４に転送し、可視
／非可視判定処理装置４内のレジスタ４１、４２、４８
にそれぞれ書き込む。

【０１０３】その後、ステップＳ１０９において、表示
されるポリゴンのＸＬ，ＸＲ，属性をラインメモリ５０
に書き込み、ステップＳ１１０に進み、ステップＳ１１
０において、すべてのポリゴン辺ペアに対して処理を行
ったか否か判断され、処理が終了していない場合には、
ステップＳ１００に戻り、前述の動作を繰り返す。この
処理が終了すると、動作が終了する。

【０１０４】続いて、可視／非可視判定処理装置４の動
作につき、図２８のフローチャートに従い説明する。

【０１０５】可視／非可視判定処理動作を開始すると、
まず、ステップＳ１２０にて、スキャンラインの処理動
作が終了したか否か判断され、スキャンラインの処理動
作が終了していない場合に、はステップＳ１２１へ進
み、終了した場合にはステップＳ１２７に進む。

【０１０６】可視／非可視判定処理動作の開始直後はス
キャンラインの処理は終了していないので、まず、ステ
ップＳ１２１に進む。ステップＳ１２１にて、描画処理
装置３１のスキャンライン演算装置３６２よりＸＬ，Ｘ
Ｒ、付属データを読み出し、ステップＳ１２２へ進む。

【０１０７】そして、ステップＳ１２２にて、ＸＬ、Ｘ
ＲをＤＯＴ化回路４３に送り、ドット化し、ステップＳ
１２３へ進む。

【０１０８】ステップＳ１２３において、フラグＲＡＭ
４５のアドレスＹのデータとＤＯＴ化回路４３の出力を
コンパレータ４４にて比較し、ステップＳ１２４へ進
む。

【０１０９】ステップＳ１２４では、表示されるポリゴ
ンか否か判断され、表示されるポリゴンの場合にはステ
ップＳ１２５へ進み、表示されないポリゴンの場合には
ステップＳ１２０へ戻る。

【０１１０】ステップＳ１２５では、フラグＲＡＭ４５
にＤＯＴ化回路４３の出力とフラグＲＡＭ出力の論理和
（ＯＲ）を書き込み、ステップＳ１２６へ進む。ステッ
プＳ１２６において、ラインメモリコントローラにＷＥ
信号を送り、ＸＬ，ＸＲ，付属データをラインメモリ５
０に書き込み、ステップＳ１２０へ戻る。そして、スキ
ャンライン処理動作が終了するまで前述の動作を繰り返
し、スキャンライン処理動作が終了すると、ステップＳ
１２７に進み、フラグＲＡＭ４５を初期化し、可視／非
可視判定処理動作を終了する。

【０１１１】この実施例における上記各動作は図２０に
示すようなタイミングで行われる。この図において、ラ
イン処理サイクルはＣＲＴの１ラインの時間を示し、Ｈ
バンド処理サイクルは図に示すように、ＨバンドをＹ
（スキャンライン）方向に１６ラインの領域とする。そ
して、この１６ライン処理サイクル中でこの領域中のポ
リゴンに対してポリゴン辺ペア摘出処理を行う。このＨ
バンド領域内またはＨバンド領域にかかるポリゴンに対
して、前述の図２１〜図２５に示すフローチャートの動
作が行われる。

【０１１２】Ｍバンド処理サイクルは図に示すように、
ＭバンドをＹ方向に４ラインの領域とし、この４ライン
処理サイクル中でこの領域中のポリゴンを選択する。す
なわち、図２６に示すフローチャートの動作が行われ
る。この処理は次のＨバンド処理サイクルと並列に行わ
れる。

【０１１３】Ｌバンド処理サイクルは、図に示すよう
に、ＬバンドをＹ方向に１ラインとし、この１ライン処
理サイクル中にこのラインにかかるポリゴンを、図２７
に示す動作により選択し、垂直補間演算装置にポリゴン
辺ペアパラメータを転送する。

【０１１４】表示サイクルはＣＲＴに同期してライン中
にかかるポリゴンに対してドットクロックごとポリゴン
の色などを補間して出力するように構成されている。

【０１１５】又、可視／非可視判定処理装置を有するこ
とにより、ラインメモリ内には、表示されるポリゴンの
ＸＬ，ＸＲ及び属性データが格納されることにより、１
スキャンライン表示期間内に処理するポリゴン数だけ有
効に表示することができる。

【０１１６】なお、上記実施例においては、Ｈ，Ｍ，Ｌ
に３分割しているが、この発明はスクリーン画面に対し
て、階層的に分割処理すればよく、その分割数は必要に
応じて選択すれば良い。

【０１１７】

【発明の効果】この発明は多角形スキャンアルゴリズム
を基本として凸多角形にだけ処理を制限し、スクリーン
画面をスキャンライン方向にｎ個の階層に分割して、最
上位の領域において、その領域にかかるポリゴン辺ペア
を摘出し、摘出されたポリゴン辺ペアに対して、階層的
な領域の中間層において、そのポリゴン辺ペアがかかる
か否か判断し、かかるポリゴン辺ペアを下位の階層的な
領域に転送し、最下位の階層的な領域において、そのポ
リゴン辺ペアがかかるか否か判断し、かかるポリゴン辺
ペアに対して、垂直補間に必要なパラメータを転送する
ように構成し、領域内に表示されるポリゴン辺ペアを制
限することにより、領域単位のパイプライン演算によ
り、フレームメモリを用いずに、１ライン上のポリゴン
数を多く処理することができる。

【０１１８】又、可視／非可視判定処理装置を有するこ
とにより、ラインメモリ内には、表示されるポリゴンの
データが入ることにより、１スキャンライン表示期間内
に処理するポリゴン数だけ有効に表示することができ
る。

【図面の簡単な説明】

【図１】この発明を用いた疑似３次元画像処理装置の全
体構成を示すブロック図である。

【図２】この発明の要部である描画処理装置の構成を示
すブロック図である。

【図３】この発明の要部であるポリゴン辺ペア摘出装置
の構成を示すブロック図である。

【図４】この発明の要部である垂直補間演算装置の構成
を示すブロック図である。

【図５】この発明の実施例である画像処理装置の具体的
構成を示すブロック図である。

【図６】この発明の実施例に用いられるスキャンライン
演算装置の具体的構成を示すブロック図である。

【図７】この発明の実施例に用いられるパラメータ処理
の具体的構成を示すブロック図である。

【図８】この発明の実施例に用いられる可視／非可視判
定処理装置の構成を示すブロック図である。

【図９】この発明の可視／非可視判定処理装置における
ドット化回路の具体的実施例を示す回路図である。

【図１０】この発明の可視／非可視判定処理装置におけ
るコンパレータの具体的実施例を示す回路図である。

【図１１】この発明の可視／非可視判定装置におけるド
ット出力動作をを示し、（ａ）はドット化回路の出力、
（ｂ）はフラグＲＡＭの動作を示す模式図である。

【図１２】この発明における、Ｙ方向の領域分割例を示
す模式図である。

【図１３】ポリゴンの表示例を示す模式図である。

【図１４】線ベクトルの領域を示す模式図である。

【図１５】ポリゴン辺ペアの関係を示す模式図である。

【図１６】スクリーンとクリッピングの関係を示す模式
図である。

【図１７】この発明の演算装置における左辺カウンタ、
右辺カウンタのカウンタ数と算出するエッジペアの関係
を示す模式図である。

【図１８】ポリゴンエッジペアの種類を示す模式図であ
る。

【図１９】この発明の実施例に用いるメモリのフォマッ
トを示す模式図であり、（ａ）はポリゴン辺ペアメモ
リ、（ｂ）はＡＤ２メモリ、（ｃ）はＡＤメモリを示
す。

【図２０】この発明のおける各演算の処理タイミングの
例を示す図である。

【図２１】この発明の実施例の描画処理装置のＨバンド
領域処理動作を説明するフローチャトである。

【図２２】この発明の実施例の描画処理装置のＨバンド
領域処理動作を説明するフローチャトである。

【図２３】この発明の実施例の描画処理装置のＨバンド
領域処理動作を説明するフローチャトである。

【図２４】この発明の実施例の描画処理装置のＨバンド
領域処理動作を説明するフローチャトである。

【図２５】この発明の実施例の描画処理装置のＨバンド
領域処理動作を説明するフローチャトである。

【図２６】この発明の実施例の描画処理装置のＭバンド
領域処理動作を説明するフローチャトである。

【図２７】この発明の実施例の垂直補間演算装置の動作
を説明するフローチャトである。

【図２８】この発明の実施例の可視／非可視判定処理装
置の動作を説明するフローチャトである。

【符号の説明】

１スクリーンメモリ２ソートメモリ３描画処理装置７表示処理装置１０ＣＲＴ５０ラインメモリ３１ポリゴン辺ペア摘出装置３１ＨＨバンドポリゴン辺ペア摘出装置３１ＭＭバンドポリゴン辺ペア選択装置３１ＬＬバンドポリゴン辺ペア選択装置３１６Ｈバンド領域判定回路３２６Ｍバンド領域判定回路３３０Ｌバンド領域判定回路３２ポリゴン辺ペアメモリ３３ＡＤ２メモリ３４ＡＤメモリ３６垂直補間演算装置３６１パラメータ処理装置３６２スキャンライン演算装置４可視／非可視判定処理装置４３ドット（ＤＯＴ）化回路４４コンパレータ４５フラグＲＡＭ

───────────────────────────────────────────────────── フロントページの続き (72)発明者中島達也東京都大田区中馬込１丁目３番６号株式会社リコー内 (72)発明者井澤康浩東京都大田区中馬込１丁目３番６号株式会社リコー内

Claims

【特許請求の範囲】

【請求項１】少なくともポリゴンを構成するＸ，Ｙ端
点情報を格納したスクリーンメモリと、各ポリゴンの優
先度に従って、ソートされたポリゴン番号を格納したソ
ートメモリと、スクリーン画面をスキャンライン方向に
ｎ個の階層に分割し、前記ソートメモリをアクセスし、
その値に対応するポリゴンの端点のデータをスクリーン
メモリより読み出し、最上位の領域において、その領域
にかかるポリゴン辺ペアを摘出するとともにポリゴンの
辺情報に基づきスキャンライン上にペアとなる辺ペアを
算出するポリゴン辺摘出手段と、スキャンライン上のポ
リゴンの始点、終点データを格納するポリゴン辺ペアメ
モリと、階層的な領域の中間層の領域において、摘出さ
れたポリゴン辺ペアがその領域にかかるか否か判断し、
かかるポリゴン辺ペアを下位の階層的な領域に転送する
手段と、最下位の階層的な領域において、そのポリゴン
辺ペアがその領域にかかるか否か判断し、かかるポリゴ
ン辺ペアに対して、前記ポリゴン辺ペアメモリより垂直
補間に必要なパラメータを転送するポリゴン辺ペアデー
タ転送手段と、このデータに基づいてポリゴン辺の傾き
を算出し、スキャンライン上の右交点、左交点を補間し
て算出する垂直補間演算手段と、ポリゴン図形を表示す
る表示手段のスキャンラインに同期してポリゴンをドッ
トデータとして出力する手段と、を備えてなる画像処理
装置。
【請求項２】前記ポリゴン辺摘出手段は、ポリゴンを
構成するＸ，Ｙ端点情報及びポリゴンの辺情報に基づい
てポリゴンを構成する各辺の線ベクトルの方向を求める
手段と、この求めた線ベクトルの方向により各辺を左辺
または右辺の２つの群に分割する手段と、分割した辺が
左辺であるごとにカウントアップされる左辺カウンタ
と、左辺の辺情報を格納する左辺メモリと、分割した辺
が右辺であるごとにカウントアップされる右辺カウンタ
と、右辺の辺情報を格納する右辺メモリと、左辺メモリ
及び右辺メモリに格納された辺について、スキャンライ
ンに従ってソートし、左辺カウンタ、右辺カウンタのカ
ウンタ数に基いてポリゴンに対応する辺ペアを算出する
手段とを、備えてなる請求項１に記載の画像処理装置。
【請求項３】前記垂直補間演算手段にて算出したスキ
ャンライン上の右交点、左交点に基づき表示されるポリ
ゴンか表示されないポリゴンかを判別する可視／非可視
判定処理手段と、スキャンライン上の右交点、左交点を
格納するラインメモリとを備え、表示されるポリゴンの
スキャンライン上の右交点、左交点のみラインメモリに
格納することを特徴とする請求項１に記載の画像処理装
置。
【請求項４】前記可視／非可視判定処理手段は、前記
垂直補間演算手段にて算出したスキャンライン上の右交
点、左交点に基いてスキャンライン毎にドットデータと
して出力するドット化手段と、表示すると判定されたポ
リゴンのドットデータが格納されるフラグメモリと、ド
ット化手段のドットデータとフラグメモリに格納されて
いるポリゴンのドットデータを比較し、表示するポリゴ
ンか表示されないポリゴンかを判定する判定手段と、こ
の判定手段にて表示されるポリゴンと判定されたポリゴ
ンのドットデータと、フラグメモリに格納されているデ
ータとの論理和をとり、フラグメモリの内容をそのデー
タに書き換える手段と、を備えてなる請求項３に記載の
画像処理装置。