JPH06242955A - スーパースカラ・プロセッサ・システムにおける中間記憶バッファの割当てをインデックスする方法およびシステム - Google Patents

スーパースカラ・プロセッサ・システムにおける中間記憶バッファの割当てをインデックスする方法およびシステム

Info

Publication number
JPH06242955A
JPH06242955A JP5325254A JP32525493A JPH06242955A JP H06242955 A JPH06242955 A JP H06242955A JP 5325254 A JP5325254 A JP 5325254A JP 32525493 A JP32525493 A JP 32525493A JP H06242955 A JPH06242955 A JP H06242955A
Authority
JP
Japan
Prior art keywords
storage buffer
intermediate storage
instruction
general purpose
storing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5325254A
Other languages
English (en)
Other versions
JP2777535B2 (ja
Inventor
Chin-Cheng Kau
カウ・チン・チェン
Aubrey D Ogden
オーブリー・ディー・オグデン
Donald E Waldecker
ドナルド・イー・ウォールデッカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06242955A publication Critical patent/JPH06242955A/ja
Application granted granted Critical
Publication of JP2777535B2 publication Critical patent/JP2777535B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
    • G06F9/384—Register renaming

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 【目的】 スーパースカラ・プロセッサ・システムにお
ける命令ディスパッチ効率を向上させること。 【構成】 スカラ命令は一般に、少なくとも１つのソー
ス・オペランド及び１つの宛先オペランドを含む。中間
記憶バッファの特定の１つが、選択された１つのスカラ
命令内の宛先オペランドに割り当てられる。中間記憶バ
ッファの特定の１つと、汎用レジスタの指定された１つ
の間の関係が、ディスパッチされた命令がディスパッチ
機構でプログラム・シーケンス中の別の命令で置換され
る時、記憶バッファに記憶される。スカラ命令の選択さ
れた１つを実行した結果が、その命令が実行された時
に、特定の１つの中間記憶バッファに記憶される。記憶
バッファ・インデックスを使用して、記憶バッファが特
定の汎用レジスタに割り当てられてから実行結果が記憶
バッファから汎用レジスタに移されるまでの間にディス
パッチされる命令のソース・オペランドとしてどの記憶
バッファを使用するかを決定する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、全般的に、改良型デー
タ処理システムに関し、詳しくは、スーパースカラ・プ
ロセッサ・システムにおける命令ディスパッチ効率を向
上させる方法およびシステムに関する。さらに詳細に
は、本発明は、スーパースカラ・プロセッサ・システム
における中間記憶バッファの割当てをインデックスする
方法およびシステムに関する。
【０００２】関連出願 本願発明は、米国特許出願第０８／００１８６４号に関
連しており、この出願は以下の事項を開示している。ス
ーパースカラ・プロセッサ・システムにおいて、複数の
命令を、実行し、実行結果を指定された汎用レジスタ内
に格納するために、一群の実行ユニットに同時にディス
パッチする、単一サイクル命令ディスパッチを可能にす
るための方法およびシステムを提供する。各命令は一般
に、少なくとも１つのソース・オペランドと１つの宛先
オペランドを含む。複数の中間記憶バッファが設けら
れ、利用可能な実行ユニットに命令がディスパッチされ
るたびに、ディスパッチされた命令中のどの宛先オペラ
ンドにも中間記憶バッファが割り当てられ、指定された
汎用レジスタまたは指定された代替汎用レジスタを決定
し選択する必要がなくなることによって、単一のサイク
ル内でその命令がディスパッチできるようになる。
【０００３】また、米国特許出願第０８／００２３００
号にも関連しており、この出願は以下の事項を開示して
いる。アプリケーションによって指定された順序で一連
のスカラ命令を取り出し、同時に一群のスカラ命令を非
逐次的に適宜、複数の実行ユニットにディスパッチする
ことができる、スーパースカラ・プロセッサ・システム
における命令ディスパッチ効率を向上させる方法および
システムを提供する。アプリケーションによって指定さ
れた順序で非逐次的に適宜取り出された一群のスカラ命
令が、本発明で処理される。本発明では、処理中に逐次
化を必要とする条件を検出する。逐次化を必要とする条
件の検出に応じて、その一群のスカラ命令のうちの特定
のスカラ命令の処理が選択的に制御され、その後は、そ
の一群のスカラ命令の少なくとも一部分が逐次的に処理
される。
【０００４】さらに、米国特許出願第０８／００１８６
５号にも関連しており、この出願は以下の事項を開示し
ている。実行し、実行結果を指定された汎用レジスタに
格納するために複数の命令を一群の実行ユニットに同時
にディスパッチするスーパースカラ・プロセッサ・シス
テムにおいて、単一サイクル命令ディスパッチを可能に
する方法およびシステムを提供する。各命令は一般に、
少なくとも１つのソース・オペランドと１つの宛先オペ
ランドを含む。複数の中間記憶バッファが提供され、利
用可能な実行ユニットに命令がディスパッチされるたび
に、ディスパッチされた命令内のどの宛先オペランドに
も特定の１つの中間記憶バッファが割り当てられ、指定
された汎用レジスタまたは指定された代替汎用レジスタ
を決定して選択する必要がなくなるため、単一サイクル
内で命令をディスパッチすることが可能になる。
【０００５】さらに、米国特許出願第０８／００１８９
０号にも関連しており、この出願は以下の事項を開示し
ている。スーパースカラ・プロセッサ・システムにおい
て、逐次的に順序付けられた複数の命令を実行し、実行
結果を指定された汎用レジスタに格納するために、一群
の実行ユニットに適宜、同時にディスパッチする、非逐
次命令のディスパッチを可能にする方法およびシステム
を提供する。各命令は一般に、少なくとも１つのソース
・オペランドおよび１つの宛先オペランドを含む。複数
の中間記憶バッファが提供され、利用可能な実行ユニッ
トに命令がディスパッチされるたびに、ディスパッチさ
れた命令内のどの宛先オペランドにも特定の１つの中間
記憶バッファが割り当てられ、各命令の実行結果を中間
記憶バッファに記憶することができる。各命令の状況を
示す指示が完了バッファ内に維持され、その後は、それ
を使用して、中間記憶バッファ内の結果が、アプリケー
ションによって指定された順序と整合する順序で、選択
された汎用レジスタに選択的に転送される。したがっ
て、選択された命令の完了を妨げる割込みの発生を、完
了バッファ内で正確に識別することができる。
【０００６】さらに、米国特許出願第０８／００１８６
６号にも関連しており、この出願は以下の事項を開示し
ている。アプリケーションによって指定された順序で一
連のスカラ命令を取り出し、命令ディスパッチ機構を使
用して、一群のスカラ命令を複数の実行ユニットに同時
にディスパッチすることのできるスーパースカラ・デー
タ・プロセッサ・システム内で一群のスカラ命令を追跡
する方法を提供する。スーパースカラ・プロセッサ・シ
ステム内で現在実行中の各スカラ命令を一意的に識別す
るのに十分な大きさの一群の一意的識別番号を選択す
る。次に、各スカラ命令がプロセッサの命令ディスパッ
チ機構にロードされるときに、スーパースカラ・プロセ
ッサ・システム内で処理されている各スカラ命令に一意
的識別番号の１つを関連付ける。特定のスカラ命令の実
行完了後、その特定のスカラ命令とそれに関連する一意
的識別番号の間の関連付けが終了し、そのため一群の一
意的識別番号を再使用して、前記スーパースカラ・デー
タ・プロセッサ・システム内で以後のスカラ命令の実行
を追跡できるようになる。
【０００７】
【従来の技術】現代の最新データ処理システムの設計者
は、絶えずそのようなシステムの性能面の向上に努めて
いる。データ処理システム効率を向上させる１つの技法
は、サイクル・タイムを短くし、１命令当たりサイクル
（ＣＰＩ）率を下げることである。このような技法を拡
張データ処理システムに巧みに応用した例に、インター
ナショナル・ビジネス・マシーンズ・コーポレーション
（ＩＢＭ）のＲＩＳＣシステム／６０００（ＲＳ／６０
００）コンピュータがある。ＲＳ／６０００システム
は、数値中心の科学技術の応用分野およびマルチユーザ
商業環境でうまく機能するように設計されている。ＲＳ
／６０００プロセッサは、スーパースカラ実施態様を使
用する。すなわち、複数の命令が同時に発行され実行さ
れる。
【０００８】複数の命令を同時に発行して実行するに
は、高命令帯域幅で同時に実行できる独立した機能ユニ
ットが必要である。ＲＳ／６０００システムは、本来的
にパイプライン式の別々のブランチ処理ユニット、固定
小数点処理ユニット、および浮動小数点処理ユニットを
使ってこれを実現している。そのようなシステムにおけ
るプロセッサのパイプライン式という性質にかんがみ、
後続命令をディスパッチする前に、後続命令の実行に必
要な特定の命令の結果が得られるように配慮しなければ
ならない。そのようないわゆる「データ依存性ハザー
ド」が発生しないようにするための１つの技法は、特定
の命令のディスパッチを、たとえば、すべての先行命令
がディスパッチされるまで制限することである。この技
法によってデータ依存性ハザードは発生しなくなるが、
この技法を用いて発生する性能上の不利益は大きい。
【０００９】そのため、現代のスパースカラ・データ処
理システムは、しばしばいわゆる「データ依存性インタ
ロック回路」を使用している。そのような回路は、命令
ディスパッチ回路と協調して動作し、たとえばその命令
の正しい実行に必要な先行命令の結果が得られる時まで
命令をディスパッチしないようにする論理機構を含む。
データ依存性インタロック回路を実現するのに必要な論
理の量は、各命令内のソース・オペランドの数に正比例
する。ソース・オペランドとは、命令の実行に使用する
ために、レジスタ・ファイル内のオペランドにアクセス
するのに使用される、命令内のフィールドである。
【００１０】データ依存性インタロック回路を用いる
と、上述の大きな性能上の不利益を発生させずにデータ
依存性ハザードを回避することができるが、多数のソー
ス・オペランドおよび宛先オペランドを含む命令用のデ
ータ依存性インタロック回路の設計および実施は極めて
複雑になる。依存性インタロックは、独立で実行可能で
あり得る後続命令が、ディスパッチャに入ってディスパ
ッチされ実行されるのを妨げる、依存命令のディスパッ
チを禁止する。
【００１１】単一のプロセッサ・サイクルでの複数の命
令の同時実行に伴って発生するデータ依存性ハザードは
また、「レジスタ名前変更」として知られる方法を利用
して対処されてきた。レジスタ名前変更は、命令の最終
結果がレジスタ・ファイルに格納されるよりも前に、特
定の命令の結果を、後続命令が使用できるように、レジ
スタに一時的に格納するために利用される技術である。
レジスタ名前変更は一般に、レジスタ・ファイル・アレ
イに、特別な位置と、論理レジスタに割り当てられた特
定の物理レジスタを識別するポインタ配列とを設けるこ
とによって行われる。また従来技術の特定の手法では、
複数のレジスタ・ファイル・アレイを使用して、データ
用の多数の「読取り」ポート、または例外の場合のバッ
クアップ用に前の結果を保持するための多数の「読取
り」ポートを提供している。この技術は、普通なら順次
実行が必要な場合に複数の命令を同時にディスパッチし
て実行する能力を提供するが、そのような技法を利用し
て実行ユニットに命令をディスパッチすることに関して
問題が存在する。命令が実行のために特定のデータまた
はオペランドを使用するという要件により、一般に、命
令と関連データを単一のプロセッサ・サイクル内に実行
ユニットにディスパッチするのが不可能になる。なぜな
ら、ディスパッチ・ユニット、すなわち実行ユニットは
一般に、一時レジスタが命令の実行に必要なデータをい
つ含むかを判定するために、参照テーブルまたはポイン
タ・システムを介する複雑な読取りを実行しなければな
らないからである。
【００１２】さらに、ある種のシステムは、単一のプロ
セッサ・サイクルで２回以上レジスタの名前を変更す
る。したがって、レジスタの名前変更のためにルックア
ップテーブルを使用するシステムでは、特定のレジスタ
用の最も新しく割り当てられた名前変更バッファを決定
するために大規模なルックアップテーブルが必要になる
可能性がある。
【００１３】したがって、データまたはオペランドを命
令と共に迅速にディスパッチできるようにすることによ
り、スーパースカラ・プロセッサ・システム内で単一の
プロセッサ・サイクル内に命令をディスパッチできるよ
うにする方法およびシステムが明らかに必要である。
【００１４】
【発明が解決しようとする課題】本発明の一目的は、改
良されたデータ処理システムを提供することである。
【００１５】本発明の他の目的は、スーパースカラ・プ
ロセッサ・システムにおける命令ディスパッチ効率を向
上させるための改良された方法およびシステムを提供す
ることである。
【００１６】本発明の他の目的は、スーパースカラ・プ
ロセッサ・システムにおける中間記憶バッファの割当て
をインデックスする方法およびシステムを提供すること
である。
【００１７】
【課題を解決するための手段】前述の目的は、以下に述
べるようにして達成される。複数の中間記憶バッファ
と、複数の汎用レジスタと、記憶バッファ・インデック
スを有するスーパースカラ・プロセッサ・システムにお
ける命令ディスパッチ効率を向上させる方法およびシス
テムが提供される。複数のスカラ命令をディスパッチ・
バッファから複数の実行ユニットに同時にディスパッチ
することができる。複数のスカラ命令はそれぞれ、一般
に少なくとも１つのソース・オペランドおよび１つの宛
先オペランドを含む。複数の中間記憶バッファのうちの
特定の１つが、複数のスカラ命令のうちの選択された１
つの命令内の宛先オペランドに割り当てられる。中間記
憶バッファのうちの特定の１つと複数の汎用レジスタの
うちの指定された１つの間の関係が、ディスパッチされ
た命令がディスパッチ機構でアプリケーション・プログ
ラム・シーケンス中の別の命令と置換されるときに、記
憶バッファに記憶される。複数のスカラ命令のうちの選
択された１つを実行した結果が、その命令が実行された
ときに、特定の１つの中間記憶バッファに記憶される。
記憶バッファ・インデックスを使用して、記憶バッファ
が特定の汎用レジスタ用に割り当てられてから実行結果
が記憶バッファから汎用レジスタに移されるまでの間に
ディスパッチされる命令のソース・オペランドとしてど
の記憶バッファを使用するかを決定する。
【００１８】本発明の上記その他の目的、特徴、および
利点は、以下の詳細な説明で明らかになろう。
【００１９】
【実施例】図面、特に図１を参照すると、本発明の方法
およびシステムを実施するために利用されるスーパース
カラ・データ処理システム１０の高水準ブロック図が示
されている。図のように、スーパースカラ・データ処理
システム１０は、データ、命令などを記憶するために利
用されるメモリ１８を含む。メモリ１８内に記憶される
データまたは命令には、当業者に周知の方法でキャッシ
ュ／メモリ・インタフェース２０を使用してアクセスす
ることが好ましい。キャッシュ・メモリ・システムのサ
イズ設定および利用法は、データ処理技術分野内の周知
の一部門であり、本発明では取り上げない。しかし、現
代の連想式キャッシュ技術を使用することにより、キャ
ッシュ／メモリ・インタフェース２０内に一時的に記憶
されたデータを利用して高率のメモリ・アクセスを達成
できることが、当業者には理解されよう。
【００２０】キャッシュ／メモリ・インタフェース２０
からの命令は通常、好ましくは複数の待ち行列位置を含
む命令ディスパッチ機構２２にロードされる。スーパー
スカラ・データ処理システムの典型的な実施例では、命
令ディスパッチ機構内の各位置が、２ないし８個の命令
を含むことができ、したがって所与のサイクルで、キャ
ッシュ／メモリ・インタフェース２０によって渡される
有効な命令の数と、命令ディスパッチ機構２２内で利用
可能な空間の量とに応じて、命令ディスパッチ機構２２
に最高で８個の命令をロードすることができる。
【００２１】そのようなスーパースカラ・データ処理シ
ステムでは普通であるが、命令ディスパッチ機構２２
は、実行ユニット２４に命令をディスパッチするために
利用される。図１に示すように、スーパースカラ・デー
タ処理システム１０は、設計上の選択の問題として、１
つまたは複数の浮動小数点処理ユニット、固定小数点処
理ユニット、ロード／記憶ユニット、およびブランチ処
理ユニットを含むことができる。したがって、命令ディ
スパッチ機構２２は、単一のサイクル中に、複数の命令
を各実行ユニットに１つずつディスパッチすることがで
きる。実行ユニットは、設計の選択の問題として、単一
のサイクル中に単一の実行ユニットに複数の命令をディ
スパッチできるようにする、予約ステーションを含むこ
とができる。したがって、スーパースカラ・プロセッサ
中の複数の実行ユニットがそれぞれ、単一のサイクルで
複数の命令を受け取ることができる。また、マルチプロ
セッサ・システム中で、複数のプロセッサに関連する複
数の実行ユニット２４に命令をディスパッチすることが
できる。
【００２２】図２を参照すると、本発明の方法およびシ
ステムを実施するために使用できる図１のスーパースカ
ラ・データ処理システムの命令ディスパッチ回路のさら
に詳細なブロック図が示されている。図のように、キャ
ッシュ／メモリ・インタフェース２０からの命令は通
常、命令ディスパッチ機構２２に、グループ単位で、ア
プリケーションで指定された順序でロードされる。した
がって、実行ユニット２４内の１つまたは複数の実行ユ
ニットに適宜ディスパッチするために、設計上の選択の
問題として、２個、４個、または８個の命令がキャッシ
ュ／メモリ・インタフェース２０から命令ディスパッチ
２２にロードされる。図２に示した実施例に示すよう
に、これらの実行ユニットは、浮動小数点処理ユニット
２６、複数のロード／記憶ユニット２８および３０、複
数の固定小数点処理ユニット３２および３４、およびブ
ランチ処理ユニット３６を含むことができる。言うまで
もなく、前述のように、設計上の問題として、スーパー
スカラ・データ処理システム１０内に任意の数の複数の
タイプの実行ユニットを含めることができる。
【００２３】本明細書に示すタイプのようなスーパース
カラ・データ処理システムで典型的であるが、複数の汎
用レジスタも設けられている。図２に示した実施例で
は、浮動小数点汎用レジスタ４４および固定小数点汎用
レジスタ４６の２つのグループの汎用レジスタが設けら
れている。したがって、図２に示した実行ユニット内で
の複数の命令の実行結果が通常、将来使用できるよう
に、選択された汎用レジスタ内に記憶される。本発明の
重要な特徴によれば、浮動小数点中間記憶バッファ４０
および固定小数点中間記憶バッファ４２という複数の記
憶バッファも設けられる。本明細書で詳細に説明するよ
うに、各実行ユニットは、独立バスを介して各中間記憶
バッファに接続される。したがって、実行ユニットが必
要とするデータ、または実行ユニット内での命令の実行
によって生成されるデータを、他の実行ユニットで使用
できるように、または将来汎用レジスタに転送するため
に、独立バス上に置き、指定された中間記憶バッファ内
に格納することができる。
【００２４】このようにして、通常はレジスタ名前変更
方式に伴う複雑な参照テーブルを維持する必要がなくな
り、中間記憶バッファを、宛先オペランド用の記憶位置
として直接使用するために効率的に割り当てることがで
きるので、命令を単一のプロセッサ・サイクル内でディ
スパッチできるようになる。なぜなら、名前変更された
レジスタ・ファイル内でデータ位置を決定する必要がな
いからである。また、非順次的に命令を実行することが
でき、これらの命令の出力は、将来、汎用レジスタ内で
アプリケーションによって指定された順序でアセンブル
するために、中間記憶バッファ内に一時的に格納するこ
とができる。
【００２５】図示したように、固定小数点処理ユニット
３２および３４はそれぞれ、独立バスを介して固定小数
点中間記憶バッファ４２に接続されるが、浮動小数点処
理ユニット２６は、独立バスを介して各浮動小数点中間
記憶バッファ４０に接続される。当業者には明らかなよ
うに、ロード／記憶ユニット２８および３０は必然的
に、浮動小数点中間記憶バッファ４０および固定小数点
中間記憶バッファ４２に接続される。というのは、これ
らのユニットが浮動小数点データと固定小数点データの
両方をロードして記憶するからである。
【００２６】本発明の他の重要な特徴によれば、完了バ
ッファ４８が設けられる。完了バッファ４８は、実行ユ
ニット２４内で実行中の複数のスカラ命令の完了を追跡
するために使用される。前述のように、これら命令の実
行の結果は、それぞれ関連する中間記憶バッファ内に一
時的に格納され、命令または一群の命令が、アプリケー
ションで指定された順序で首尾よく完了したことが示さ
れたとき、完了バッファ４８を使用して、これらの完了
した命令データの結果の関連する汎用レジスタへの転送
を開始することができる。また、例外条件が発生した場
合は、完了バッファ４８を使用して、例外の前に完了し
た命令の実行結果の記憶を開始し、例外条件が発生した
点からプロセスを再開して、破壊されたデータまたは無
効なデータを有効な出力で効率的に置換できるように命
令ディスパッチ機構２２を制御し、あるいは、アプリケ
ーション特有のプログラムによって特定の例外タイプ用
に指定された新しい一連の命令を開始することができ
る。
【００２７】図３を参照すると、本発明の方法およびシ
ステムによる、図１のスーパースカラ・プロセッサ・シ
ステム内での中間記憶バッファの使用法を示す高水準ブ
ロック図が示されている。命令ディスパッチ機構２２が
アクセスできる記憶バッファ・インデックス５８が設け
られている。本明細書で詳細に説明するように、記憶バ
ッファ・インデックス５８は、複数の中間記憶バッファ
６０のそれぞれと指定された汎用レジスタ６２との関係
の指示を、後続命令の実行時に使用できるように、記憶
し維持するために使用される。
【００２８】複数の中間記憶バッファ６０は、複数の独
立バス６４に接続することが好ましい。好ましい実施例
では、独立バス６４の数が中間記憶バッファ６０の数に
等しく、各中間記憶バッファは１本のバスに接続され
る。各中間記憶バッファ６０は、対応する独立バス６４
に対する読取りおよび書込みを行うことができる。設計
上の選択の問題として、使用するバスの数を変えられる
ことが、当業者には理解されよう。
【００２９】複数の実行ユニット２４ａ、２４ｂ、２４
ｃが、複数の独立バス６４のそれぞれに接続される。好
ましい実施例では、実行ユニット２４ａ、２４ｂ、２４
ｃは、浮動小数点処理ユニット２６、複数のロード／記
憶ユニット２８および３０、複数の固定小数点処理ユニ
ット３２および３４、およびブランチ処理ユニット３６
を含むことができる。しかし、設計上の選択の問題とし
て、実行ユニットの数およびタイプを変えられること
が、当業者には理解されよう。
【００３０】複数の実行ユニット２４ａ、２４ｂ、２４
ｃもそれぞれ、各独立バス６４に対する読取りおよび書
込みを行うことができる。したがって、複数の実行ユニ
ット２４ａ、２４ｂ、２４ｃはそれぞれ、複数の独立バ
ス６４を介して、複数の中間記憶バッファ６０のそれぞ
れに結合されている。したがって、実行ユニット内での
命令の実行によってデータが生成されるとき、実行ユニ
ットは、データを一時的に格納できるそのデータの宛先
として指定されている指定の中間記憶バッファに対応す
るバス上にそのデータを置くことができる。同時に、実
行ユニットは、「有効」ビットを適切な状態にセットす
ることによって、バス上のデータが有効であることを示
す。このようにして、データがバス上にある間、および
指定された中間記憶バッファ内にデータを格納する前ま
たはそれと同時に、そのデータを必要とする他のどの実
行ユニットもバスからそのデータを取り出すことができ
る。したがって、独立バスを設けることの１つの利点
は、データをバッファに記憶し、その後バッファ内のそ
のデータにアクセスする必要がなくなることである。デ
ータをバスから直接取り出せるので、プロセッサ・シス
テムの処理速度が大幅に向上する。
【００３１】さらに図３を参照すると、複数の独立バス
６４がそれぞれ汎用レジスタ６２に結合されていること
が分かる。実行ユニットに命令をディスパッチすると
き、指定された中間記憶バッファと選択された汎用バッ
ファの関係を記憶バッファ・インデックス５８内に記憶
することが好ましい。その実行結果を他の実行ユニット
が必要とするときは、記憶バッファ・インデックス５８
内の情報を使用してそれらの結果の転送を実行できる。
本明細書で詳細に説明するように、記憶バッファ・イン
デックス５８内に記憶される情報は、汎用レジスタの識
別を使用してアクセスされる指定された中間記憶バッフ
ァの識別子、または指定された中間記憶バッファの識別
によってアクセスされる汎用レジスタの識別子とするこ
とができる。
【００３２】このようにして、通常はレジスタ名前変更
方式に伴う複雑な参照テーブルを維持する必要がなくな
る。なぜなら、汎用レジスタ・ファイルの名前変更を必
要とせずに、中間記憶バッファを、ディスパッチされる
命令内の各宛先オペランド用の記憶位置として直接割り
当てることができるからである。さらに、記憶バッファ
・インデックス５８により、非順次的に命令を実行する
ことができる。これは、各命令の実行結果が中間記憶バ
ッファ６０に一時的に記憶され、後で記憶バッファ・イ
ンデックス５８内の情報および完了バッファ４８の内容
を使用することによって、後続命令がこの実行結果を使
用できるからである（図２参照）。
【００３３】図４は、本発明の方法およびシステムを実
施するために利用される図３のスーパースカラ・プロセ
ッサ・システム内の記憶バッファ・インデックスの図で
ある。記憶バッファ・インデックス５８は、０ないしｒ
の番号を付けた多数のエントリを備えている。ｒは、ス
ーパースカラ・プロセッサ・システム中の汎用レジスタ
の数に等しい。前述のように、以前に実行ユニットにデ
ィスパッチされた命令をディスパッチ機構で次のアプリ
ケーション・プログラム特有の命令で置換するとき、デ
ィスパッチされた命令内の宛先オペランドと指定された
中間記憶バッファの間の関係が、記憶バッファ・インデ
ックス５８に記憶される。この実施例では、指定された
中間記憶バッファの識別子が、選択された汎用レジスタ
に対応するエントリに記憶される。
【００３４】たとえば、汎用レジスタ０に対応するエン
トリ位置０に、中間記憶バッファ３の識別子が記憶され
る。また、汎用レジスタｒに対応するエントリ位置ｒ
に、中間記憶バッファ２の識別子が記憶される。したが
って、実行結果を中間記憶バッファ３から別の実行ユニ
ットに転送するとき、その転送は、記憶バッファ・イン
デックス５８中のエントリ０を使用して行われる。
【００３５】図５は、本発明の方法およびシステムを実
施するために利用される図３のスーパースカラ・プロセ
ッサ・システム内の代替記憶バッファ・インデックスの
絵画図である。記憶バッファ・インデックス５８は、０
ないしｎの番号を付けた多数のエントリを備えている。
ｎは、スーパースカラ・プロセッサ・システム中の中間
記憶バッファの数に等しい。命令を実行ユニットにディ
スパッチするとき、選択された汎用レジスタの識別子
が、実行結果を記憶すべき指定された中間記憶バッファ
に対応するエントリに記憶される。
【００３６】たとえば、中間記憶バッファ０に対応する
エントリ位置０に、汎用レジスタ２５の識別子が記憶さ
れる。また、中間記憶バッファ２に対応するエントリ位
置２に、汎用レジスタ２の識別子が記憶される。したが
って、実行結果を中間記憶バッファ０から別の実行ユニ
ットに転送するとき、転送は、記憶バッファ・インデッ
クス５８中のエントリ０を使用して調整される。
【００３７】前述の内容を参照すれば、発明者がスーパ
ースカラ・プロセッサ・システムの中間記憶バッファの
割当てをインデックスする方法およびシステムを提供し
たことが、当業者には理解されよう。実行結果が、アプ
リケーションによって指定された順序で汎用レジスタに
記憶されるまで、中間記憶バッファに一時的に記憶され
るので、大規模な連想式ルックアップテーブルは必要で
ない。
【図面の簡単な説明】
【図１】本発明の方法およびシステムを実施するために
利用されるスーパースカラ・プロセッサ・システムの高
水準ブロック図である。
【図２】本発明の方法およびシステムを実施するために
利用される図１のスーパースカラ・プロセッサ・システ
ムにおける命令ディスパッチ回路のさらに詳細なブロッ
ク図である。
【図３】本発明の方法およびシステムによる図１のスー
パースカラ・プロセッサ・システム内の中間記憶バッフ
ァの利用法を示す高水準ブロック図である。
【図４】本発明の方法およびシステムを実施するために
利用される図３のスーパースカラ・プロセッサ・システ
ム内の記憶バッファ・インデックスの図である。
【図５】本発明の方法およびシステムを実施するために
利用される図３のスーパースカラ・プロセッサ・システ
ム内の代替記憶バッファ・インデックスの絵画図であ
る。
【符号の説明】
１０ スーパースカラ・データ処理システム １８ メモリ ２０ キャッシュ／メモリ・インタフェース ２２ 命令ディスパッチ機構 ２４ 実行ユニット ２６ 浮動小数点処理ユニット ２８ ロード／記憶ユニット ３２ 固定小数点処理ユニット ３６ ブランチ処理ユニット ４０ 浮動小数点中間記憶バッファ ４２ 固定小数点中間記憶バッファ ４４ 浮動小数点汎用レジスタ ４６ 固定小数点汎用レジスタ ４８ 完了バッファ ５８ 中間記憶バッファ・インデックス ６４ 独立バス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 オーブリー・ディー・オグデン アメリカ合衆国78681、テキサス州ラウン ド・ロック、ストーンリース・ドライブ 1905 (72)発明者 ドナルド・イー・ウォールデッカー アメリカ合衆国78681、テキサス州ラン ド・ロック、アロウヘッド・サークル 3306

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】それぞれ少なくとも１つのソース・オペラ
    ンドおよび１つの宛先オペランドを含む、複数のスカラ
    命令をディスパッチ・バッファから複数の実行ユニット
    に同時にディスパッチすることができ、前記複数のスカ
    ラ命令の実行結果が、複数の汎用レジスタに記憶され
    る、スーパースカラ・プロセッサ・システムにおける命
    令ディスパッチ効率を向上させる方法であって、 複数の中間記憶バッファのうちの特定の１つを、前記複
    数のスカラ命令のうちの選択された１つの命令内の宛先
    オペランドに割り当てるステップと、 前記複数の中間記憶バッファのうちの前記特定の１つと
    前記複数の汎用レジスタのうちの指定された１つの間の
    関係を、記憶バッファ・インデックスに記憶するステッ
    プと、 前記複数のスカラ命令のうちの前記選択された１つの実
    行結果を、前記複数の中間記憶バッファのうちの前記特
    定の１つに記憶するステップと、 前記記憶バッファ・インデックスを使用して、前記複数
    の中間記憶バッファのうちの特定の１つからの前記実行
    結果を、前記複数のスカラ命令のうちの他の１つの実行
    に利用するために、前記複数の実行ユニットのうちの他
    の１つに転送するステップとを含む方法。
  2. 【請求項２】前記複数の中間記憶バッファのうちの前記
    特定の１つと前記複数の汎用レジスタのうちの指定され
    た１つの間の関係を記憶バッファ・インデックスに記憶
    する前記ステップが、 前記複数の中間記憶バッファのうちの前記特定の１つの
    識別子を、前記記憶バッファ・インデックスに記憶する
    ステップと、 複数の汎用処理レジスタのうちの前記指定された１つの
    識別子を使用して、前記記憶バッファ・インデックスか
    ら、前記複数の中間記憶バッファのうちの前記特定の１
    つの前記識別子にアクセスするステップとを含む請求項
    １に記載のスーパースカラ・プロセッサ・システムにお
    ける命令ディスパッチ効率を向上させる方法。
  3. 【請求項３】前記複数の中間記憶バッファのうちの前記
    特定の１つと前記複数の汎用レジスタのうちの指定され
    た１つの間の関係を記憶バッファ・インデックスに記憶
    する前記ステップが、 前記複数の汎用処理レジスタのうちの前記指定された１
    つの識別子を、前記記憶バッファ・インデックスに記憶
    するステップと、 前記複数の中間記憶バッファのうちの前記特定の１つの
    識別子を使用して、前記記憶バッファ・インデックスか
    ら、前記汎用処理レジスタのうちの前記指定された１つ
    の前記識別子にアクセスするステップとを含む請求項１
    に記載のスーパースカラ・プロセッサ・システムにおけ
    る命令ディスパッチ効率を向上させる方法。
  4. 【請求項４】それぞれ少なくとも１つのソース・オペラ
    ンドおよび１つの宛先オペランドを含む、複数のスカラ
    命令をディスパッチ・バッファから複数の実行ユニット
    に同時にディスパッチすることができ、前記複数のスカ
    ラ命令の実行結果が、複数の汎用レジスタに記憶され
    る、スーパースカラ・プロセッサ・システムにおける命
    令ディスパッチ効率を向上させるシステムであって、 複数の中間記憶バッファのうちの特定の１つを、前記複
    数のスカラ命令のうちの選択された１つの命令内の宛先
    オペランドに割り当てる手段と、 前記複数の中間記憶バッファのうちの前記特定の１つと
    前記複数の汎用レジスタのうちの指定された１つの間の
    関係を、記憶バッファ・インデックスに記憶する手段
    と、 前記複数のスカラ命令のうちの前記選択された１つの実
    行結果を、前記複数の中間記憶バッファのうちの前記特
    定の１つに記憶する手段と、 前記記憶バッファ・インデックスを使用して、前記複数
    の中間記憶バッファのうちの特定の１つからの前記実行
    結果を、前記複数のスカラ命令のうちの他の１つの実行
    に利用するために、前記複数の実行ユニットのうちの他
    の１つに転送する手段とを備えるシステム。
  5. 【請求項５】前記複数の中間記憶バッファのうちの前記
    特定の１つと前記複数の汎用レジスタのうちの指定され
    た１つの間の関係を記憶バッファ・インデックスに記憶
    する前記手段が、 前記複数の中間記憶バッファのうちの前記特定の１つの
    識別子を、前記記憶バッファ・インデックスに記憶する
    手段と、 複数の汎用処理レジスタのうちの前記指定された１つの
    識別子を使用して、前記記憶バッファ・インデックスか
    ら、前記複数の中間記憶バッファのうちの前記特定の１
    つの前記識別子にアクセスする手段とを備える請求項４
    に記載のスーパースカラ・プロセッサ・システムにおけ
    る命令ディスパッチ効率を向上させるシステム。
  6. 【請求項６】前記複数の中間記憶バッファのうちの前記
    特定の１つと前記複数の汎用レジスタのうちの指定され
    た１つの間の関係を記憶バッファ・インデックスに記憶
    する前記手段が、 前記複数の汎用処理レジスタのうちの前記指定された１
    つの識別子を、前記記憶バッファ・インデックスに記憶
    する手段と、 前記複数の中間記憶バッファのうちの前記特定の１つの
    識別子を使用して、前記記憶バッファ・インデックスか
    ら、前記汎用処理レジスタのうちの前記指定された１つ
    の前記識別子にアクセスする手段とを備える請求項４に
    記載のスーパースカラ・プロセッサ・システムにおける
    命令ディスパッチ効率を向上させるシステム。
JP5325254A 1993-01-08 1993-12-22 スーパースカラ・プロセッサ・システムにおける中間記憶バッファの割当てをインデックスする方法およびシステム Expired - Lifetime JP2777535B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US187293A 1993-01-08 1993-01-08
US001872 1993-01-08

Publications (2)

Publication Number Publication Date
JPH06242955A true JPH06242955A (ja) 1994-09-02
JP2777535B2 JP2777535B2 (ja) 1998-07-16

Family

ID=21698213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5325254A Expired - Lifetime JP2777535B2 (ja) 1993-01-08 1993-12-22 スーパースカラ・プロセッサ・システムにおける中間記憶バッファの割当てをインデックスする方法およびシステム

Country Status (9)

Country Link
US (1) US5491829A (ja)
EP (1) EP0605868B1 (ja)
JP (1) JP2777535B2 (ja)
KR (1) KR0122528B1 (ja)
CN (1) CN1042863C (ja)
AT (1) ATE173100T1 (ja)
CA (1) CA2112995A1 (ja)
DE (1) DE69321929T2 (ja)
TW (1) TW230807B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08272611A (ja) * 1995-03-31 1996-10-18 Nec Corp マイクロプロセッサ

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW242673B (ja) * 1993-08-18 1995-03-11 Ibm
US6378062B1 (en) * 1994-01-04 2002-04-23 Intel Corporation Method and apparatus for performing a store operation
CN100412786C (zh) 1994-12-02 2008-08-20 英特尔公司 可以对复合操作数进行压缩操作的微处理器
FR2731094B1 (fr) * 1995-02-23 1997-04-30 Dufal Frederic Procede et dispositif de commande simultanee des etats de controle des unites d'execution d'un processeur programmable
US5974240A (en) * 1995-06-07 1999-10-26 International Business Machines Corporation Method and system for buffering condition code data in a data processing system having out-of-order and speculative instruction execution
US5875294A (en) 1995-06-30 1999-02-23 International Business Machines Corporation Method and system for halting processor execution in response to an enumerated occurrence of a selected combination of internal states
US5949971A (en) * 1995-10-02 1999-09-07 International Business Machines Corporation Method and system for performance monitoring through identification of frequency and length of time of execution of serialization instructions in a processing system
US5764970A (en) * 1995-11-20 1998-06-09 International Business Machines Corporation Method and apparatus for supporting speculative branch and link/branch on count instructions
US5940859A (en) 1995-12-19 1999-08-17 Intel Corporation Emptying packed data state during execution of packed data instructions
US5852726A (en) * 1995-12-19 1998-12-22 Intel Corporation Method and apparatus for executing two types of instructions that specify registers of a shared logical register file in a stack and a non-stack referenced manner
US6792523B1 (en) 1995-12-19 2004-09-14 Intel Corporation Processor with instructions that operate on different data types stored in the same single logical register file
US5701508A (en) 1995-12-19 1997-12-23 Intel Corporation Executing different instructions that cause different data type operations to be performed on single logical register file
US5845149A (en) * 1996-04-10 1998-12-01 Allen Bradley Company, Llc Industrial controller with I/O mapping table for linking software addresses to physical network addresses
US6298435B1 (en) * 1996-04-16 2001-10-02 International Business Machines Corporation Methods and apparatus for exploiting virtual buffers to increase instruction parallelism in a pipelined processor
US5870616A (en) * 1996-10-04 1999-02-09 International Business Machines Corporation System and method for reducing power consumption in an electronic circuit
US5805907A (en) * 1996-10-04 1998-09-08 International Business Machines Corporation System and method for reducing power consumption in an electronic circuit
US5765017A (en) * 1997-01-13 1998-06-09 International Business Machines Corporation Method and system in a data processing system for efficient management of an indication of a status of each of multiple registers
US5974538A (en) * 1997-02-21 1999-10-26 Wilmot, Ii; Richard Byron Method and apparatus for annotating operands in a computer system with source instruction identifiers
US5875326A (en) * 1997-04-25 1999-02-23 International Business Machines Corporation Data processing system and method for completing out-of-order instructions
JP2001092657A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 中央演算装置、コンパイル方法、及びコンパイルプログラムを記録した記録媒体
US7039060B2 (en) * 2001-03-07 2006-05-02 Mips Tech Inc System and method for extracting fields from packets having fields spread over more than one register
US6826704B1 (en) * 2001-03-08 2004-11-30 Advanced Micro Devices, Inc. Microprocessor employing a performance throttling mechanism for power management
US7330988B2 (en) * 2004-06-30 2008-02-12 Sun Microsystems, Inc. Method and apparatus for power throttling in a multi-thread processor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS581246A (ja) * 1981-06-26 1983-01-06 Fujitsu Ltd 命令処理順序制御方式
JPS58178464A (ja) * 1982-04-14 1983-10-19 Hitachi Ltd 並列演算処理装置
JPH04503582A (ja) * 1989-02-24 1992-06-25 アドヴァンスド　マイクロ　デヴァイセス　インコーポレイテッド コンピュータの分散型パイプライン制御装置及び方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594660A (en) * 1982-10-13 1986-06-10 Honeywell Information Systems Inc. Collector
US5067069A (en) * 1989-02-03 1991-11-19 Digital Equipment Corporation Control of multiple functional units with parallel operation in a microcoded execution unit
JP3153906B2 (ja) * 1989-02-24 2001-04-09 アドヴァンスド マイクロ デヴァイセス インコーポレイテッド コンピュータの分散型パイプライン制御装置及び方法
JP2825906B2 (ja) * 1990-02-01 1998-11-18 株式会社日立製作所 計算機システム
US5237694A (en) * 1991-05-30 1993-08-17 Advanced Micro Devices, Inc. Processing system and method including lock buffer for controlling exclusive critical problem accesses by each processor
US5345569A (en) * 1991-09-20 1994-09-06 Advanced Micro Devices, Inc. Apparatus and method for resolving dependencies among a plurality of instructions within a storage device
US5416913A (en) * 1992-07-27 1995-05-16 Intel Corporation Method and apparatus for dependency checking in a multi-pipelined microprocessor
US5367650A (en) * 1992-07-31 1994-11-22 Intel Corporation Method and apparauts for parallel exchange operation in a pipelined processor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS581246A (ja) * 1981-06-26 1983-01-06 Fujitsu Ltd 命令処理順序制御方式
JPS58178464A (ja) * 1982-04-14 1983-10-19 Hitachi Ltd 並列演算処理装置
JPH04503582A (ja) * 1989-02-24 1992-06-25 アドヴァンスド　マイクロ　デヴァイセス　インコーポレイテッド コンピュータの分散型パイプライン制御装置及び方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08272611A (ja) * 1995-03-31 1996-10-18 Nec Corp マイクロプロセッサ

Also Published As

Publication number Publication date
KR940018757A (ko) 1994-08-18
CA2112995A1 (en) 1994-07-09
KR0122528B1 (ko) 1997-11-20
US5491829A (en) 1996-02-13
CN1092189A (zh) 1994-09-14
EP0605868A1 (en) 1994-07-13
EP0605868B1 (en) 1998-11-04
DE69321929T2 (de) 1999-07-01
JP2777535B2 (ja) 1998-07-16
DE69321929D1 (de) 1998-12-10
CN1042863C (zh) 1999-04-07
ATE173100T1 (de) 1998-11-15
TW230807B (ja) 1994-09-21

Similar Documents

Publication Publication Date Title
JP2793488B2 (ja) スーパースカラ・プロセッサ・システムにおいて複数命令を単一サイクルでディスパッチするための方法およびシステム
JPH06242955A (ja) スーパースカラ・プロセッサ・システムにおける中間記憶バッファの割当てをインデックスする方法およびシステム
JP2783505B2 (ja) 独立にアクセスされる中間記憶域を利用してスーパースカラ・プロセッサ・システムにおける命令ディスパッチを改善する方法およびシステム
EP0849665B1 (en) System and method for register renaming
JP2597811B2 (ja) データ処理システム
EP0762270B1 (en) Microprocessor with load/store operation to/from multiple registers
US5611063A (en) Method for executing speculative load instructions in high-performance processors
JP2000148488A (ja) ス―パ―スカラプロセッサ
US5740398A (en) Program order sequencing of data in a microprocessor with write buffer
US5615402A (en) Unified write buffer having information identifying whether the address belongs to a first write operand or a second write operand having an extra wide latch
RU2142157C1 (ru) Способ функционирования системы обработки
US6209081B1 (en) Method and system for nonsequential instruction dispatch and execution in a superscalar processor system
JP2742375B2 (ja) スーパースカラ・プロセッサにおける命令処理の選択的逐次化の方法およびシステム
US5765017A (en) Method and system in a data processing system for efficient management of an indication of a status of each of multiple registers
US5832533A (en) Method and system for addressing registers in a data processing unit in an indexed addressing mode
US5850563A (en) Processor and method for out-of-order completion of floating-point operations during load/store multiple operations
US5758117A (en) Method and system for efficiently utilizing rename buffers to reduce dispatch unit stalls in a superscalar processor
JPH06236274A (ja) スーパースカラ・プロセッサ・システム内でスカラ命令を追跡する方法およびシステム