TW230807B - - Google Patents

Download PDF

Info

Publication number
TW230807B
TW230807B TW082111133A TW82111133A TW230807B TW 230807 B TW230807 B TW 230807B TW 082111133 A TW082111133 A TW 082111133A TW 82111133 A TW82111133 A TW 82111133A TW 230807 B TW230807 B TW 230807B
Authority
TW
Taiwan
Prior art keywords
storage
buffer
special
storage buffer
instruction
Prior art date
Application number
TW082111133A
Other languages
English (en)
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW230807B publication Critical patent/TW230807B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline, look ahead
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3836Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3836Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3838Dependency mechanisms, e.g. register scoreboarding
    • G06F9/384Register renaming

Description

A6 B6 C30807 五、發明説明(1 ) 供參考之相關申請案 本申請案涤與下述美國專利申請案有關,即美國專利申
請案第_號,名稱為「於超大規模處理器糸统中W 選擇方式使指令串行化之方法與糸統J ,美國專利申請系 第_號,名稱為「於超大規模處理器系統中Μ單一 週期配送多重指令之方法與系统」,美國專利申請案第_ _號,名稱為「於超大規横處理器糸統中使用獨立存 取之中間儲存器以增強指令配送之方法及糸铳」美國專利 申請案第_號,其名稱為「於超大規模處理器系统 中供非序列指令配送及執行用之方法與糸统」•美國專利 申請案第、 號,名稱為「於超大規模處理器系統中 追踪純量指令之方法與系统」,Μ上所有申請案均由各申 請案發明人與本申請案同日提出申請並且經讓授予本茱之 受讓人及以參考方式列入本說明書中。 發明之詳细說明 發明之背景 技術範圍 本發明一般係關於一種改良之處理系統,特別係闞於一 種用Κ在超大規模處理器糸统中增強指令配送效率之方法 與系統。更具體言之,本發明係關於用Μ在超大規模處理 器系統中索引中間儲存媛衝器之分派之方法與糸統。 相關技術之說明 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐) {請先閲讀背面之注意事項再填寫本頁) -裝 •訂 經濟部中央標準局員工消费合作社印製 30807 經濟部中央標準局员工消费合作社印製 A6 B6 五、發明説明(2 ) 設計現代技術之資料處理系统者·正在不斷試圖增進此 種資料處理系統之性能特點。一種增進資料處理效率之技 術為達成短週期時間及低毎指令週期(簡稱CPI)比率。將 此等技術應用於一種加強之資料處理之優異實例為萬國商 業機器公司(IBM)之精藺指令集電腦系统*即RISC/6000 (RS/6000)系统。'此RS/6000系统經設計能在數字密集工程 及科學應用Μ及多用戶商業環境方面有良好之性能表現。 RS/6000處理器使用超大規模實施,此意指有多重指令同 時發出及執行。 同時發出及執行多重指令需要多個獨立功能單元,此等 單元可以很1大指令頻帶寬同時執行。RS/6000系统使用靨 於管線性質之分開之移轉Μ及定點及浮點處理單元。鑒於 在此種系統中之處理器之管線性質•故應小心以確使一特 別為執行陲後指令所需之指令之结果,需能於配送此随後 指令之前獲得。一項確使此種所謂「資料相闞之危險」不 會發生之技術為限制一特定指令之配送,直至所有以前之 指令業已完成配送之時為止。雖然此種技術可確使與資料 相關之危險不會發生,但是在使用此種技術所遭遇之在性 能上之不利情況相當可觀。 结果,現代之超大規棋之資料處理器糸统經常使用一種 所謂「資料相闞之連鎖電路J 。此等電路包括與指令配送 霉路一致操作之理輯,Κ確使一指令在獲得前一指令之结 果之前不會配送此現行之一指令,此前一指令為正確執行 現行指令所必需。為實施資料相關之連鎖電路所需之理輯 {請先閲讀背面之注意事項再填寫本頁) -裝 •訂 4 本紙張尺度適用中國國家標準(CNS>甲4規格(210X297公釐) 經濟部中央標準局員工消费合作杜印製 Γ30807 A6 _ _B6_ 五、發明説明(5 ) 敝量係正比於每一指令中之原始運算元之數目。一原始運 算元為一指令中之一權位,此一指令係用Μ在暫存器椹中 存取運算元,俾用似執行該指令。 雖然資料相關之連鎖霣路可在不會遭遇上述可覲之性能 上不利情況下避免資料相闥危險,但是設計及實施供包括 大量原點及终點浬算元之指令用之資料相關連鎖電路卻變 為十分複雜。相闞連鎖電路阻止相闌指令之配送·而相闞 指令則阻止随後之可為獨立及可執行之指令進入配送器以 被配送及執行。 於每一處理器週期中同時執行多重指令時所發生之資料 相關之危險,亦可利用一棰稱作「暫存器重新命名」之方 法加Μ處理。暫存器重新命名為一種技術,係用以在將一 指令之最後结果置於一暫存器檔内之前’暫時將一特別指 令之结果置於一暫存器中,俾可供陣後之指令之可能使用 。暫存器重新命名一般係藉具有額外位置及一指標安排之 一暫存器檔陣列而完成,Μ識別業已被分派為理輯暫存器 之特別之實際暫存器。經選擇之先前技術之方法亦利用多 重暫存器陣列Μ提供很多「讀取」埠’以供讀取資料之用 或在例外情況下保留先前之结果Μ備用。雖然此種技術能 夠同時配送及執行多重指令,否則卽可能需要串列執行’ 但使用此種技術Μ將指令配送至執行單元·卻存在有一問 題。當Μ—指令使用特別資料或運算元以供執行之需要’ 一般會使其無法於一單一處理器週期中配送一指令及相關 資料至一執行單元,因為配送單元或紈行單元一般必須將 本紙張尺度適用中豳國家搮準(CUS)甲4規格(210x297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝 -訂 A6 B6 r3C807 五、發明説明(4 ) 複雜之査閲表或指檷系統閱讓一遍,以決定何時一暫時暫 存器會包含有為執行該指令所需之資料。 此外,某些糸统可能於一單一處理器週期中不只一次重 新將一暫存器命名。结果,在該等使用査閱表以對暫存器 重新命名之糸统中,可能霈要一大量査閲表以便能決定最 近被分派之重新命名之緩衝器,以供一特別暫存器之用。 因此顯然痛要有一種方法及系统·Μ其可於一超大規模 處理器系铳中,於一軍一處理器週期内,藉使資料或運算 元連同該等指令立即配送而配送指令。 發明之簡述 因此本發明之一目的為提供一棰改良之資料處理系统。 本發明之另一目的為提供一種改良之方法及糸统,以其 增強超大規模處理器系统中之指令配送效率。 本發明尚有另一目的為提供一種方法及系统,以其索引 超大規模處理器系統中之中間儲存媛衝器之分派。 上述之目的現可以本文中所說明之方式完成。本發明提 供一種方法及系统以其增強超大規横處理器系统中之指令 {請先閲讀背面之注意事項再填寫本頁} .装 -訂 經濟部中央標準局貝工消费合作社印製 個同一存選特 多可令儲一 一 , 令指間之之 器指量中中中 衝量純個令器 緩純重多指衝 存個多。量媛 儲多一 元純存 間。每算重儲 中弓。運多間 個索元點予中 多器單终派個 有存行一分多 具儲執及被 。 统個至元器元 系 一送算衝算 器及配運緩浬 理 Κ器始刖點 處器衝原特终 此存媛一 一 一 , 暫送少之之 率的配至中中 效目一 括器令 送般自包衝指 R一 時般緩定 本紙張尺度通用中國國家標準(CNS)甲4規格(210x297公釐) Γ30807 a6 _ B6 五、發明説明(5 ) 別緩銜器與多画一般目的暫存器中之一個特定暫存器之間 之關係為在當業已被配送之指令被應用程式序列中之另一 指令取代時•被儲存於儲存谖衡器索引中。多重纯量指令 中之選定指令之執行结果為在當此選定指令被執行時•被 儲存於中間儲存緩衝器中之一特別媛衝器内。儲存緩衝器 索引係用Μ決定那一個儲存媛衝器係用為被配送之該等指 令之一原始浬算元*該等指令係於一儲存緩衝器業已被分 派至一特定一般目的暫存器與紈行结果自該儲存媛衝器移 入該一般目的暫存器之間之時間中被配送。 本發明之上述及另外之目的,特點及優點,將可於下述 詳细之文字^明中變為明白易解。 圖式之簡述 可認為係本發明之特點之新穎特性經闉明於所附申請專 利範圍中。然而本發明之本身Μ及較佳使用型式及本發明 之另外目的及優點,均可當連同附圖閱讀本文時,參看於 後文中就一具體實施例之詳細說明而得最佳瞭解,於附圖 中: 圖1為一超大規横處理器糸統之高層次方塊圖,此系统 可用Μ實施本發明之方法及糸統; 經濟部中央標準局貝工消费合作社印製 (請先閲讀背面之注意事項再填寫本頁) 圖2為圖1之超大規棋處理器系統之指令配送電路之更詳 盡之方塊圖*此糸統可用以實施本發明之方法及糸統; 圖3為一高層次方塊圖,此方塊圖例示於圖1中根據本發 明之方法及糸统之超大規模處理器糸統中使用中間儲存媛 本紙張尺度適用中國國家標準(CNS)甲4規格(210X297公釐) A6 B6 經濟部中央標準局員工消费合作社印製 .30807 五、發明説明(6 ) 衝器之情形; 圖4為以圖*表示之圖3之超大規模之處理器系统中之儲 存媛衡器索引、此處理器系统可用Μ實施本發明之方法及 系统;及 圖5為Κ圖畫表示之圖3之超大規模之處理器糸統中之一 代替性儲存緩衝器索引•此處理器糸統可用W實施本發明 之方法及系统。 較佳具體實施例之詳细說明 現參看圖式,特別參看圖1,圖中例示可用Μ實施本發 明之方法及糸统之超大規横資料處理糸统10之一高層次方 塊圖。如圖示,資料處理系统10包括一記憶體此記憶 體用以儲存資料及指令等。儲存於記憶體1 8中之資料或指 令之實施之較佳者,係Κ對於具有此項技術人士所熟知之 方式使用高速缓衝記憶體/記憶體界面20存取。高速緩衝 記憶體系统之大小之考慮與使用為資料處理技術方面之一 項热知之特性|故不在本申請案中論述。然而熟諸本行技 術者 > 將可察知藉使用現代相關聯之高速緩衝記憶體技術 ,使用暫時儲存於高速缓衝記憶體/記憶體界面20中之資 而完成大部分記憶體存取。 來自高速緩衝記憶髁/記憶體界面20之指令一般係載入 配送器22中,此配送器之實施較佳者包括多個佇列位置。 在一典型之超大規横資料處理器系统之實例中,指令配送 器中之每一位置可包括2至8個指令,因此於一固定之遇期 ......................................................................................裝......................訂---------------------線 (請先閲讀背面之注意事項再墦寫本頁) 本紙張尺度適用中國國家標準(CNS)甲4规格(210X297公*) 30807 A6 B6 五、發明説明(7 ) 經濟部中央標準局員工消费合作社印製 中’視有多少有效指令通過高速缓衝記憶體或記憶體界面 20及在指令配送器22中有多少可用空間而定,可將高達8 偭指令載入指令配送器22中。 指令配送器22有如在典型之此種超大規模資料處理系統 中者,係用K將指令配送至執行單元24。如圈1中所例示 •資料處理系統10,可按照設計上之選擇,包括1個或多 個浮點單元,定點處理器箪元,載入/儲存單元以及—轉 移處理器單元。因此,指令配送器22可於一單一週期期間 配送多重指令,對每一執行單元配送一指令。執行單元可 按照設計上之選擇包括數個保留站,此等保留站可於一單 一週期中容許配送多於一個之指令予一單一執行軍元。因 此於一超大規模之處理器中之多重紈行單元在一單一週期 中可各自接收多重指令。此外,於多重處理器系统中,指 令可被配送至與多重處理器相關之多重執行單元24。 現參看圖2,圖中例示圖1中可用Μ實施本發明之方法及 系统之超大規模資料處理糸统之指令配送電路之更詳细之 方塊圖。如圖示·來自快速媛衝記憶體或記憶體界面20之 指令,係Μ典型方式及Κ分姐及一種特定懕用序列順序載 入指令配送器22中。因此,按照設計上之選擇,2個,4 個或8個一姐之指令自高速媛衝記憶體或記憶體界面20載 入指令配送器22,Μ便Μ随機方式配送至執行單元24中之 一個或多個執行單元。如圖2中例示之具體實例所示,此 等紈行單元可包括一浮點執行單元26,多重載入/儲存單 元28及30,多重定點執行單元32及34,一轉移執行單元 (請先閲讀背面之注意事項再填寫本頁) .裝 .訂 本紙張尺度適用中國國家櫟準(CNS)甲4规格(210x297公釐) A6 B6 Γ30807 五、發明説明(8 ) 3 6。當然,如上文中所討論者,在資料處理系统1 〇中,可 依設計上之需要,包括較多或較少數目及鼷於不同型式之 執行單元ό 本文中所述之超大規模處理系统,有如典型之此類系统 —樣,亦具備多個供一般目的用之暫存器。於圖2中所示 之具體實例中,設置有2组一般目的用之暫存器。即浮點 一般目的暫存器44及定點一般目的暫存器46°因此*示於 圖2中紈行單元内多重指令紈行之结果,乃Κ典型方式儲 存於一經選定之一般目的暫存器中供未來之用。根據本發 明之一重要持點,亦設置有多個中間儲存緩衝器。此即浮 點中間儲存^衝器40及定點中間儲存鑀衝器42。有如在本 文中將會更詳盡說明者,每一執行單元係經由一獨立匯流 排而連接至每一中間儲存媛衝器。因此,由一執行單元所 需之資料或由一執行單元内之一指令之執行所產生之資料 ,可置於一獨立匯流排上或儲存於一特定之中間儲存媛衝 器内,Μ供其他執行單元使用或供未來傳送至供一般目的 用之一暫存器。 在此種方式下,無需維持一般與暫存器重新命名設計相 關之複雜之査閲表,一中間儲存媛衝器可Μ有效方式被指 定立即用作供一終點運算元用之一儲存位置,使指令可在 —單一處理器遇期中被配送,此因為資枓位置無需在一重 新命名之暫存器檔中決定。此外可容許以非序列方式執行 指令,此時該等指令之输出暫時儲存於中間儲存媛衝器中 ,供未來以特定應用序列順序於供一般目的用暫存器中予 - 10 ** 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐1 {請先閲讀背面之注意事項再填窝本頁) -裝 .訂 經濟部中央櫺準局貝工消费合作社印製 Γ30807 A6 _ _ B6__ — 五、發明説明(9 ) 以姐合。 如圖示’定點紈行單元各自經由一獨立睡流排而耦合至 定點中間儲存媛衡器42,而浮點執行單元則經由一獨立匯 流排而連接至每一浮點中間儲存媛衝器4〇。載入/儲存單 元28及40·如热諳此項技術者可察知者,箱連接至浮點中 間儲存緩衡器40及定點中間儲存緩銜器42,因為此等單兀 將載入及儲存定點及浮點資枓二者。 根據本發明之另一重要特點為設置有一完成緩衝器48。 完成媛衝器48係用以追踪正在執行單元24中執行之多重純 量指令之完成。此等指令之執行结果.如上述,係各自儲 存於一相Μ之中間儲存緩衝器中,當有一指示指出業已K 一特定懕用序列順序成功完成一指令或一姐指令時,完成 緩衝器48可用以開始將該等完成之指令之结果傳送至相關 之一般目的暫存器。此外,當例外情況發生時,完成緩衝 器48可用Μ開始儲存任何在此例外情況之前完成執行之结 果及控制指令配送器2 2 Μ於此例外情況發生之時重新開始 處理,如此可使毀化或失效資料由一有效输出有效取代, 或依照供特定例外型式用之特定應用程式所規定者•開始 一新指令序列。 經濟部中央搮準局員工消费合作社印製 (請先《讀背面之注意事項再蜞窝本頁) 現參看圖3,圖中示出一高層次方塊圖,例示根據本發 明之方法及条統*使用圖1中超大規横處理系統中之中間 儲存媛衝器。設置有一儲存缓衝器索引58*此索引可由指 令配送器22存取。將如本文中更詳细說明者•儲存緩衝器 索引58係用以儲存及保持對於每一多個中間儲存緩衝器 - 11 - 本紙張尺度逋用中國國家標準(CNS)甲4規格(210X297公釐) A6 B6 230807 五、發明説明(10 ) 60與一特定之一般目的的暫存器間之關係之一項顯示,以 供於後繼之指令執行期間使用。 多個中間儲存媛衝器60之實施較佳者為連接至多重獨立 匯流排64。於較佳之具體實例中,獨立匯流排64之數目等 於中間儲存媛衝器60之數目,每一中間儲存緩衝器與一匯 流排相連接。毎二中間儲存锼衝器60可自一相對應之獨立 匯流排64讀取或寫入此匯流排。热諸此技術者可認知所使 用之匯流排數目可依設計上之選擇而改變。 多個圖示之紈行單元24a,24b.24c耦合至多重獨立匯 流排64中之每一匯流排。於較佳之具體實例中,執行單元 24a,24b,24c可包括浮點執行單元,多重載入/儲存單 元,多重定點執行單元及移轉紈行單元。然而,熟諳此項 技術人士將可察知執行單元之數目及型式可依設計上之選 擇予以改變。 每一多個執行單元24a,24b,24c亦可自獨立匯流排 64讀取及寫人此匯流排。因此每一此等執行單元2 4a, 24b,24c經由多重獨立匯流64而耦合至每一該等中間儲 存緩衝器60。因此當資料於一執行單元中由一指令之執行 而產生時,此執行單元可將該資料置於對應於一特定中間 儲存緩衝器之匯流排上.此媛衢器係業經規定為該資料之 終點,資料可暫時存於此緩衝器中。與此同時,執行單元 藉將一「有效」位元設定於一適當吠態而指示在匯流排上 之資料為有效。在此種方式下,當資料係在匯流排上時· 在資料儲存於特定之中間儲存緩衝器之前或同時,需要此 - 12 - 本纸張尺度^用中國國家標準(CNS )甲4現格(210X 297H) {請先閱讀背面之注意事項再填寫本頁) ,裝
.、tT 禮濟部中央櫺準局只工消你合作社印51 30807 短濟部中央標準局Μ工消费合作社印製 A6 B6 五、發明説明(11 ) 資料之任何其他紈行單元可自此匯流排取回資料。因此設 置獨立匯流排之一優點為可免除將資料儲存於一,緩衝器中 及然後自此緩衡器存取此資料之需要。自匯流排直接取回 資料之能力可顧著增加處理系统之操作速度。 仍然參看圖3,可看出多重獨立匯流排64係絹合至一般 目的暫存器62,當有一指令配送至一執行單元時.特定之 中間儲存級衝器與選定之一般目的暫存器之間之闞係以儲 存於儲存缓衝器索引58中為較佳。當執行结果為另一執行 單元所需時,可使用儲存緩衝器索引58中之資訊而將該等 结果傳送。如將於本文中更詳盡說明者•儲存於儲存緩衝 器58中之資訊可用為使用一般目的暫存器識別而存取之特 定中間儲存緩衝器之一識別待號•或用為使用特定中間儲 存緩衡器之識別而存取之一個一般目的暫存器之一識別符 號° 在此種方式下,無需維持一般與暫存器重新命名體系有 闥之複雜之査閲表,因為可對需配送之一指令中之每一终 點運算元立即分派一中間儲存緩衝器用為一儲存位置,且 無商對一個一般目的暫存器檔重新命名。此外*儲存緩衝 器5 8可使指令以非序列方式執行,因為有一指令之執行结 果可暫時儲存於中間儲存緩衝器60中*此结果亦可被一後 續指令藉使甩儲存緩衝器索引58中之資訊及完成媛衝器 48中之内容(見圓2 >而随後予以利用。 圖4為Μ圖畫表示之在圖3之超大規模處理器糸統中之一 儲存緩衝器索引,此索引可用Κ實施本發明之方及系統。 -----....................................................-........................裝......................訂.....................緯 . t請先閱讀背面之注意事項再填寫本頁) - 13 - 本纸張尺度適用中國國家標準(CNS)甲4規格(210X297公釐! _嗤濟部中夬橒準局Μ工消费合作社印製 f 30807 A6 ____B6___ 五、發明説明(12 ) 儲存緩衝器索引58包括若干登錄.經編號為「0」至Γ。R 等於超大規模處理器糸统中一般目的暫存器之數目。如前 文中所說明者,當先前配送至一執行單元之一指令,於該 配送器中為一随後之特定應用程式指令所取代時•此配送 器指令中之终點運算元與特定中間儲存緩街器之間之關係 係儲存於儲存緩銜器索引58中。於本實施例中,供此特定 中間儲存緩街器用之一識別符號係儲存於懕於一選定之一 般目的暫存器中。 舉例而言,在對應於一般目的暫存器「0」之登錄位「 0」中·業已儲存有中間儲存緩衝器3之一識別待號。在 為 對應於一般目的暫存器r之登錄位置Γ中,業已儲存有中間 儲存媛衝器2之一識別符號。因此當執行结果將自中間儲 存媛衝器3傳送至另一執行單元時·此項傳送藉使用儲存 媛衝器索引58中之登錄「0」而完成。 圖5為以圖耋表示之在圖3之超大規模處理器糸統中之一 代替性儲存緩衝器索引,此糸統可用Μ實施本發明之方法 及糸统。儲存緩衝器索引58包括若干登錄*經編號為自「 0」至η°Ν等於超大規横處理器系统中之中間儲存緩衝器 之數目。當一指令被配送至一執行單元時,該選定之一般 目的暫存器之一識別符號被儲存於對應於該特定中間儲存 緩衝器之登錄中,而執行之结果即將儲存於其中。 例如於對懕於中間儲存緩衝器「0_!之登錄位置「0」處 ,業已儲存有用為一般目的暫存器25之一識別符號。另外 ,在對應於中間儲存緩衝器2處•業已儲存有用為一般目 t請先閲讀背面之注意事項再填寫本頁) .裝 .,可 - 14 -
本紙法尺度適用中國國家標準(CNS)甲4規格(210X 297公釐I 經濟部中央櫺準局Μ工消费合作社印災 -30807 A6 ___B6 五、發明説明(15 ) 的暫存器2之一識別苻號。因此,當紈行结果需自中間儲 存緩衝器「0」 傳送至一代替性紈行單元時*此傳送係藉 使用儲存媛衝器索引58協調。 於參考上述說明後,熟諸此項技術者將可察知申請人已 提供一種供索引超大規模處理器系統中中間儲存媛衝器之 分派之方法及糸统。由於執行之结果係暫時儲存於中間儲 存緩衝器中,直至此結果K特定應用順序儲存於一般目的 暫存器中之時為止•因此遂無需大量相關聯之査閲表。雖 然本發明業經參照一較佳之一具體實施例予以特別顯示及 說明,但是热諸此項技術者將可瞭解,在不背離本發明之 精神及範_情況下,可在形式及细節上從事各種不同修改 ί請先閱讀背面之注意事項再填寫本頁) 裝 - 15 - 本紙張尺度適用中國國家標準1CNS)甲4規格(210X297公釐1

Claims (1)

  1. '^〇S〇7 A7 B7 經濟部中央樣準爲Λ工消费合作社印製 C7 D7__ 六、申請專利範圍 1 —棰用以增強超大規模處理器系統中指令配送效率之方 法’此系统能同時配送多重純量指令自一配送緩衡器至 多個執行單元,每一該等多重純虽指令包括至少一原始 運算元及一终點浬算元,其中該等多重纯量指令之執行 结果係儲存於多個一般目的暫存器中,該方法包括之步 费為: 將多個中間儲存緩衝器中之一特別之媛衝器分派至該等 多重純量指令中之一經選定之指令中之一終點運算元; 將該等多個中間儲存緩衝器中之該特別緩衝器與該等多 個一般-Θ的暫存器中之一持定暫存器之間之關係儲存於 一儲存媛衝器索引中; '將該等多個純量指令中之該選定之指令之執行结果儲存 於該等多個中間儲存媛衝器中之該特別媛衝器中;及 將該等執行结果自該等中間儲存緩衝器中之一特別煖衝 器傳送至該等多個紈行單元中之一備用單元,俾利用該 儲存緩衝器索引以紈行該等多重純量指令之一備用指令 Ο 2- 根據申請專利範圍第1項之用以增強超大規棋處理器糸 统之配送效率之方法,其中將該等多個中間儲存緩衝器 中之該別緩衝器與多個一般處理暫存器中一特定暫存 器間之闞係儲存於一儲存媛衝器中之該步驟,係包括將 該等多個中間儲存媛衝器中該特別緩衝器之一識別符號 儲存於該儲存緩衝器索引中*另包括使用多個一般處理 (請先閲讀背面•之注意寧項再塡寫本頁) - 16 - 本紙張尺度適用中國困家櫟準(CNS)甲4规格(210 X 297公釐) 3〇8〇7 A7 B7 C7 D7 六、申請專利範圍 a 4 暫存器中 器索引存 識別符號 根據申請 统之配送 中之該特 器間之關 該等多個 儲存於該 儲存缓衝 理暫存1 —種用以 之該特定暫存器之一識別符號,自該儲存緩衝 取該等多個中間儲存媛衝器中該特別緩衝器之 專利範 效率之 別緩衝 係儲存 一般處 儲存緩 器,自 中之該 增強超 統能同 圍第1項之用Μ 方法,其中將該 器與多個一般處 於一儲存 理暫存器 衝器索引 該儲存鍰 特定暫存 大規模處 统,此系 多個執行簞元,每一該等 運算元及 结果係儲 將多個中 多重純量 置; 時配送多 一終點運算元· 存於多個一般目 間儲存緩衝器中 指令中一經選定 緩衝器 中之該 中•另 衝器索 器之識 理器糸 重純量 多重纯 其中該 的暫存 之一特 之指令 增強超大規横處理器系 等多個中間儲存鍰衝器 理暫存器中一特定暫存 中之該步驟•係包括將 特定暫存器之識別符號 包括使用該等多個中間 引存取該等多個一般處 別符號。 统中指令配送效率之糸 指令自一配送緩衝器至 量指令包括至少一原姶 等多重純量指令之執行 器中,該糸統包括: 別之緩衝器分派至該等 中之一終點運算元之裝 (請先閲讀背面.之注意令項再塡寫本頁) «濟部中央螵準局Λ工消费合作社印製 多於 存置 等存 儲装 該儲 果之 與係 结中 器關 行器 衝之 執衝 緩間 之媛 別之 令別 特器 指特 該存 之該 之暫定之 _ 中定;選中 器特置該器17 衝一 裝之衝 緩之之中緩 _ 存中中令存 儲器引指儲 間存索量間 中暫器純中 個的衝個個 多目,·緩多多 等般存等等 該 一 儲該該 將個 一將於 本紙張尺度適用中國國家標準(CNS)甲4规格(210 X 297公釐) ^〇8〇γ Α7 Β7 C7 D7 嫌濟部中*樣準4貝工消费含作社印製 六、申請專利範圍 ;及 Μ #等紈行结果自該等中間儲存緩衝器中之一特別緩衝 器傳送至該等多個執行軍元中之一餚用單元,俾利用該 衝器索引以紈行該等多重純量指令之一備用指令 之裝置。 5· 根據申請專刊範圍第4項之用Κ增強超大規横處理器系 & tse送效率之系统,其中將該等多個中間儲存缓衡器 +之該特別媛衝器與多個一般處理暫存器中一特定暫存 器間之關係儲存於一儲存緩衝器中之該裝置,係包括將 多個中間儲存鍰衝器中該特別緩衝器之一識別符號 儲存於儲存緩衝器索引中之裝置,另包括使用多個一 般處理暫存器中之該特定暫存器之一識別符號,自該儲 存緩衝器索引存取該等多個中間儲存緩衝器中該特別緩 衝器之識別符號之装置。 6· 根據申請專利範圍第4項之用Μ增強超大規橫處理器糸 統之配送效率之系统,其中將該等多個中間儲存媛衝器 中之該特別緩衝器與多個一般處理暫存器中一特定暫存 器間之關係儲存於一儲存壊衝器中之該裝置:係包括將 該等多個一般處理暫存器中之該特定暫存器之識別符號 儲存於該儲存緩衝器索引中之裝置,另包括使用該等多 個中間辱存緩衝器*自該儲存緩衝器索引存取該等多個 一般處理暫存器中之該特定暫存器符號之裝置。 18 - 本紙張尺度適用t國國家標準(CNS)甲4规格(210 X 297公货) (請先閲讀背面:ινίΐ意*»項再塡寫本頁) -裝. 訂.
TW082111133A 1993-01-08 1993-12-29 TW230807B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US187293A 1993-01-08 1993-01-08

Publications (1)

Publication Number Publication Date
TW230807B true TW230807B (zh) 1994-09-21

Family

ID=21698213

Family Applications (1)

Application Number Title Priority Date Filing Date
TW082111133A TW230807B (zh) 1993-01-08 1993-12-29

Country Status (9)

Country Link
US (1) US5491829A (zh)
EP (1) EP0605868B1 (zh)
JP (1) JP2777535B2 (zh)
KR (1) KR0122528B1 (zh)
CN (1) CN1042863C (zh)
AT (1) ATE173100T1 (zh)
CA (1) CA2112995A1 (zh)
DE (1) DE69321929T2 (zh)
TW (1) TW230807B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW242673B (zh) * 1993-08-18 1995-03-11 Ibm
US6378062B1 (en) * 1994-01-04 2002-04-23 Intel Corporation Method and apparatus for performing a store operation
KR100329338B1 (ko) 1994-12-02 2002-07-18 피터 엔. 데트킨 복합피연산자의팩연산을수행하는마이크로프로세서
FR2731094B1 (fr) * 1995-02-23 1997-04-30 Dufal Frederic Procede et dispositif de commande simultanee des etats de controle des unites d'execution d'un processeur programmable
JP2636789B2 (ja) * 1995-03-31 1997-07-30 日本電気株式会社 マイクロプロセッサ
US5974240A (en) * 1995-06-07 1999-10-26 International Business Machines Corporation Method and system for buffering condition code data in a data processing system having out-of-order and speculative instruction execution
US5875294A (en) 1995-06-30 1999-02-23 International Business Machines Corporation Method and system for halting processor execution in response to an enumerated occurrence of a selected combination of internal states
US5949971A (en) * 1995-10-02 1999-09-07 International Business Machines Corporation Method and system for performance monitoring through identification of frequency and length of time of execution of serialization instructions in a processing system
US5764970A (en) * 1995-11-20 1998-06-09 International Business Machines Corporation Method and apparatus for supporting speculative branch and link/branch on count instructions
US5940859A (en) 1995-12-19 1999-08-17 Intel Corporation Emptying packed data state during execution of packed data instructions
US6792523B1 (en) 1995-12-19 2004-09-14 Intel Corporation Processor with instructions that operate on different data types stored in the same single logical register file
US5852726A (en) * 1995-12-19 1998-12-22 Intel Corporation Method and apparatus for executing two types of instructions that specify registers of a shared logical register file in a stack and a non-stack referenced manner
US5701508A (en) 1995-12-19 1997-12-23 Intel Corporation Executing different instructions that cause different data type operations to be performed on single logical register file
US5845149A (en) * 1996-04-10 1998-12-01 Allen Bradley Company, Llc Industrial controller with I/O mapping table for linking software addresses to physical network addresses
US6298435B1 (en) * 1996-04-16 2001-10-02 International Business Machines Corporation Methods and apparatus for exploiting virtual buffers to increase instruction parallelism in a pipelined processor
US5805907A (en) * 1996-10-04 1998-09-08 International Business Machines Corporation System and method for reducing power consumption in an electronic circuit
US5870616A (en) * 1996-10-04 1999-02-09 International Business Machines Corporation System and method for reducing power consumption in an electronic circuit
US5765017A (en) * 1997-01-13 1998-06-09 International Business Machines Corporation Method and system in a data processing system for efficient management of an indication of a status of each of multiple registers
US5974538A (en) * 1997-02-21 1999-10-26 Wilmot, Ii; Richard Byron Method and apparatus for annotating operands in a computer system with source instruction identifiers
US5875326A (en) * 1997-04-25 1999-02-23 International Business Machines Corporation Data processing system and method for completing out-of-order instructions
JP2001092657A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 中央演算装置、コンパイル方法、及びコンパイルプログラムを記録した記録媒体
US7039060B2 (en) * 2001-03-07 2006-05-02 Mips Tech Inc System and method for extracting fields from packets having fields spread over more than one register
US6826704B1 (en) * 2001-03-08 2004-11-30 Advanced Micro Devices, Inc. Microprocessor employing a performance throttling mechanism for power management
US7330988B2 (en) * 2004-06-30 2008-02-12 Sun Microsystems, Inc. Method and apparatus for power throttling in a multi-thread processor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS581246A (ja) * 1981-06-26 1983-01-06 Fujitsu Ltd 命令処理順序制御方式
JPS58178464A (ja) * 1982-04-14 1983-10-19 Hitachi Ltd 並列演算処理装置
US4594660A (en) * 1982-10-13 1986-06-10 Honeywell Information Systems Inc. Collector
US5067069A (en) * 1989-02-03 1991-11-19 Digital Equipment Corporation Control of multiple functional units with parallel operation in a microcoded execution unit
JP3153906B2 (ja) * 1989-02-24 2001-04-09 アドヴァンスド マイクロ デヴァイセス インコーポレイテッド コンピュータの分散型パイプライン制御装置及び方法
JP2825906B2 (ja) * 1990-02-01 1998-11-18 株式会社日立製作所 計算機システム
US5237694A (en) * 1991-05-30 1993-08-17 Advanced Micro Devices, Inc. Processing system and method including lock buffer for controlling exclusive critical problem accesses by each processor
US5345569A (en) * 1991-09-20 1994-09-06 Advanced Micro Devices, Inc. Apparatus and method for resolving dependencies among a plurality of instructions within a storage device
US5416913A (en) * 1992-07-27 1995-05-16 Intel Corporation Method and apparatus for dependency checking in a multi-pipelined microprocessor
US5367650A (en) * 1992-07-31 1994-11-22 Intel Corporation Method and apparauts for parallel exchange operation in a pipelined processor

Also Published As

Publication number Publication date
DE69321929D1 (de) 1998-12-10
EP0605868B1 (en) 1998-11-04
JP2777535B2 (ja) 1998-07-16
KR0122528B1 (ko) 1997-11-20
CN1042863C (zh) 1999-04-07
DE69321929T2 (de) 1999-07-01
KR940018757A (ko) 1994-08-18
EP0605868A1 (en) 1994-07-13
JPH06242955A (ja) 1994-09-02
CA2112995A1 (en) 1994-07-09
US5491829A (en) 1996-02-13
ATE173100T1 (de) 1998-11-15
CN1092189A (zh) 1994-09-14

Similar Documents

Publication Publication Date Title
TW230807B (zh)
TWI265406B (en) Microprocessor employing a performance throttling mechanism for power management
CN1096039C (zh) 销售点系统
EP0042442B1 (en) Information processing system
TW544588B (en) Rescheduling multiple micro-operations in a processor using a replay queue
CN107408063A (zh) 配置成利用非对称多线程对可变长度向量进行操作的向量处理器
EP0677188A1 (en) SYSTEM AND METHOD FOR ASSIGNING LABELS TO INSTRUCTIONS TO CONTROL THE EXECUTION OF INSTRUCTIONS.
CN100435102C (zh) 在数字信号处理器内调换代码的方法及系统
TW448403B (en) Pipeline data processing device and method for executing multiple data processing data dependent relationship
US6978358B2 (en) Executing stack-based instructions within a data processing apparatus arranged to apply operations to data items stored in registers
CN101730880B (zh) 具有同时的无序调度之分布式调度的处理器和方法
CN101438236A (zh) 用以在微处理器内组合来自多个寄存器单元的对应半字单元的方法及系统
TW444179B (en) A data processing system having an apparatus for exception tracking during out-of-order operation and method therefor
CN1816798B (zh) 用于包括运算标志的单指令多数据管理的系统、方法和设备
EP0176072A2 (en) Electronic cash register system incorporating local goods data storage
US20240045694A1 (en) Differential pipeline delays in a coprocessor
US20150206098A1 (en) System and method of loading plant species for transportation
US8732437B2 (en) Low-overhead misalignment and reformatting support for SIMD
Dreyfus Programming design features of the gamma 60 computer
Snyder Computer Advances Pioneered by Cryptologic Organizations
TW388818B (en) Method and system for single cycle direct execution of floating-point status and control register instructions
TW518512B (en) Object oriented processing with dedicated pointer memories
Rochester The computer and its peripheral equipment
Pleszkun A structured memory access architecture
JPS58214963A (ja) ベクトル処理装置