JPH06231409A - 適応波形等化方式 - Google Patents

適応波形等化方式

Info

Publication number
JPH06231409A
JPH06231409A JP1490893A JP1490893A JPH06231409A JP H06231409 A JPH06231409 A JP H06231409A JP 1490893 A JP1490893 A JP 1490893A JP 1490893 A JP1490893 A JP 1490893A JP H06231409 A JPH06231409 A JP H06231409A
Authority
JP
Japan
Prior art keywords
signal
equalization
pattern
adaptive
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1490893A
Other languages
English (en)
Inventor
Hiromi Matsushige
博実 松重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1490893A priority Critical patent/JPH06231409A/ja
Publication of JPH06231409A publication Critical patent/JPH06231409A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Digital Magnetic Recording (AREA)

Abstract

(57)【要約】 【目的】 期待値(105出力)と等化出力(112出
力)の差の等化誤差eKに応じてタップ係数更新回路1
13〜115(乗算と加算120,121を含む)の係
数を調整することにより、入力信号(再生信号)波形を
適応等化する適応等化器104(遅延107〜108、
乗算109〜111、加算122をもつ)を有する再生
装置において、特異パターン(オール1パターン等)入
力中適応等化動作を停止してタップ係数を直前の値に保
持することにより、続いて入力される通常のデータパタ
ーンの適応動作で等化誤差が増大するのを防ぐ。 【構成】 オール1パターン入力中適応等化を停止する
ため、1+D低減フィルタ116〜118を設ける。直
前のIBG中のトーンパターン適応学習により収束した
タップ係数値は、オール1パターン中保持されるので、
続くデータパターン適応動作で等化誤差が増すことはな
い。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、データ再生装置に係
り、特に磁気記録装置等のデータ再生時における適応等
化動作において、波形歪を最小にする係数が幾つも存在
する入力情報により最適係数値が擾乱されることなく、
適応波形等化動作の誤動作を防止できる適応波形等化方
式に関する。
【0002】
【従来の技術】一般に、磁気記録装置の読み出し回路に
おいて、磁気ヘッドからのアナログ再生信号をディジタ
ル信号に変換した後、データ弁別を行う場合、電磁変換
系の劣化要因、例えば高域周波数成分の劣化による振幅
歪、位相歪、外来ノイズなどの影響を受ける。そこで、
記録データに対応した信号を忠実に再現するためには、
上述の波形歪を補正し、高域ノイズを除去するため、波
形等化器や、低域フィルタなどで構成された読み取り回
路が用いられている。
【0003】上記技術では、記録媒体、磁気ヘッド及
び、回路系のばらつきによる記録再生特性の変化や、磁
気ヘッド、記録媒体の経年変化による記録再生特性の変
化に対応できないため、読み取りデータの信頼性に問題
があった。これを補償する手段として、例えば、電子通
信学会誌、1975年10月号の第1092頁〜第10
99頁に記載されているように、情報伝送中の伝送特性
の変動や、入力信号のレベル変化に応じて等化器の特性
を自動的に調整(補正)する自動波形等化器を用い、上
記問題点を解決しているものが知られている。
【0004】図6に、従来から用いられている適応波形
等化器による等化、判定器の構成を示す。同図で、符号
100がトランスバーサル型自動等化器で、直列接続さ
れた遅延素子100a(各遅延時間D)と、この遅延素
子のタップ出力に制御変数としてのタップゲインを乗算
する乗算器100bと、各乗算器100bのタップゲイ
ンC−1〜C0〜C+1を記憶するレジスタ100c
と、各乗算器の出力を加算する加算器100dとから構
成される。
【0005】一方、判定器100eは等化出力yKから
信号の“1”、“0”を判定して期待値信号aKを生成
する判定器である。判定器100eの出力aKと等化出
力yKは減算器101dに入力され、等化出力信号yK
と期待値信号aKの差信号である等化誤差信号eKが生
成される。この誤差信号eK(評価関数)に基づきレジ
スタ100cのタップゲインが設定される。この誤差信
号eKを用いたタップゲイン修正法では、一般にLMS
(Least Mean Square)法、MSE(Mean Square Erro
r)法などが用いられる。
【0006】上記適応アルゴリズムは、入力信号が入力
される毎に逐次計算により、トランスバーサルのタップ
係数を更新していくものである。
【0007】
【発明が解決しようとする課題】ところが、上記のよう
な従来技術においては、たとえば磁気記録装置における
再生信号のように外乱の多い入力信号に対する配慮や、
入力信号パターンの特異性に対する配慮がなにもなされ
ていなかった。このため、特定領域での適応学習、およ
びデータ領域での適応動作より一旦最適フィルタ係数値
が得られても、この最適フィルタ係数値に対して、引続
き、タップ係数の最適解が幾つも存在するALL“1”
(オール“1”)パターン(“1”は反転、“0”は非
反転の波形の場合、オール“1”パターンは、次々のビ
ット位置ですべて反転があるので、1周波数のみであ
り、係数値は定まらない。)や、他の繰り返しパターン
例えば等化誤差を増大させる方向にタップ係数が変化す
る特異性パターンの繰り返し信号が入力されると、この
オール“1”パターンや繰り返しパターンを適応等化動
作しようとすることにより、最適なタップ係数値が大き
くずれてしまい、さらに続くランダムパターンが入力さ
れたとき、上記フィルタ係数値のずれにより、等化誤差
が増大するおそれがあった。
【0008】従って、本発明の目的は、上記従来技術の
問題点を克服し、フィルタ係数の最適解が幾つも存在す
る特定のオール“1”データパターン、または等化誤差
を増大させる方向にタップ係数が変化する特異性パター
ンの入力信号に対して適応等化動作を一時的に停止する
ことにより、あるいは、この入力信号に(1+D)のフ
ィルタ(Dは離散間隔に相当する遅延量)を付加して、
帰還割合を小さくすることにより、特定のパターンが入
力されても適応等化動作が誤動作することのない適応波
形等化方式を提供することにある。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、データ信号が入力される適応等化器と、
前記適応等化器の等化出力信号と期待値との間の等化誤
差信号を得る弁別回路と、前記等化誤差信号に応じて前
記適応等化器のタップ係数を調整(更新)することによ
り入力データ信号の波形を自動的に適応等化する等化制
御手段とを有するデータ再生装置における適応波形等化
方式において、波形歪を最小とするタップ係数が複数存
在するオール“1”連続パターンが入力されたとき、適
応等化動作を停止する手段を備えたものである。
【0010】また、この適応等化動作を停止するための
条件として、特異パターン、例えば“1”を多く含んで
いるなどのワーストパターンが連続して(繰り返して)
入力されたときにも、タップ係数の更新を止めて(直前
のタップ係数値を保持して)適応等化動作を停止するこ
とができる。
【0011】適応等化動作停止手段としては、例えば、
(1+D)の高域遮断特性を有するフィルタを通過した
入力信号と等化誤差信号との相関を採ることにより、オ
ール“1”パターンが入力したときタップ係数更新のた
めの帰還割り合いを零とし、または帰還を停止するよう
に構成することができる。
【0012】
【作用】上記構成に基づく作用を説明する。
【0013】通常の動作では、前記適応等化器、弁別回
路及び等化制御手段からなる構成に基づいて、データに
先き立って読み出されるIBG領域のトーンパターンの
ような特定領域での学習パターンに対して適応等化器出
力と期待値との偏微分または差分を帰還することによ
り、この適応等化器からデータ弁別に最適な信号を出力
するように適応等化回路のタップ係数値を更新し、これ
により等化誤差が最小となるように適応等化を行ってい
く。この結果、ヘッドのばらつきを抑え、データ弁別に
適した等化出力信号を出力する。
【0014】このような適応等化方式において、本発明
では、特に、適応等化動作停止手段(例えば、(1+
D)の高域遮断特性を有するフィルタとこのフィルタを
通過した入力信号及び等化誤差信号の相関関係を採る乗
算回路などで構成)を設け、オール“1”信号のよう
な、周波数成分が1つしか含まれていないため信号の特
徴を抽出できず、波形歪を最小とするタップ係数が1つ
に定まらない信号が入力したときには、タップ係数の更
新を行なわず適応等化動作を停止するものである。これ
により、オール“1”信号や類似の信号が入力した場合
に、タップ係数がその入力に適応するように移動してし
まって、それ以後の信号入力に対し等化誤差が増大し適
応波形等化動作が誤動作するという問題を回避できる。
【0015】さらに、適応等化動作を停止する入力信号
の条件としては、上記のオール“1”信号のほかに、
“1”を多く含む繰り返し信号(連続パターン)のよう
なワーストパターン(異性パターン)が入力した場合
や、著しく外乱の加わった信号が入力した場合などがあ
る。例えば、データブロック中で特異性パターン繰り返
し信号が入力した場合、この特異性パターンの適応等化
を停止することにより、タップ係数値が他の通常のデー
タパターンのフィルタ係数値とは異なった値に移動して
しまい、続いて、他の通常のデータパターンが入力され
た時に等化誤差が増大し弁別誤りが発生するという問題
を回避することができる。
【0016】
【実施例】以下に、本発明の実施例を図面により説明す
る。
【0017】本実施例は最適な適応等化を行うための適
応等化方式に関する。1は、本発明の一実施例(実施例
1)によるデータ再生システムの構成を示す。図示した
構成は、たとえば磁気記録再生装置などのデータ再生部
に設けられている。
【0018】図1の適応等化器は、一つの周波数成分し
か含まれていないことから入力信号の特徴を抽出でき
ず、かつ入力振幅変動、外来ノイズ等により、タップ係
数値が他の入力データパターンに対して等化誤差を増大
させる方向に変化するオール“1”パターンが入力され
た場合に、(1+D)の高域遮断特性を示すフィルタを
付加することによりタップ係数更新割合を小さくする
か、さらには、停止するようにしたものである。
【0019】図1において、記録信号は、“1”で反転
“0”では反転しない形式の信号である。記録媒体より
再生された等化入力アナログ信号は、ピーク検出器10
1に送られる。ピーク検出器101は、等化アナログ入
力信号が正側及び負側にピークが存在するときに、所定
のパルス幅のピークデータパルスを生成して出力する。
そして、ピークパルスは、同期回路(基準クロック発生
回路)102に送られる。同期回路102においては、
ピークパルスの変化点に位相が同期したクロック信号を
発生し、このクロック信号はアナログデジタル変換回路
(A/D変換器)103に送られる。A/D変換器10
3はアナログ信号をデジタル信号に変換する。104
は、等化特性が変化できて、A/D変換器103からの
サンプリングされた入力情報の特徴(振幅歪、位相歪)
に応じて等化処理を行う適応等化器、105は適応等化
器の出力信号からデータが“1”か“0”を識別して出
力するデータ弁別回路、106は等化器出力信号とデー
タ弁別器105から生成された期待値信号との差または
偏微分を出力する誤差信号検出手段として機能する等化
誤差検出回路(減算器または偏微分器)である。
【0020】また、適応等化器104において、10
7,108はデータを遅延(遅延量Dはクロック間隔)
させる遅延回路であり、ラッチ回路等からなる。109
〜111は乗算回路、112は上記遅延回路107,1
08、乗算回路109〜111を通過した信号を合計す
る加算回路である。113は、タップ係数更新回路11
3,114,115の詳細を示した図である。同図にお
いて、119は(1+D)の低域フィルタ特性を有する
回路116を通過した入力信号と等化誤差検出回路10
6から出力される等化誤差信号との相関係数をとる乗算
回路、123は等化誤差の帰還割合を決定する帰還係数
αの入力端子、120はこの帰還係数αと乗算回路11
9から出力される信号を乗算する乗算回路、121は一
つ前のタップ係数値に新しい係数値を加算する加算回路
である。加算回路121を通過した信号は、各個の乗算
回路109,110,111に加えられ係数更新が行わ
れる。これらの回路により、適応等化回路104におい
ては、その内部に設定されるタップ係数に従って、適応
動作する機能と、該適応動作した結果出力される信号に
ついて求められる等化誤差信号を受けて、上記タップ係
数の更新がなされ、その特性を変化させる、適応等化を
行う機能とが構成され、実現される。
【0021】以下に、本実施例の動作について、図1か
ら図3を用いて説明する。
【0022】読み出しヘッドから再生された等化入力信
号は、ピーク検出器101および、A/D変換回路10
3に送られる。そしてA/D変換回路103で、等化入
力波形のピーク値に位相が同期した基準クロック信号の
間隔で量子化されたデジタル信号は、遅延回路107,
108、乗算回路109〜111、加算回路112、で
構成する波形等化器により波形整形され、出力される。
その後、該等化回路104から出力された信号は、デー
タ弁別回路105によって、データ“1”かデータ
“0”かに弁別される。
【0023】一方、タップ係数更新回路113〜115
では、等化誤差検出回路106からの等化誤差信号eK
と、(1+D)特性を有する低域フィルタ116を通過
することにより帯域制限された入力信号χとが乗算回路
119で乗算される。この、等化誤差信号eKと(1+
D)特性を有するフィルタを通過した入力信号χとの乗
算機能は、本実施例の特徴として設けたものである。こ
の乗算機能によって、等化誤差信号eKと入力信号χと
の相関を取ることにより、時系列に変化する入力信号に
対するステップゲインの補正を行なうとともに、一の周
波数成分しか含まないことから入力信号の特徴を抽出で
きない、オール“1”データ入力パターンに対して帰還
割合を小さくする。または、今回付加された(1+D)
のフィルタ回路116により帰還を停止し、その結果適
応等化動作を停止させるようにする。つまり、オール
“1”パターンでは、交互に正と負のレベルの信号が現
れるので、(1+D)特性により前後のレベルが相殺さ
れるものである。乗算回路119を通過した信号は、帰
還係数αを乗算後、加算回路121を経てタップ係数更
新がおこなわれる。
【0024】よって、本発明のタップ係数の更新アルゴ
リズムは、以下の式で表される。
【0025】
【数1】
【0026】ここで、jはタップの順位、Cjの(V+
1)次は時刻V+1(次の時刻)におけるj番目のタッ
プゲイン、右辺のCjの(V)次は時刻V(現時点)に
おけるj番目のタップゲイン、Dは遅延素子、αは帰還
係数、Kは入力の順番、XK- jは入力、aKは判定器に
よる期待値信号である。
【0027】従って、データ再生中に+1,−1,+1
の交番に極性の変化するオール“1”パターンが入力さ
れた場合に、入力信号Xが(1+D)回路116を通過
することにより、相関入力信号はほぼ零となるため、タ
ップ係数の更新が停止される。また、(1+D)は、低
域特性を示フィルタであり、外乱等によって想定しない
入力が系に加えられた場合に、等化特性が急激に変化
し、等化器の動作が安定点からずれることを防止する役
目を果すものでもある。
【0028】図2は、本実施例に使われる磁気テープの
記録フォーマットを示し、各ブロックはIBG領域とデ
ータ領域からなり、IBG領域には例えば100001
00001…のような繰返しパターンのトーンパターン
が記録されており、データ領域は、オール“1”のプリ
アンブルとその直後の同期パターン(図示せず)と(こ
れらをデータブロック認識信号と呼ぶ)、ランダムのデ
ータパターンと、オール“1”のポストアンブルと、デ
ータの一部のオール“1”とを含んでいる。また図3
は、従来の、適応等化動作の停止手段を有しない適応等
化器にオール“1”パターンが入力した場合の動作を示
している。
【0029】従来の適応等化器では、図2に示す磁気テ
ープの記録フォーマットにおいて、IBG(ブロック間
ギャップ)での適応学習後にデータブロックの先頭に記
録されているプリアンブル(オール“1”パターンの連
続)およびデータブロック中に存在するオール“1”パ
ターンの連続入力信号が到来すると、このオール“1”
パターンの入力信号を適応等化する動作が行なわれる。
すなわち、図3に示すように、特定領域であるIBG中
のトーンパターン信号を適応学習することにより、タッ
プ係数値は一旦本来の等化係数に収束するが、この収束
したタップ係数値において、引続きデータ領域でのプリ
アンブル信号(オール“1”パターンの連続信号)を適
応等化する動作が行なわれることにより、オール“1”
以外の信号パターンに対して、むしろ等化誤差(湧き出
し、信号消失)を増大する方向にタップ係数が変化して
しまい、オール“1”パターンに続くトーンパターンで
等化誤差となるノイズの湧き出しや、振幅低下による信
号消失が発生してしまうものである。
【0030】これに対し、本実施例の適応等化方式によ
れば、上記のようにトーンパターンの適応学習によりタ
ップ係数値が本来の係数に収束した後、オール“1”パ
ターンが到来しても、そのとき適応等化動作は停止され
るので、これに続いて入力される通常のデータに対して
ノイズの湧き出しや振幅低下などが発生しないものであ
る。
【0031】本実施例においては特定パターンとして、
オール“1”パターンに対して適応等化動作を停止する
例について述べたが、(1+D)回路は、遅延段数Dを
変えることにより任意のパターンに対して適応等化を停
止できることもできる。
【0032】また、外部に特定パターン検出回路を設
け、この検出回路からの出力信号を受けて適応等化を停
止させることもできる。
【0033】また、外部に特定パターン検出回路を設
け、この検出回路からの出力信号を受けて適応等化動作
を停止させることもできる。
【0034】図4は本発明を適用した別の実施例(実施
例2)のブロック図である。図5は図4の動作を説明す
る動作概略図である。図4及び図5は、第1のパターン
(例えばトーンパターン)の適応等化動作により収束し
た後の等化誤差信号と第2の連続パターンの適応等化開
始時の等化誤差の大小関係を例えば比較器で監視し、第
1のパターン適応等化動作後の等化誤差信号に対して、
第2の連続パターンの適応等化開始時に等化誤差信号が
所定値を上回ったことをもって適応等化動作を停止する
ことにより、それに続く第3のパターン適応等化時の等
化誤差を増大させないようにしたものである。
【0035】図4において、記録媒体から再生されたア
ナログ信号は、A/D変換回路103に送られ、A/D
変換器103で等化入力波形のピーク値に位相が同期し
た基準クロック信号間隔で量子化されたディジタル信号
は、遅延回路107,108、乗算回路109〜11
1、加算回路112、で構成する波形等化器104によ
り波形整形され、出力される。
【0036】その後、この等化器104から出力された
信号は、データ弁別回路105によって、データ“1”
か“0”に弁別される。誤差信号検出回路106は、等
化出力信号yKと期待値信号aKとの差である等化誤差
eKを出力する。等化誤差信号eKはゲート回路129
とFIRフィルタ124に送られる。このFIRフィル
タ124は、ビット単位の急激な変化や、外来等のノイ
ズの急激な変化に対しては応答せず、同じパターンの繰
り返し信号を適応等化したときに現れる等化誤差信号の
穏やかな変化に追従するように低い遮断周波数に設定さ
れており、エンベロープ状の等化誤差信号を出力する。
このFIRフィルタ124により検出された等化誤差信
号のエンベロープ信号eenvは、加算回路126に送ら
れ、エンベロープ信号eenvに加算係数DCが加えられ
る。この加算回路126から出力された等化誤差のエン
ベロープeenv+DCは、IBGの後ろで検出される、
記憶レジスタセット信号の立ち下がりで記憶レジスタ1
27により記憶される。記憶されたeenv+DC信号は
比較回路128に送られ、比較回路128では、記憶レ
ジスタに記憶されたeenv+DCと適応等化入力信号に
より遂時変化するee nvとを比較し、この比較器128
の出力により等化誤差信号eKはゲート回路129でゲ
ートされる。すなわち、図5に示すように、一時的に特
異性パターンが入力し、それにより等化誤差のエンベロ
ープeenvが記憶レジスタ127に記憶されたeenv+D
Cより大きくなったとき、ゲート回路129が開き(オ
フとなり)零が出力されタップ係数は更新されないた
め、前の値が保持される。このエンベロープ値eenv
env+DCより小さいとき、または、等しいときゲー
ト回路129が閉じ(オンとなり)等化誤差信号eKは
出力され、タップ係数更新回路が適応アルゴリズムによ
り、等化特性を変化させる。
【0037】従って、図5で実線Aに示すように、一時
的な特異性パターンが過ぎ去って再び通常のデータが入
力されるとき、タップ係数は最適値に調整されて等化誤
差量εj(eenv)は最小とされるものである。(これに
対し、従来のように、一時的な特異性パターンの入力
中、タップ係数の更新を停止しない場合には、図5で点
線Bに示すように、タップ係数がこの特異性パターンに
合わせるように変更されるため、再び通常のデータが入
力されるとき、大きな等化誤差量envが発生するもの
である)。
【0038】このようにして、本実施例の適応等化方式
によれば、特定パターンである第1の連続パターンによ
る最大タップ係数の許容範囲であるeenv+DCと、F
IRフィルタから生成された逐次変化する等化誤差エン
ベロープeenv値とを比較する比較器128と、これに
対応して開閉されるゲート回路129とを備えたので、
通常のパターンに対して等化出力信号が最も目的に沿う
形となっているタップ係数値(通常のパターンに対する
最適タップ係数値)を移動させてしまうような特異性パ
ターン連続信号が入力された場合、図5に示すように、
等化誤差信号eenvが記憶レジスタに記憶されたeenv
DCを一時的に超過するため、適応等化動作を一時停止
させることができる。この結果、等化器の最適タップ係
数値の異なる特異性パターンである第2の同じパターン
の繰り返し入力信号を適応等化動作させることにより最
適タップ係数値が移動してしまい、第3の他のパターン
が入力された場合にパターンの依存性により等化誤差を
増大させてしまうといったことはなくなる。
【0039】なお、実施例2において、比較器128に
代えて、A/D変換器103の出力側に特異パターン検
出器を設け、特定パターンが検出されたときにこの検出
器の出力でゲート回路129をオフして適応等化動作を
停止することもできる。
【0040】以上説明したように、実施例1によれば、
タップ係数回路部に(1+D)の高域遮断特性を示すフ
ィルタを追加することにより、データブロックの前後に
記録されたデータブロック認識信号および、データブロ
ック中に存在するオール“1”連続パターン信号を適応
等化することが停止されるので、本来のIBG領域での
適応学習動作やデータ領域でのランダムパターン適応等
化動作により、適応等化器のフィルタ特性が最も目的に
沿う形の出力を得るように最適タップ係数値に設定され
た後、このフィルタ特性がオール“1”パターン入力中
に変化して、オール“1”パターンに続くランダムパタ
ーンが入力された場合に等化誤差を増大させることはな
い。
【0041】また、実施例2によれば、特定パターンで
ある第1の連続パターンによる最大タップ係数のずれの
許容範囲であるeenv+DCと、FIRフィルタから生
成された逐次変化する等化誤差エンベロープeenv値と
を比較する比較器と、これに対応して開閉されるゲート
回路129とを備えたので、第1の連続パターンとは異
なる第2の特異性パターンの連続信号が入力された場
合、この入力信号による適応等化を、所定の条件下で一
時的に、もしくは所定の条件が成立した以後停止するこ
とができるため、第2の特異性パターンが連続すること
によりタップ係数値が移動してしまい、この特異性パタ
ーンに続く第3のパターンが入力された場合に等化誤差
を増大させることはない。
【0042】
【発明の効果】以上詳しく説明したように、本発明の適
応波形等化方式によれば、波形歪を最小とするタップ係
数が複数個存在するオール“1”連続パターンが入力さ
れたとき、適応等化動作を停止する手段を備えたので、
IBGのトーンパターン信号を適応学習することで本来
の等化タップ係数に収束した後、オール“1”パターン
が入力されても最適タップ係数値が変更されるおそれが
なくなり、引続いて通常のランダムデータパターンが入
力されたとき等化誤差を増大させることはないという効
果が得られる。
【図面の簡単な説明】
【図1】本発明の実施例1による適応波形等化方式の構
成を示すブロック図である。
【図2】本発明の実施例で用いられる磁気テープのフォ
ーマットを示す図である。
【図3】従来の適応等化方式において、適応学習パター
ン中にALL1パターンが再生された場合の等化出力波
形図である。
【図4】本発明の実施例2による適応波形等化方式の構
成を示すブロック図である。
【図5】本発明の実施例2の適応波形等化方式における
等化誤差エンベロープ値との許容範囲との関係を示す図
である。
【図6】従来の適応等化器の構成を示すブロック図であ
る。
【符号の説明】
101 ピーク検出器 102 基準クロック発生回路 103 A/D変換器 104 適応波形等化器 105 データ弁別器 106 等化誤差検出回路 107〜108 遅延回路 109〜111 乗算回路 112 加算回路 113〜115 タップ係数更新回路 116〜118 (1+D)型フィルタ 119〜120 乗算回路 121 加算回路 122 遅延回路 123 ステップゲイン 124 FIRフィルタ 125 加算係数DC 126 加算回路 127 記憶レジスタ 128 比較器 129 ゲート回路
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H03H 21/00 7037−5J

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 データ信号が入力される適応等化器と、
    前記適応等化器の等化出力信号と期待値との間の等化誤
    差信号を得る弁別回路と、前記等化誤差信号に応じて前
    記適応等化器のタップ係数を調整することにより入力デ
    ータ信号の波形を自動的に適応等化する等化制御手段と
    を有するデータ再生装置における適応波形等化方式にお
    いて、波形歪を最小とするタップ係数が複数存在するオ
    ール“1”連続パターンが入力されたとき、適応等化動
    作を停止する手段を備えたことを特徴とする適応波形等
    化方式。
JP1490893A 1993-02-01 1993-02-01 適応波形等化方式 Pending JPH06231409A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1490893A JPH06231409A (ja) 1993-02-01 1993-02-01 適応波形等化方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1490893A JPH06231409A (ja) 1993-02-01 1993-02-01 適応波形等化方式

Publications (1)

Publication Number Publication Date
JPH06231409A true JPH06231409A (ja) 1994-08-19

Family

ID=11874086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1490893A Pending JPH06231409A (ja) 1993-02-01 1993-02-01 適応波形等化方式

Country Status (1)

Country Link
JP (1) JPH06231409A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000020797A (ko) * 1998-09-24 2000-04-15 전주범 계수 자동 로드장치
KR20020085900A (ko) * 2001-05-07 2002-11-18 주식회사 씨노드 결정 귀환 재귀 신경망 등화기의 가중치 제어방법
KR100878524B1 (ko) * 2002-05-21 2009-01-13 삼성전자주식회사 등화기의 필터 탭계수 갱신 장치 및 갱신 방법
JP2011151765A (ja) * 2009-12-22 2011-08-04 Renesas Electronics Corp データフィルタ回路及び判定帰還型等化器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000020797A (ko) * 1998-09-24 2000-04-15 전주범 계수 자동 로드장치
KR20020085900A (ko) * 2001-05-07 2002-11-18 주식회사 씨노드 결정 귀환 재귀 신경망 등화기의 가중치 제어방법
KR100878524B1 (ko) * 2002-05-21 2009-01-13 삼성전자주식회사 등화기의 필터 탭계수 갱신 장치 및 갱신 방법
JP2011151765A (ja) * 2009-12-22 2011-08-04 Renesas Electronics Corp データフィルタ回路及び判定帰還型等化器

Similar Documents

Publication Publication Date Title
US6201832B1 (en) Synchronous/asynchronous data detection apparatus for use in a magnetic recording/playback system
EP0527017B1 (en) Magnetic reproducing apparatus
JP2000228064A (ja) 光ディスクの復号装置
US6216148B1 (en) Adaptive analog equalizer for partial response channels
KR100278536B1 (ko) 자동 등화 시스템과, 잡음 감소 회로와, 위상 동기 제어 회로
EP0631414A1 (en) Adaptive equalizer
US5467370A (en) Method and apparatus for an adaptive three tap transversal equalizer for partial-response signaling
JP3013535B2 (ja) 磁気再生装置
JPH06103696A (ja) データ信号再生装置
JPH06231409A (ja) 適応波形等化方式
JP3428339B2 (ja) 位相同期制御回路
JP3013536B2 (ja) 磁気再生装置
JP3104333B2 (ja) 磁気再生装置
JP3060884B2 (ja) 自動等化回路
JP3428360B2 (ja) 波形等化回路
JP3044855B2 (ja) 磁気再生装置
JPH06125245A (ja) 自動等化回路
JP3428359B2 (ja) 波形等化回路
JP2806331B2 (ja) 波形等化回路
JP3013534B2 (ja) 磁気再生装置
JPH05274614A (ja) 磁気記録再生方法およびその装置
JP3638801B2 (ja) デジタル信号再生装置
JP3382639B2 (ja) 適応フィルタ制御回路
KR0147121B1 (ko) 등화회로
JP2003308655A (ja) デジタル信号再生装置及びデジタル信号再生方法