JPH06231049A - Semiconductor disk device - Google Patents
Semiconductor disk deviceInfo
- Publication number
- JPH06231049A JPH06231049A JP5039482A JP3948293A JPH06231049A JP H06231049 A JPH06231049 A JP H06231049A JP 5039482 A JP5039482 A JP 5039482A JP 3948293 A JP3948293 A JP 3948293A JP H06231049 A JPH06231049 A JP H06231049A
- Authority
- JP
- Japan
- Prior art keywords
- memory module
- memory
- faulty
- module
- disk device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体ディスク装置に関
し、特に計算機システムの周辺装置の1つである半導体
ディスク装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor disk device, and more particularly to a semiconductor disk device which is one of the peripheral devices of a computer system.
【0002】[0002]
【従来の技術】従来、この種の半導体ディスク装置にお
いては、メモリ障害が発生した場合、エラー訂正符号を
使用して自動訂正を行っていた。その従来の半導体ディ
スク装置について図3を参照して説明する。図3におい
て、従来の半導体ディスク装置301は、データを記憶
するためのメモリ304及びエラー訂正符号305を含
む記憶部303と、メモリ304に対して読出し及び書
込みを行うメモリ制御部302とを含んで構成されてい
る。2. Description of the Related Art Conventionally, in this type of semiconductor disk device, when a memory failure occurs, an error correction code is used to perform automatic correction. The conventional semiconductor disk device will be described with reference to FIG. In FIG. 3, a conventional semiconductor disk device 301 includes a storage unit 303 including a memory 304 for storing data and an error correction code 305, and a memory control unit 302 for reading and writing to the memory 304. It is configured.
【0003】かかる構成において、CPU等の図示せぬ
上位装置からアクセスがあった場合には、メモリ制御部
302が記憶部303内のメモリ304に対してデータ
の読出し又は書込みを行っていた。そして、メモリ障害
が発生した場合には、自動訂正できるものであれば、エ
ラー訂正符号を使用して自動訂正を行っていた。In such a configuration, when there is an access from a host device (not shown) such as a CPU, the memory control section 302 reads or writes data from or to the memory 304 in the storage section 303. When a memory failure occurs, if it can be automatically corrected, the error correction code is used to perform the automatic correction.
【0004】[0004]
【発明が解決しようとする課題】上述した従来の半導体
ディスク装置においては、エラー訂正符号を使用して自
動訂正を行っていたが、システム運用中に自動訂正でき
ないメモリ障害が発生した場合は、そのメモリを交換す
る必要があり、半導体ディスク装置全体をシステムから
切離さなければならなかった。したがって、システム運
用に影響を与えてしまうという欠点があった。In the conventional semiconductor disk device described above, the error correction code is used for automatic correction. However, if a memory failure that cannot be automatically corrected occurs during system operation, the error correction code is used. The memory had to be replaced, and the entire semiconductor disk device had to be separated from the system. Therefore, there is a drawback that it affects the system operation.
【0005】本発明は上述した従来の欠点を解決するた
めになされたものであり、その目的は自動訂正できない
メモリ障害が発生した場合であってもシステムの運用に
影響を与えることのない半導体ディスク装置を提供する
ことである。The present invention has been made in order to solve the above-mentioned conventional drawbacks, and its object is a semiconductor disk which does not affect the operation of the system even when a memory failure which cannot be automatically corrected occurs. It is to provide a device.
【0006】[0006]
【課題を解決するための手段】本発明による半導体ディ
スク装置は、データを分割して記憶する複数のメモリモ
ジュールと、前記複数のメモリモジュールのいずれかに
自動訂正できない障害が発生したことに応答してその障
害メモリモジュールを切離す切離手段と、この切離し状
態のときに外部装置からアクセスがあったことに応答し
て前記障害メモリモジュール以外のメモリモジュールの
記憶内容に基づいて正しいデータを作成して送出する作
成手段と、前記障害メモリモジュールの代りに新たなメ
モリモジュールが組込まれたことに応答して前記障害メ
モリモジュール以外のメモリモジュールの記憶内容に基
づいて前記障害メモリモジュールが記憶すべき内容を作
成し前記新たなメモリモジュールに対して書込む書込手
段とを有することを特徴とする。SUMMARY OF THE INVENTION A semiconductor disk device according to the present invention responds to a plurality of memory modules for dividing and storing data and a failure that cannot be automatically corrected in any of the plurality of memory modules. And disconnection means for disconnecting the faulty memory module, and in response to an access from an external device in this disconnected state, correct data is created based on the stored contents of the memory modules other than the faulty memory module. And a content to be stored in the faulty memory module based on the storage contents of the memory modules other than the faulty memory module in response to the incorporation of a new memory module in place of the faulty memory module. And writing means for writing the data into the new memory module. And it features.
【0007】[0007]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【0008】図1は本発明による半導体ディスク装置の
第1の実施例の構成を示すブロック図である。図におい
て、本発明の第1の実施例による半導体ディスク装置1
01は、メモリ部103及びメモリ制御部102を含ん
で構成されている。FIG. 1 is a block diagram showing the configuration of a first embodiment of a semiconductor disk device according to the present invention. In the figure, a semiconductor disk device 1 according to a first embodiment of the present invention is shown.
01 includes a memory unit 103 and a memory control unit 102.
【0009】メモリ部103は、本例では5個のメモリ
モジュール104〜108で構成されている。これ等の
メモリモジュールには、パリティを含むデータが分割さ
れて記憶されており、さらに各メモリモジュールにおけ
るエラーを訂正するためのエラー訂正符号が付与されて
いる。また、各メモリモジュール内には、自メモリモジ
ュールが図示せぬ上位装置と論理的に接続されているか
否かを示すためのリレースイッチRが設けられている。The memory section 103 is composed of five memory modules 104 to 108 in this example. Data including parity is divided and stored in these memory modules, and an error correction code for correcting an error in each memory module is further added. In addition, a relay switch R for indicating whether or not the memory module itself is logically connected to a host device (not shown) is provided in each memory module.
【0010】なお、各メモリモジュールはプリント配線
板を用いて構成され、図示せぬコネクタを介してメモリ
部103に接続されているものとする。そして、装置の
電源を切らずにメモリモジュールの挿抜が行える構造、
すなわち活線挿抜可能な構造になっているものとする。
これにより、リレースイッチRを開状態にして上位装置
から論理的に切離した後、コネクタから物理的に切離す
ことが自由にできるようになる。It is assumed that each memory module is composed of a printed wiring board and is connected to the memory unit 103 via a connector (not shown). And, a structure that can insert and remove the memory module without turning off the power of the device,
That is, the structure is such that hot-plugging is possible.
This allows the relay switch R to be opened and logically disconnected from the host device, and then physically disconnected from the connector.
【0011】このメモリ部103に対して上位装置から
のアクセスがあった場合には、メモリモジュール104
〜108の記憶内容を組合わせることによりパリティ付
きのデータが作成されて上位装置へ送出される。なお、
メモリモジュール108にはパリティが記憶されてお
り、このパリティを用いてデータ全体を作成(修復)で
きるものとする。When there is an access from the host device to the memory unit 103, the memory module 104
Data with parity is created by combining the storage contents of 108 to 108 and sent to the host device. In addition,
Parity is stored in the memory module 108, and the entire data can be created (restored) using this parity.
【0012】メモリ制御部102は、パリティを用いて
データを作成するメモリ訂正部109と、各メモリモジ
ュール104〜108に対応するビットを有するレジス
タ1及び2と、各メモリモジュール内のリレースイッチ
を切換えてそのメモリモジュールを上位装置から切離
し、アクセスされないようにする切離部110と、プル
アップ抵抗111とを含んで構成されている。The memory control unit 102 switches a memory correction unit 109 for creating data using parity, registers 1 and 2 having bits corresponding to the memory modules 104 to 108, and a relay switch in each memory module. The memory module is separated from the host device to prevent access to the memory module 110, and a pull-up resistor 111 is included.
【0013】かかる構成において、メモリ部103内の
全メモリモジュールが正常である場合には何等問題なく
上位装置からのアクセスに対してデータの読み・書きが
行われる。また、メモリモジュールに自動訂正できる障
害が発生した場合でも、各エラー訂正符号を用いて自動
訂正され何等問題なくデータの読み・書きが行われる。In such a configuration, when all the memory modules in the memory unit 103 are normal, data is read / written for access from the host device without any problem. Further, even when a failure that can be automatically corrected occurs in the memory module, the data is read / written without any problem by being automatically corrected by using each error correction code.
【0014】ところが、自動訂正できない障害が発生し
た場合には、以下の動作によりメモリモジュールの切離
しが行われる。例えばメモリモジュール105において
自動訂正できない障害が発生した場合、メモリ訂正部1
09がそのことを検出し、レジスタ2内のメモリモジュ
ール105に対応するビットを書換える。このレジスタ
2は、自動訂正できない障害が発生したメモリモジュー
ルを示すことになる。すると、切離部110はレジスタ
2の保持内容を参照してメモリモジュール105内のリ
レースイッチRを切換えて開状態にする。これにより、
メモリモジュール105は上位装置から論理的に切離さ
れる。However, when a failure that cannot be automatically corrected occurs, the memory module is separated by the following operation. For example, when a failure that cannot be automatically corrected occurs in the memory module 105, the memory correction unit 1
09 detects that, and rewrites the bit corresponding to the memory module 105 in the register 2. This register 2 indicates the memory module in which a failure that cannot be automatically corrected occurs. Then, the disconnecting unit 110 refers to the content held in the register 2 to switch the relay switch R in the memory module 105 to open it. This allows
The memory module 105 is logically separated from the host device.
【0015】次に、切離部110は、レジスタ1内のメ
モリモジュール105に対応するビットを書換えて、メ
モリモジュール105が論理的に切離された旨を表示す
る。これにより、オペレータ等はメモリモジュール10
5を交換することができる。なお、レジスタ1内の各ビ
ットはプルアップ抵抗111で保護されており、リレー
スイッチが閉じているとき値「0」が格納され、リレー
スイッチが開いているとき値「1」が格納される。すな
わち、このレジスタ1は上位装置と論理的に接続されて
いるメモリモジュールを示すことになる。Next, the disconnecting section 110 rewrites the bit corresponding to the memory module 105 in the register 1 to display that the memory module 105 is logically disconnected. As a result, the operator or the like can operate the memory module 10
5 can be exchanged. Each bit in the register 1 is protected by the pull-up resistor 111, and the value “0” is stored when the relay switch is closed, and the value “1” is stored when the relay switch is open. That is, this register 1 indicates the memory module logically connected to the host device.
【0016】ところで、メモリモジュール105が上位
装置から論理的に切離されている状態においても上位装
置からのアクセスは行われる。その場合にはメモリモジ
ュール105以外のメモリモジュール104及び106
〜108の記憶内容に基づいてメモリ訂正部109が正
しいデータをアクセスの都度作成(修復)して上位装置
に対して送出する。こうすることにより、システムの運
用が中断されることはないのである。By the way, even when the memory module 105 is logically separated from the host device, the access from the host device is performed. In that case, the memory modules 104 and 106 other than the memory module 105
Based on the storage contents of 108 to 108, the memory correction unit 109 creates (repairs) correct data each time access is made, and sends it to the higher-level device. By doing so, the operation of the system will not be interrupted.
【0017】次に、本発明の第2の実施例について説明
する。Next, a second embodiment of the present invention will be described.
【0018】図2は本発明による半導体ディスク装置の
第2の実施例の構成を示すブロック図であり、図1と同
等部分は同一符号により示されている。図において、本
発明の第2の実施例による半導体ディスク装置201
は、図1の装置の構成に、レジスタ1の保持内容の変化
により新たなメモリモジュールが組込まれたことを認識
する組込み認識部120と、この組込み認識部120か
らの通知に応答して新たに組込まれたメモリモジュール
が記憶すべき内容を作成して書込みを行うデータ作成部
121とが追加された構成となっている。なお、新たな
組込まれるメモリモジュール内のリレースイッチは閉状
態になっているものとする。FIG. 2 is a block diagram showing the configuration of a second embodiment of the semiconductor disk device according to the present invention, and the same parts as those in FIG. 1 are designated by the same reference numerals. In the figure, a semiconductor disk device 201 according to a second embodiment of the present invention.
Is a built-in recognition unit 120 that recognizes that a new memory module is built in due to a change in the contents held in the register 1 in the configuration of the device of FIG. A data creation unit 121 that creates and writes the contents to be stored in the built-in memory module is added. It is assumed that the relay switch in the new built-in memory module is in the closed state.
【0019】かかる構成とされた本実施例の半導体ディ
スク装置における動作は、切離部110により障害の発
生したメモリモジュールの切離しを行う点では第1の実
施例の場合と同様である。本実施例では障害の発生した
メモリモジュールの代りに新たなメモリモジュールが組
込まれたことに応答して障害の発生したメモリモジュー
ル以外のモジュールの記憶内容に基づいて障害モジュー
ルが記憶すべき内容を作成し新たに組込まれたモジュー
ルに対して書込み機能が追加されているのである。The operation of the semiconductor disk device of this embodiment having such a configuration is the same as that of the first embodiment in that the disconnecting section 110 disconnects the memory module in which a failure has occurred. In this embodiment, in response to the incorporation of a new memory module in place of the faulty memory module, the contents to be stored by the faulty module are created based on the storage contents of modules other than the faulty memory module. However, the writing function is added to the newly incorporated module.
【0020】すなわち、上述した第1の実施例の場合と
同様に、メモリモジュール105に自動訂正できない障
害が発生し、切離部110によってメモリモジュール1
05内のリレースイッチRが開状態にされ、レジスタ1
内のモジュール105に対応するビットが書換えられて
「1」になっているものとする。この状態においてオペ
レータ等が障害メモリモジュールを取りはずし新たなメ
モリモジュールを接続すると、そのメモリモジュール内
のリレースイッチRが閉状態になっているため、レジス
タ1内の対応ビットがプルアップ抵抗111の存在によ
って書換えられ、「0」になる。That is, as in the case of the first embodiment described above, a failure that cannot be automatically corrected occurs in the memory module 105, and the disconnection unit 110 causes the memory module 1 to operate.
The relay switch R in 05 is opened and the register 1
It is assumed that the bit corresponding to the module 105 therein is rewritten to be "1". In this state, when the operator or the like removes the faulty memory module and connects a new memory module, the relay switch R in the memory module is in a closed state. It is rewritten and becomes "0".
【0021】このレジスタ1の変化を組込み認識部12
0が検出すると、その旨をデータ作成部121に通知す
る。この通知を受けたデータ作成部121は、新たに組
込まれたメモリモジュール105以外のメモリモジュー
ルの記憶内容を参照し、上位装置からのアクセスが行わ
れない期間にメモリモジュール105が記憶すべき内容
を作成(修復)してメモリモジュール105内に書込
む。The built-in recognition unit 12 recognizes the change in the register 1.
When 0 is detected, the fact is notified to the data creation unit 121. Upon receiving this notification, the data creation unit 121 refers to the storage contents of the memory modules other than the newly incorporated memory module 105, and determines the contents to be stored in the memory module 105 during the period when the higher-level device does not access. It is created (restored) and written in the memory module 105.
【0022】そして、メモリモジュール105への書込
みがすべて完了すると、組込み認識部120に対して通
知され、組込み認識部120はレジスタ2内の対応ビッ
トを書換えてもとに戻す。これにより、通常状態に戻り
以後はメモリ訂正部109によるデータ作成(修復)は
行われず、メモリモジュール104〜108の記憶内容
が読出されるのである。When all writing to the memory module 105 is completed, the built-in recognition unit 120 is notified, and the built-in recognition unit 120 rewrites the corresponding bit in the register 2 and returns it to the original. As a result, the memory correction unit 109 does not perform data creation (restoration) after returning to the normal state, and the stored contents of the memory modules 104 to 108 are read.
【0023】以上のように、自動訂正できない障害が発
生してもメモリモジュール単位で交換自在な構成とした
ため、装置全体をシステムから切離したり、装置の電源
を断としたりする必要はなく、システムの運用に影響を
与えずに済むのである。As described above, even if a failure that cannot be automatically corrected occurs, the memory module can be replaced. Therefore, it is not necessary to disconnect the entire apparatus from the system or to turn off the power of the apparatus. It does not affect the operation.
【0024】[0024]
【発明の効果】異常説明したように本発明は、自動訂正
できない障害が発生したことに応答してその障害メモリ
モジュールを切離し、また障害メモリモジュールの代わ
りに新たなメモリモジュールが組込まれたことに応答し
障害メモリモジュール以外のメモリモジュールの記憶内
容に基づいて障害メモリモジュールが記憶すべき内容を
作成して書込むことにより、システムの運用に全く影響
を与えずに障害メモリモジュールを交換できるという効
果がある。As described above, according to the present invention, the faulty memory module is disconnected in response to the occurrence of a fault that cannot be automatically corrected, and a new memory module is incorporated in place of the faulty memory module. By responding and creating and writing the contents to be stored in the faulty memory module based on the stored contents of the memory modules other than the faulty memory module, the faulty memory module can be replaced without affecting the operation of the system at all. There is.
【図1】本発明の第1の実施例による半導体ディスク装
置の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a semiconductor disk device according to a first embodiment of the present invention.
【図2】本発明の第2の実施例による半導体ディスク装
置の構成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of a semiconductor disk device according to a second embodiment of the present invention.
【図3】従来の半導体ディスク装置の構成を示すブロッ
ク図である。FIG. 3 is a block diagram showing a configuration of a conventional semiconductor disk device.
1,2 レジスタ 102,202 メモリ制御部 103 メモリ部 104〜108 メモリモジュール 109 メモリ訂正部 110 切離部 111 プルアップ抵抗 120 組込み認識部 121 データ作成部 1 and 2 registers 102 and 202 memory control unit 103 memory unit 104 to 108 memory module 109 memory correction unit 110 disconnection unit 111 pull-up resistor 120 embedded recognition unit 121 data creation unit
Claims (2)
モジュールと、前記複数のメモリモジュールのいずれか
に自動訂正できない障害が発生したことに応答してその
障害メモリモジュールを切離す切離手段と、この切離し
状態のときに外部装置からアクセスがあったことに応答
して前記障害メモリモジュール以外のメモリモジュール
の記憶内容に基づいて正しいデータを作成して送出する
作成手段とを有することを特徴とする半導体ディスク装
置。1. A plurality of memory modules for dividing and storing data, and a disconnecting means for disconnecting the failed memory module in response to a failure that cannot be automatically corrected in one of the plurality of memory modules. And a creating means for creating and transmitting correct data based on the stored contents of a memory module other than the faulty memory module in response to an access from an external device in the disconnected state. Semiconductor disk device.
なメモリモジュールが組込まれたことに応答して前記障
害メモリモジュール以外のメモリモジュールの記憶内容
に基づいて前記障害メモリモジュールが記憶すべき内容
を作成し前記新たなメモリモジュールに対して書込む書
込手段を、さらに追加したことを特徴とする請求項1記
載の半導体ディスク装置。2. The content to be stored in the faulty memory module is created based on the storage contents of the memory modules other than the faulty memory module in response to the incorporation of a new memory module in place of the faulty memory module. 2. The semiconductor disk device according to claim 1, further comprising write means for writing to the new memory module.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5039482A JP2743756B2 (en) | 1993-02-03 | 1993-02-03 | Semiconductor disk device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5039482A JP2743756B2 (en) | 1993-02-03 | 1993-02-03 | Semiconductor disk device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06231049A true JPH06231049A (en) | 1994-08-19 |
JP2743756B2 JP2743756B2 (en) | 1998-04-22 |
Family
ID=12554283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5039482A Expired - Lifetime JP2743756B2 (en) | 1993-02-03 | 1993-02-03 | Semiconductor disk device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2743756B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08166910A (en) * | 1994-12-15 | 1996-06-25 | Nec Corp | Data restoration method |
JP2012068862A (en) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | Semiconductor memory controller |
WO2012098633A1 (en) * | 2011-01-17 | 2012-07-26 | 富士通株式会社 | Memory management method, memory management device and memory management circuit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62293355A (en) * | 1986-06-12 | 1987-12-19 | インターナショナル ビジネス マシーンズ コーポレーション | Data protection mechanism |
JPH02291011A (en) * | 1989-04-28 | 1990-11-30 | Fujitsu Ltd | Memory device |
-
1993
- 1993-02-03 JP JP5039482A patent/JP2743756B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62293355A (en) * | 1986-06-12 | 1987-12-19 | インターナショナル ビジネス マシーンズ コーポレーション | Data protection mechanism |
JPH02291011A (en) * | 1989-04-28 | 1990-11-30 | Fujitsu Ltd | Memory device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08166910A (en) * | 1994-12-15 | 1996-06-25 | Nec Corp | Data restoration method |
JP2012068862A (en) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | Semiconductor memory controller |
US8555027B2 (en) | 2010-09-22 | 2013-10-08 | Kabushiki Kaisha Toshiba | Semiconductor memory controlling device |
US9213604B2 (en) | 2010-09-22 | 2015-12-15 | Kabushiki Kaisha Toshiba | Semiconductor memory controlling device which writes data and error correction codes into different semiconductor storage drives |
WO2012098633A1 (en) * | 2011-01-17 | 2012-07-26 | 富士通株式会社 | Memory management method, memory management device and memory management circuit |
JP5510562B2 (en) * | 2011-01-17 | 2014-06-04 | 富士通株式会社 | Memory management method, memory management device, and memory management circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2743756B2 (en) | 1998-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2790034B2 (en) | Non-operational memory update method | |
US6816982B2 (en) | Method of and apparatus for computer hard disk drive protection and recovery | |
US20040168101A1 (en) | Redundant memory system and memory controller used therefor | |
US4603406A (en) | Power backed-up dual memory system | |
JPS6235704B2 (en) | ||
US20020010891A1 (en) | Redundant memory access system | |
JP2743756B2 (en) | Semiconductor disk device | |
KR100194979B1 (en) | Determination of Operation Mode of Redundant Processor System | |
US5592650A (en) | Computer apparatus and method for replacing programs between memories by employing protection mechanism with write enable generation scheme | |
JPH10143445A (en) | Satellite line connector | |
JPH06259274A (en) | Duplex system | |
KR200185007Y1 (en) | Apparatus for correcting memory fault in dual processor | |
JPH08153045A (en) | Memory control circuit | |
JPH09101866A (en) | Disk array system and its application method | |
JP3298989B2 (en) | Failure detection / automatic embedded device | |
JPH04252344A (en) | Computer system | |
JPH02297235A (en) | Memory data protecting circuit | |
JPH01302452A (en) | Microprogram control device | |
JPH0751609Y2 (en) | Failure information storage circuit of programmable controller | |
JPH05120153A (en) | Alternate memory control system | |
JPH08221334A (en) | Device and method for setting device address | |
JPH0474241A (en) | Fault processing system | |
JPS62166401A (en) | Multiplexing system for electronic computer | |
JPH0414374B2 (en) | ||
JPH01302451A (en) | Microprogram control device |