JPH05120153A - Alternate memory control system - Google Patents

Alternate memory control system

Info

Publication number
JPH05120153A
JPH05120153A JP3277750A JP27775091A JPH05120153A JP H05120153 A JPH05120153 A JP H05120153A JP 3277750 A JP3277750 A JP 3277750A JP 27775091 A JP27775091 A JP 27775091A JP H05120153 A JPH05120153 A JP H05120153A
Authority
JP
Japan
Prior art keywords
memory
printed circuit
circuit board
board
replacement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3277750A
Other languages
Japanese (ja)
Inventor
Kazuhisa Seki
和久 関
Original Assignee
Fujitsu Ltd
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, 富士通株式会社 filed Critical Fujitsu Ltd
Priority to JP3277750A priority Critical patent/JPH05120153A/en
Publication of JPH05120153A publication Critical patent/JPH05120153A/en
Application status is Withdrawn legal-status Critical

Links

Abstract

PURPOSE: To automatically, and alternately process and a defective memory printed board with the non-defective one even in an operating state of a device if a 1-bit error occurs in an alternate memory control system.
CONSTITUTION: When an error detecting part 3A detects the 1-bit errors of the memory printed boards 9-1 and 9-2, an alternate memory printed board 17 is selected with an alternation control part 12 and a printed board selecting part 16. Then the contents of the memory printed board having a 1-bit error are copied to the board 17 under the control of a memory control part 18. The board 17 is validated by the selection carried out through the part 12 and the printed board selecting parts 14, 15 and 16. Then the defective printed board is isolated and replaced with the non-defective one while an access is temporarily stopped by an instruction of an access stop instruction part 13.
COPYRIGHT: (C)1993,JPO&Japio

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、例えば半導体ディスク装置のように、複数の半導体メモリ搭載プリント板から成るメモリアレーを具備した装置に利用され、特に、半導体メモリ搭載プリント板単位で、メモリの交代を行う交代メモリ制御方式に関する。 The present invention relates, for example as in the semiconductor disk device, is used in apparatus having a memory array comprising a plurality of semiconductor memories mounted printed circuit board, in particular, in a semiconductor memory mounted printed circuit board unit, memory about the change memory control method for performing a substitution.

【0002】 [0002]

【従来の技術】図3は、従来の半導体ディスク装置の構成図であり、図中、1はインターフェイス制御部、2はメモリアクセス回路、3はエラー検出回路、4は状態レジスタ、5はMPU(マイクロプロセッサ)、6は制御メモリ、7はアドレスデコーダ、8はメモリアレー、9 BACKGROUND OF THE INVENTION FIG. 3 is a block diagram of a conventional semiconductor disk device, In the figure, reference numeral 1 denotes an interface controller, 2 memory access circuit, the error detection circuit 3, 4 is a state register, the 5 MPU ( microprocessor), the control memory 6, 7 address decoder, 8 memory array, 9
−1,9−2はメモリプリント板、10は半導体ディスク制御装置、11は半導体ディスク装置を示す。 -1,9-2 memory printed circuit board, 10 a semiconductor disk controller, 11 denotes a semiconductor disk device.

【0003】従来、コンピュータシステムの外部記憶装置として、半導体ディスク装置が開発されていた。 Conventionally, as an external storage device of the computer system, the semiconductor disk device have been developed. この半導体ディスク装置は、記憶媒体として、半導体メモリを使用し、磁気ディスク装置の入出力処理を、仮想的に実行する装置である。 The semiconductor disk device as a storage medium, using a semiconductor memory, input and output processing of the magnetic disk device is a device for executing virtually.

【0004】すなわち、半導体ディスク装置は、それ自体が記憶容量の小さい磁気ディスク装置として、ホストシステムから制御されるものであり、比較的小容量で、 [0004] That is, the semiconductor disk device, itself as a small magnetic disk device having a storage capacity, which is controlled from the host system, a relatively small capacity,
アクセス応答の速さを絶対視する装置として開発されたものである。 Has been developed as a device for absolute view of the speed of access response.

【0005】前記半導体ディスク装置は、例えば図3のように構成されている。 [0005] The semiconductor disk device is constructed as shown in Figure 3, for example. この例では、半導体ディスク装置11に、インターフェイス制御部1、メモリアクセス回路2、エラー検出回路3、状態レジスタ4、MPU In this example, the semiconductor disk device 11, the interface control unit 1, the memory access circuit 2, the error detection circuit 3, the status register 4, MPU
5、制御メモリ6、アドレスデコーダ7、メモリアレー8を設けると共に、該半導体ディスク装置11を、メモリインターフェイスを介して半導体ディスク制御装置1 5, a control memory 6, the address decoder 7, provided with a memory array 8, the semiconductor disk device 11, a semiconductor disk controller via the memory interface 1
0に接続する。 To connect to 0.

【0006】また、前記メモリアレー8にはメモリプリント板9−1,9−2を設ける。 Further, the provision of the memory printed circuit board 9-1 and 9-2 in the memory array 8. なお、この例では、2 It should be noted that, in this example, 2
板のメモリプリント板によってメモリアレー8を構成したが、実際にはもっと多くのメモリプリント板が設けてある。 To constitute a memory array 8 by a memory printed circuit board of the plate, but in fact it is provided with a more memory printed circuit board.

【0007】このメモリプリント板9−1,9−2は、 [0007] The memory printed circuit board 9-1 and 9-2 is,
それぞれ、プリント基板に、半導体メモリを搭載(半導体メモリのみを搭載)したものである。 Respectively, on the printed circuit board, it is obtained by mounting a semiconductor memory (semiconductor memory only mounted). そして、メモリプリント板9−1,9−2は、プリント板収納ケージに対し、メモリプリント板単位で着脱できるように構成されている。 Then, the memory printed circuit board 9-1 and 9-2 is to printed circuit board accommodating cage, is configured to be detachable in the memory printed circuit board units.

【0008】前記構成の半導体ディスク装置11において、メモリアレー8の各メモリプリント板9−1,9− [0008] In the semiconductor disk device 11 of the configuration, each of the memory printed circuit board of the memory array 8 9-1,9-
2は、半導体ディスク制御装置10からメモリアクセス回路2を経由してデータのリード/ライトが行われる。 2, data read / write is performed from the semiconductor disk controller 10 via the memory access circuit 2.

【0009】メモリアクセス回路2は、メモリプリント板9−1,9−2をアクセスするためのタイミング信号を発生したり、1ビットエラーの自動訂正(ECC付加)を行う。 [0009] Memory access circuit 2, or generates a timing signal for accessing the memory printed circuit board 9-1, 9-2, performs automatic correction of 1 bit errors (ECC addition). また、メモリアクセス中のエラーはエラー検出回路3によって行い、その結果を状態レジスタ4に格納する。 Further, errors in memory access is performed by the error detection circuit 3, and stores the result in the status register 4.

【0010】アドレスデコーダ7は、メモリアクセス回路2から送られてきたアドレス信号の上位ビットをデコードして、メモリプリント板を選択するための選択信号をメモリアレー8に出力する。 [0010] The address decoder 7 decodes the high-order bits of the address signal sent from the memory access circuit 2, and outputs a selection signal for selecting a memory printed circuit board to the memory array 8.

【0011】前記信号によって選択されたメモリプリント板では、共通のメモリバスを介してアクセスされ、データのリード/ライトを行う。 [0011] In a memory printed circuit board which is selected by the signal, it is accessed through a common memory bus, performing data read / write. このようなデータのリード/ライトとは別に、MPU5では、パトロール診断を行っている。 Apart from the read / write of such data, in MPU5, it is doing a patrol diagnosis.

【0012】このパトロール診断では、MPU5の制御により、各メモリプリント板をアクセスしてデータのリードを行い、その際、エラー検出回路3によってエラーを検出する。 [0012] In this patrol diagnosis, the control of the MPU 5, perform read data by accessing the respective memories printing plates, where, for detecting the error by the error detection circuit 3. そして、エラー検出結果を状態レジスタ4 The status register 4 error detection result
に格納する。 And stores it in.

【0013】この状態レジスタ4の内容はMPU5によって読み出し、エラーがあった場合には、上位の半導体ディスク制御装置10を経由して、更に上位のホスト装置に通知する。 [0013] reading the contents of the status register 4 MPU 5, if there is an error, through the semiconductor disk control device 10 of the upper, further notifies the host device of the upper. この通知を受けたホスト装置では、表示等により、保守員等に知らせる。 In the host device which receives the notification, the display or the like to inform the maintenance personnel or the like.

【0014】 [0014]

【発明が解決しようとする課題】上記のような従来のものにおいては、次のような課題があった。 In what INVENTION Problems to be Solved] conventional as described above, it has the following problem. (1) 従来のメモリアレーにおいては、メモリのエラーに対してECC(エラー訂正コード)を付加し、1ビットエラーの自動訂正を行っていた。 (1) In the conventional memory array, adds ECC (error correction code) to the error memory, has been performed automatic correction of 1 bit errors. このため、1ビットエラーが発生しても、そのまま使用し続け、装置の使用が終了した時(例えば夜間等)に、不良メモリプリント板を交換していた。 Therefore, even when 1 bit error has occurred, we had it continued to use, when the use of the device has been completed (e.g., at night, etc.), and replace the faulty memory printed circuit board.

【0015】しかし近年の情報処理装置の中には、24 [0015] However, in the recent years of information processing apparatus, 24
時間稼動の装置が多くなっている。 It has become a lot apparatus of time running. このような使用環境においては、メモリの1ビットエラーが発生したメモリプリント板を交換する時間を確保するために、使用中の装置を停止させなければならない。 In such use environment, in order to allow time to replace the memory printed circuit board 1 bit memory error has occurred, it must be stopped device in use. 従って、装置の信頼性及び保守性が低下する。 Therefore, the reliability and maintainability of the apparatus is reduced.

【0016】(2) 前記(1)の問題を解決するために、 [0016] (2) In order to solve the problems of (1),
メモリプリント板内部において、メモリ素子の交代処理を行うことも考えられていた。 In the internal memory printed circuit boards, it has been considered to perform the replacement process of the memory device. しかし、このような方法では、1ビットエラーを回避することはできるが、プリント板の交換にまでは到らず、問題を抱えた状態で装置を使用し続けることになる。 However, in such a way, although it is possible to avoid a 1-bit error, not became too until the replacement of the printed circuit board, will continue to operate the equipment in the troubled.

【0017】従って、この場合にも装置の信頼性及び保守性が低下する。 [0017] Thus, the reliability and maintainability of the device also in this case is lowered. 本発明は、このような従来の課題を解決し、メモリプリント板において1ビットエラーが発生した場合、不良メモリプリント板の交代処理を自動的に行うと共に、装置の動作中に、不良メモリプリント板を良品と交換できるようにすることを目的とする。 The present invention is to solve such a conventional problem, if the 1-bit error in a memory printed circuit board has occurred, with automatically performs replacement processing of a defective memory printed circuit board, during the operation of the device, a defective memory printed circuit board an object of the present invention is to be able to exchange a good product.

【0018】 [0018]

【課題を解決するための手段】図1は本発明の原理図であり、図中、図3と同符号は同一のものを示す。 Figure 1 [Means for Solving the Problems] is a principle diagram of the present invention, in the figure, the same reference numerals as FIG. 3 shows the same thing. また、 Also,
2Aはメモリアクセス部、3Aはエラー検出部、7Aはアドレスデコーダ部、11はメモリ制御部、12は交代制御部、13はアクセス停止指示部、14〜16はプリント板選択部、17は交代メモリプリント板を示す。 2A is a memory access unit, 3A is an error detection unit, 7A address decoder unit, 11 memory controller, 12 replacement controller, 13 access stop instructing unit, 14 to 16 printed circuit board selecting unit, 17 Substitution memory shows the printed circuit board.

【0019】本発明は上記の課題を解決するため、次のように構成した。 The present invention for solving the above problems, the following structure. (1) 半導体メモリを搭載した複数のメモリプリント板9 (1) a plurality of memory printed circuit board 9 mounted with semiconductor memory
−1,9−2から成るメモリアレーと、複数のメモリプリント板9−1,9−2を接続してアクセスするメモリアクセス部2Aと、メモリプリント板に対して各種の制御を行うメモリ制御部18と、メモリアクセス部2Aから出力されるアドレス情報を基に、メモリプリント板を選択するための選択情報を生成するアドレスデコード部7Aと、メモリアクセス時のエラーを検出するエラー検出部3Aとを具備すると共に、前記半導体メモリに対して、1ビットエラーを自動訂正する機能(ECC付加) A memory array comprising a -1,9-2, a memory access unit 2A to be accessed by connecting a plurality of memory printed circuit board 9-1 and 9-2, a memory control unit for performing various controls of the memory printed circuit board 18, based on the address information outputted from the memory access unit 2A, and the address decode section 7A for generating selection information for selecting a memory printed circuit board, and an error detection unit 3A that detects the errors in memory access together comprising, with respect to the semiconductor memory, the ability to automatically correct 1 bit error (ECC added)
を備えた装置の交代メモリ制御方式であって、前記メモリアレーに、エラーの発生したメモリプリント板を交代させるための交代用メモリプリント板17を設け、更に前記装置に、メモリプリント板の交代制御を行う交代制御部12と、アドレスデコード部7Aの出力及び交代制御部12の選択禁止信号を入力して、それぞれのメモリプリント板を選択するプリント板選択部14,15と、 A replacement memory control system of the apparatus provided with, in the memory array, the alternate memory printed circuit board 17 for causing alternating memory printed circuit board in which the error occurred is provided, in addition the device, alternating control of the memory printed circuit board a substitution control unit 12 which performs, by entering the selection inhibition signal output and substitution control unit 12 of the address decode portion 7A, a printed circuit board selector 15 for selecting the respective memory printed circuit board,
アドレスデコード部7Aの出力、交代制御部12から出力される交代メモリプリント板選択信号、及び交代用メモリプリント板有効信号を入力して、交代用メモリプリント板17を有効にするプリント板選択部16とを設け、エラー検出部3Aが、メモリプリント板の1ビットエラーを検出した際、メモリ制御部18が、データライト時のみ、1ビットエラーを検出したメモリプリント板の選択と同時に、交代用メモリプリント板を選択するための信号を出力することを、交代制御部12に通知することにより、プリント板選択部16が交代用メモリプリント板を選択し、その後、メモリ制御部18が1ビットエラーを検出したメモリプリント板の全メモリ領域について、データのリードとライトを繰り返して、1ビットエラーが発生したメ The output of the address decode portion 7A, by entering alternate memory printed circuit board selection signal output from the alternating control unit 12, and the replacement memory printed board enable signal, the printed board selector 16 to enable the replacement memory printed circuit board 17 the door is provided, the error detection section 3A, when detecting a bit error in the memory printed circuit board, the memory controller 18, when data write is only one bit error at the same time as the selection of the detected memory printed circuit board, alternate memory to output a signal for selecting the print board, by notifying the replacement controller 12, the printed board selection unit 16 selects the alternate memory printed circuit board, then the memory controller 18 is a one-bit error for the entire memory area of ​​the detected memory printed circuit board, by repeating the data read and write, 1-bit error has occurred menu リプリント板のメモリ内のデータを、交代用メモリプリント板17に複写し、複写終了後、メモリ制御部18は、交代制御部12とプリント板選択部16を経由して、1ビットエラーを検出したプリント板の代りに、交代用メモリプリント板17を有効にすると共に、交代制御部12と、プリント板選択部14 The data in the memory of the reprint plate, copied to alternate memory printed circuit board 17, after the copy ends, the memory control unit 18, via the replacement controller 12 and the printed board selection unit 16, detects the 1-bit error instead of the printed board, while enabling alternate memory printed board 17, a replacement controller 12, the printed board selector 14
または15を経由して、1ビットエラーの発生したメモリプリント板を切り離すようにした。 Or via 15 and to disconnect the generated memory printed circuit board of the one-bit error.

【0020】(2) 前記構成(1)において、前記装置に、アクセス停止指示部13を設け、該アクセス停止指示部13の要求により、メモリ制御部18がメモリアクセス部2Aに対して、メモリアクセス停止の指示を一定時間発行し、その間に、1ビットエラーの発生したメモリプリント板を交換可能にした。 [0020] In (2) the configuration (1), the said device, the access stop instructing unit 13 is provided, at the request of the access stop instruction section 13, the memory controller 18 to the memory access unit 2A, the memory access the stop instruction is issued a certain time, during which, and the replaceable generated memory printed circuit board of the one-bit error.

【0021】 [0021]

【作用】上記構成に基づく本発明の作用を、図1を参照しながら説明する。 [Action] The operation of the present invention based on the above configuration will be described with reference to FIG. エラー検出部3Aがメモリプリント板の1ビットエラーを検出すると、メモリ制御部18がデータライト時のみ、前記1ビットエラーを検出したメモリプリント板の選択時と同時に、交代用メモリプリント板を選択するための信号を出力することを、交代制御部12に通知して、プリント板選択部16か交代用メモリプリント板17を選択する。 When the error detection unit 3A detects the 1-bit memory errors printed board, the memory controller 18 during data write only, the 1-bit error at the same time selecting and detecting the memory printed circuit board, selects the alternate memory printed circuit board outputting the signal for, and notifies the replacement controller 12, selects a print board selector 16 or alternate memory printed circuit board 17.

【0022】その後、メモリ制御部18が、1ビットエラーを検出したメモリプリント板のメモリの全領域について、データのリード、ライトを繰り返すことによって、1ビットエラーが発生したメモリプリント板に格納されているデータを交代用メモリプリント板17に複写する。 [0022] Thereafter, the memory controller 18, the entire area of ​​the memory of the memory printed circuit board that detects the 1-bit error, data read by repeating the light, stored in the memory printed circuit board 1 bit error occurs copying are data alternately memory printed circuit board 17.

【0023】前記複写が終了すると、メモリ制御部18 [0023] The copying is completed, the memory controller 18
が1ビットエラーを検出したメモリプリント板の代りに、交代用メモリプリント板17を有効にするために、 Instead of the memory printed circuit board but it detects a 1-bit error, in order to enable the replacement memory printed circuit board 17,
交代制御部12とプリント板選択部16を経由して、交代用メモリプリント板17を有効にする。 Via the replacement controller 12 and the printed board selector 16, to enable the replacement memory printed circuit board 17.

【0024】これと同時に、1ビットエラーを検出したメモリプリント板を切り離すために、交代制御部12とプリント板選択部14または15を経由して、前記1ビットエラーを検出したメモリプリント板を切り離す。 [0024] At the same time, in order to detach the memory printed circuit board detects a single-bit error, via the replacement controller 12 and the printed board selecting section 14 or 15, disconnecting the memory printed circuit board that detects the 1-bit error .

【0025】前記1ビットエラーの発生したメモリプリント板を良品と交換する際は、アクセス停止指示部13 [0025] When replacing the defective the generated memory printed circuit board of the 1-bit error, the access stop instruction section 13
から、メモリ制御部18へアクセス停止要求を出す。 From issues an access stop request to the memory controller 18. この要求を受けたメモリ制御部18では、メモリアクセス部2Aに対して、メモリアクセス停止の指示を一定時間発行する。 The memory controller 18 has received the request, the memory access unit 2A, and issues a predetermined time an indication of the memory access stop.

【0026】そして、前記一定時間の間に、1ビットエラーの発生したメモリプリント板を交換する。 [0026] Then, during the predetermined time, replacing the generated memory printed circuit board of the one-bit error. このようにすれば、上位装置からのメモリアクセスを中断することなく、メモリプリント板単位で、1ビットエラーの発生したメモリプリント板の交代処理を行うことが可能となる。 In this way, without interrupting the memory access from the host device, in a memory printed circuit board unit, it is possible to perform the generated replacement process of the memory printed circuit board of the one-bit error.

【0027】また、不良メモリプリント板を良品と交換する際にも、メモリアクセスを短時間停止するものの、 Further, when replacing the defective defective memory printed circuit board also, although stopping short of memory access,
装置の動作中に極めて短時間で交換可能となる。 A replaceable in a very short time during operation of the device.

【0028】 [0028]

【実施例】以下、本発明の実施例を図面に基づいて説明する。 BRIEF DESCRIPTION OF THE PREFERRED embodiment of the present invention with reference to the drawings. 図3は、本発明の一実施例における半導体ディスク装置の構成図である。 Figure 3 is a block diagram of a semiconductor disk device according to an embodiment of the present invention.

【0029】図中、図1、図3と同符号は同一のものを示す。 [0029] In the figure, FIG. 1, the same reference numerals as FIG. 3 shows the same thing. また、18,19はNOT回路、20,23は選択回路、21,22はAND回路、24はメモリプリント板挿抜検出回路を示す。 Further, 18, 19 NOT circuit, 20 and 23 selection circuits, 21 and 22 AND circuits, 24 denotes a memory printed circuit board insertion and extraction detecting circuit.

【0030】この実施例は、半導体ディスク装置に適用した例であり、その構成を図2に示す。 [0030] This embodiment is an example applied to a semiconductor disk device, showing its configuration in Fig. 図示のように、 As shown in the figure,
半導体ディスク装置には、インターフェイス制御部1、 The semiconductor disk device, the interface controller 1,
メモリアクセス回路2、エラー検出回路3、状態レジスタ4,17、MPU(マイクロプロセッサ)5、制御メモリ6、アドレスデコーダ7、メモリアレー8、NOT Memory access circuit 2, the error detection circuit 3, the status register 4, 17, MPU (microprocessor) 5, a control memory 6, the address decoder 7, the memory array 8, NOT
回路18,19、選択回路20,23、AND回路2 Circuits 18 and 19, the selection circuit 20,23, AND circuit 2
1,22、メモリプリント板挿抜検出回路24、制御レジスタ16を設ける。 1, 22, a memory printed circuit board insertion and extraction detecting circuit 24 is provided with a control register 16.

【0031】また、前記メモリアレー8には、メモリプリント板9−1,9−2と、交代用メモリプリント板1 Further, in the memory array 8 includes a memory printed circuit board 9-1, 9-2, alternate memory printed board 1
7を設ける。 7 is provided. このメモリプリント板は、半導体メモリをプリント基板に搭載したものであり、メモリアレー8内の所定のコネクタに挿入されている。 The memory printed circuit board is obtained by mounting a semiconductor memory on a printed circuit board is inserted into a predetermined connector in memory array 8.

【0032】交代用メモリプリント板17は、メモリプリント板9−1,9−2と同じように、半導体メモリをプリント基板に搭載したものであり、メモリプリント板9−1,9−2にエラーが発生した場合の交代用のメモリとして用いるものである。 [0032] Substitution memory printed circuit board 17, like the memory printed circuit board 9-1 and 9-2, is obtained by mounting a semiconductor memory on a printed circuit board, an error in the memory printed circuit board 9-1, 9-2 There is to use as a memory for replacement in the event of their occurrence.

【0033】メモリアクセス回路2は、メモリインターフェイスを介して上位の半導体ディスク制御装置に接続されており、メモリアレー8内のメモリをアクセスするためのタイミング信号を発生するものである。 The memory access circuit 2 is connected to the semiconductor disk control device of the upper via the memory interface, and generates a timing signal for accessing the memory in the memory array 8. また、メモリアクセス回路2には、1ビットエラーの自動訂正を行うための回路を備えている。 The memory access circuit 2, and a circuit for automatic correction of 1 bit errors.

【0034】アドレスデコーダ7は、メモリアクセス回路2から出力されるアドレス情報を基に、アドレスの上位ビットをデコードして、複数のメモリプリント板の中から1つのメモリプリント板を選択するための信号(選択信号)を出力するものである。 The address decoder 7, based on the address information outputted from the memory access circuit 2, decodes the high-order bits of the address signal for selecting one of the memory printed circuit board from the plurality of memory printed circuit board and outputs a (selection signal).

【0035】エラー検出回路3は、メモリプリント板のエラー(例えば1ビットエラー)を検出し、その結果を状態レジスタ4に格納する回路である。 The error detection circuit 3 detects an error in the memory printed circuit board (e.g., 1-bit error), a circuit for storing the result in the status register 4. MPU(マイクロプロセッサ)5は、メモリアレー8に対する各種制御を行うプロセッサである。 MPU (microprocessor) 5 is a processor for performing various controls for the memory array 8.

【0036】制御メモリ6はMPU5が使用するメモリであり、制御レジスタ16はMPU5によって情報が設定されるレジスタである。 The control memory 6 is a memory used by the MPU 5, the control register 16 is a register in which the information by MPU 5 is set. 以下、本実施例における半導体ディスク装置の動作を説明する。 Hereinafter, the operation of the semiconductor disk device according to the present embodiment.

【0037】メモリアレー8内に設けられた各メモリプリント板(半導体メモリを搭載したプリント基板)9− [0037] Each memory printed board provided in the memory array 8 (printed circuit board mounting a semiconductor memory) 9-
1,9−2は、メモリインターフェイスから、メモリアクセス回路2を経由してリード/ライトが行われる。 1,9-2 from memory interface, read / write is performed via the memory access circuit 2. そして、メモリアクセス中にエラーが発生すると、このエラーはエラー検出回路3で検出され、検出結果の情報を状態レジスタ4に格納する。 When an error occurs during a memory access, the error will be detected by the error detecting circuit 3, and stores the information of the detection result in the status register 4.

【0038】この場合、メモリプリント板のメモリエラー(1ビットエラー)に対しては、メモリアクセス回路2において、ECC(エラー訂正コード)を付加し、1 [0038] In this case, for the memory printed circuit board memory errors (1 bit error), the memory access circuit 2 adds an ECC (error correction code), 1
ビットエラーの自動訂正を行う。 It performs automatic correction of bit error.

【0039】前記メモリアクセス回路2に入力されるアドレス信号は、アドレスデコーダ7に入力され、メモリプリント板9−1、またはメモリプリント板9−2を選択する信号となる。 The address signal input to the memory access circuit 2 is input to the address decoder 7, a signal for selecting the memory printed circuit board 9-1 or memory printed board 9-2. この選択信号は、AND回路21、 The selection signal, the AND circuit 21,
またはAND回路22を経由してメモリアレー8内のメモリプリント板に接続されている。 Or via the AND circuit 22 is connected to the memory printed circuit board in the memory array 8.

【0040】また、メモリアクセス回路2は、メモリプリント板をアクセスするために必要な信号を、全てのメモリプリント板に共通信号として出力している。 Further, the memory access circuit 2, a signal necessary for accessing the memory printed circuit board, and outputs a common signal to all the memory printed circuit board. すなわち、前記のメモリプリント板の選択信号によって選択されたプリント板が、共通信号線を使用してリード/ライト動作を行う。 That is, the memory printed circuit board printed board selected by the selection signal performs a read / write operations using a common signal line.

【0041】一方、メモリプリント板9−1,9−2 [0041] On the other hand, memory printed circuit board 9-1, 9-2
は、MPU5の制御の基に、パトロール診断が実行されている。 Under the control of the MPU 5, patrol diagnostic is running. このパトロール診断は、MPU5の制御により、制御レジスタ16を経由して、メモリアクセス回路2にリード命令が発行されて実行され、その結果を状態レジスタ4によって受け取る。 The patrol diagnosis, under the control of the MPU 5, via the control register 16, the read command to the memory access circuit 2 is executed is issued, it receives the status register 4 results.

【0042】次に、メモリプリント板のメモリで、1ビットエラーが発生した場合のメモリプリント板の交代処理について説明する。 Next, in the memory of the memory printed circuit board will be described replacement process of the memory printed circuit board when the 1-bit error has occurred. 例えば、メモリインターフェイスを通してメモリプリント板9−2へリード命令が発行されると、メモリアクセス回路2は、指定されたアドレスをメモリプリント板に発行する。 For example, when the read command through the memory interface to the memory printed circuit board 9-2 is issued, the memory access circuit 2 issues a specified address in the memory printed circuit board. このアドレスの上位信号(上位ビット)とリード命令の信号がアドレスデコーダ7に入力されて、メモリプリント板9−2を選択する信号が作り出される。 Top signal signal (upper bit) and the read command of the address is input to the address decoder 7, a signal for selecting a memory printed circuit board 9-2 is created.

【0043】この信号は、AND回路22の一方の入力端子に入力する。 [0043] This signal is input to one input terminal of the AND circuit 22. また、AND回路22の他方の入力端子には、NOT回路19の出力信号が入力されている。 The other input terminal of the AND circuit 22, the output signal of the NOT circuit 19 is input.
通常、NOT回路19に入力される制御レジスタ16の出力信号は「0」であるため、AND回路22の2つの入力信号は「1」となる。 Usually, the output signal of the control register 16 to be input to the NOT circuit 19 is "0", the two input signals of the AND circuit 22 becomes "1". その結果AND回路22の出力信号は「1」となり、この信号がメモリプリント板9 As a result, the output signal of the AND circuit 22 becomes "1", the signal memory printed board 9
−2を選択する信号としてメモリプリント板9−2に入力する。 Input to the memory printed circuit board 9-2 as a signal for selecting -2.

【0044】前記AND回路22から出力される信号と、メモリアクセス回路2から出力される信号により、 The signal output from the AND circuit 22, the signal output from the memory access circuit 2,
メモリプリント板9−2から、指定されたアドレスのデータをリードして、そのデータをメモリアクセス回路2 From the memory printed circuit board 9-2, and reads the data at the specified address, the memory access circuit 2 the data
へ出力する。 To output to.

【0045】この動作により、メモリアクセス回路2 [0045] By this operation, the memory access circuit 2
は、メモリプリント板9−2から、指定したアドレスのデータを受け取り、リード命令が完了したことをアドレスデコーダ7に通知してリード動作を終了する。 From the memory printed circuit board 9-2 receives the data at the specified address, to notify the address decoder 7 that read command is completed and ends the read operation.

【0046】この時、メモリアクセス回路2が受け取ったデータは、エラー検出回路3によってチェックされ、 [0046] At this time, the data memory access circuit 2 has received is checked by the error detection circuit 3,
1ビットエラーが検出されると、エラー情報(エラーの内容と発生場所)を状態レジスタ4に格納する。 When 1-bit error is detected, stores the error information (contents where the error occurred) in the status register 4. MPU MPU
5は、通常、パトロール診断を実行しているが、状態レジスタ4に1ビットエラー情報を検出すると、状態レジスタ4に格納されている情報を基に、以下の処理を開始する。 5 is usually running patrol diagnosis detects the 1-bit error information in the status register 4, based on information stored in the status register 4 starts the following process.

【0047】MPU5は、メモリプリント板のメモリへのライト動作時に、交代用メモリプリント板17と、メモリプリント板9−2が同時に選択されるように、制御レジスタ16へ情報を格納する。 [0047] MPU5, at the time of a write operation to the memory of the memory printed circuit board, a substitution memory the printed board 17, as a memory printed circuit board 9-2 are simultaneously selected, and stores the information to the control register 16. この情報により、選択回路20は、メモリプリント板9−2の選択信号を出力し、選択回路23は、ライト時のみ、交代用メモリプリント板17を選択する信号を出力する。 This information, the selection circuit 20 outputs the selection signal of the memory printed circuit board 9-2, the selection circuit 23, write only when, and outputs a signal for selecting the alternate memory printed circuit board 17.

【0048】その後、MPU5は、制御レジスタ16を経由して、リードとライトが連続して実行される命令(Read & Write命令)を、メモリプリント板9−2の最初のアドレスから順番に、最後のアドレスまで発行する。 [0048] Then, MPU 5, via the control register 16, the instruction read and write are performed in succession (a Read & Write instruction), in order from the first address of the memory printed circuit board 9-2, the last It is issued until the address.

【0049】この処理によって、リード時にメモリプリント板9−2から読み出されたデータは、その後のライトにより、メモリプリント板9−2と交代用メモリプリント板17の両方のメモリに書き込まれる。 [0049] By this process, the data is to be read out from the memory printed circuit board 9-2 in reading, by the subsequent light, is written into the memory of both the memory printed circuit board 9-2 and substitution memory printed circuit board 17. また、この処理中に、メモリインターフェイスから発行されるライト命令によるデータも、メモリプリント板9−2と交代用メモリプリント板17に同時に書き込まれる。 Also, during this process, the data by the write command issued from the memory interface is also simultaneously written to the memory printed circuit board 9-2 alternately memory printed circuit board 17.

【0050】以上の処理が終了すると、MPU5は、メモリプリント板9−2と交代用メモリプリント板17の機能を交代するために、制御レジスタ16へその情報をセットする。 [0050] When the above process ends, MPU 5, in order to substitute the functions of the memory printed circuit board 9-2 and substitution memory printed circuit board 17, and sets the information in the control register 16 navel. これにより、制御レジスタ16からNOT NOT Accordingly, from the control register 16
回路19へ「1」が出力され、AND回路22の出力からメモリプリント板9−2を選択する信号が出力されなくなる。 "1" is output to the circuit 19, the signal for selecting the memory printed circuit board 9-2 from the output of the AND circuit 22 is not outputted.

【0051】これと同時に、制御レジスタ16の出力信号により、選択回路20は、交代用メモリプリント板1 [0051] At the same time, the output signal of the control register 16, selection circuit 20, shift memory printed board 1
7の選択信号を出力し、選択回路23は、ライト時及びリード時に、交代用メモリプリント板17を選択する信号を出力するようになる。 Outputs 7 of the selection signal, the selection circuit 23, when a write time and the read, so outputs a signal for selecting the alternate memory printed circuit board 17.

【0052】これらの処理により、その後のメモリアクセスは、メモリプリント板9−2の代りに、交代用メモリプリント板17が動作することになる。 [0052] By these processes, a subsequent memory access, instead of the memory printed circuit board 9-2, so that the alternate memory printed circuit board 17 is operated. すなわち、1 In other words, 1
ビットエラーの発生したメモリプリント板9−2を、交代用メモリプリント板17に交代させる処理を終了する。 Memory printed board 9-2 generated bit error, and ends the process of substitution may alternate memory printed circuit board 17.

【0053】次に、不良であるメモリプリント板9−2 Next, memory printed circuit board is defective 9-2
を交換する場合について説明する。 Description will be given of a case to be replaced. 前記の処理が終了すると、MPU5は、制御レジスタ16を経由してメモリアクセス回路2へメモリプリント板が不良であることを通知する。 When the processing of the ends, MPU 5, via the control register 16 notifies the memory printed circuit board to the memory access circuit 2 is defective. これにより、メモリアクセス回路2は、メモリインターフェイスを通して、この情報を上位装置に通知する。 Thus, the memory access circuit 2, through the memory interface, and notifies this information to the host device.

【0054】また、前記情報により、メモリプリント板9−2の交換が開始され、メモリプリント板9−2が保守員等によりプリント板収納ケージより引き抜かれると、メモリプリント板挿抜検出回路24がメモリプリント板の挿抜を検出し、状態レジスタ17へ通知する。 [0054] Further, by the information, the exchange of memory printed circuit board 9-2 is started, the memory printed circuit board 9-2 is pulled out from the printed circuit board accommodating the cage by the maintenance man or the like, a memory printed circuit board insertion and extraction detecting circuit 24 is a memory detecting the insertion of the printed circuit board, and notifies the status register 17.

【0055】MPU5は、この状態を検出して制御レジスタ16を経由してメモリアクセス回路2に、一定時間メモリのアクセスを停止することを指示する。 [0055] MPU5 is the memory access circuit 2 via the control register 16 of the state detection to be instructed to stop the access for a certain time memory. この処理により、メモリプリント板9−2が引き抜かれる時に発生するノイズで、メモリアクセス動作が異常にならないようにする。 This process, noise generated when the memory printed circuit board 9-2 is withdrawn, the memory access operation are prevented from becoming abnormal.

【0056】更にその後のメモリプリント板9−2の代わりに挿入される良品のメモリプリント板の挿入時にも同様の処理が実行され、メモリアクセスに悪影響を与えないようにしている。 [0056] further subsequent insertion performed similar processing when the memory printed circuit board of good which is inserted in place of the memory printed circuit board 9-2, so that no adverse effect to the memory access.

【0057】(他の実施例)以上実施例について説明したが、本発明は次のようにしても実施可能である。 [0057] have been described (another example) or more examples, but the present invention may be practiced in the following manner. (1) エラーの発生したメモリプリント板を良品と交換する際、上記実施例では、メモリプリント板の挿抜を検出してメモリアクセスを停止しているが、このような例に限らず、保守員等の指示により、メモリアクセスを一定時間停止するように構成してもよい。 (1) when replacing non-defective the generated memory printed circuit board errors, in the above embodiment, although the stop memory access by detecting insertion of a memory printed circuit board is not limited to such an example, the maintenance staff the instruction etc., may be constituted a memory access to stop a certain time.

【0058】(2) 半導体ディスク装置に限らず、複数のメモリプリント板(半導体メモリを搭載したプリント基板)から構成されるメモリアレーを具備した各種の装置に適用可能である。 [0058] (2) is not limited to the semiconductor disk device, it is applicable to various kinds of devices provided with the memory array including a plurality of memory printed circuit board (printed circuit board having a semiconductor memory).

【0059】 [0059]

【発明の効果】以上説明したように、本発明によれば次のような効果がある。 As described above, according to the present invention, the following effects according to the present invention. (1) メモリアレーを具備した装置が連続使用されるような環境においても、1ビットエラーの発生した不良メモリプリント板の交代処理を自動的に行うことができる。 (1) even in an environment such as devices provided with the memory array is used continuously, it is possible to perform 1-bit errored replacement processing of a defective memory printed board automatically.

【0060】(2) 上位装置からのメモリアクセスを中継することなく、メモリプリント板の交代処理を実行することができる。 [0060] (2) without relaying memory access from the host device, can perform the replacement process of the memory printed circuit board. 従って、装置の信頼性及び保守性を向上させることができる。 Therefore, it is possible to improve the reliability and maintainability of the apparatus.

【0061】(3) 1ビットエラーの発生したメモリプリント板を、良品と交換するのは、交代用メモリプリント板への交代処理が終了した後、装置の動作中に行うことができる。 [0061] The (3) Memory printed circuit board which occurred in 1-bit error, to replace the non-defective product after the replacement process to the replacement memory printed circuit board is completed, can be performed during operation of the device.

【0062】この場合、上位装置からのメモリアクセスを一時停止させるが、その時間は極めて短時間で済む。 [0062] In this case, to suspend memory access from the host device, the time requires only a very short time.
従って、この面でも装置の信頼性、及び保守性が向上する。 Therefore, the reliability of the apparatus in this aspect, and maintainability is improved.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の原理図である。 1 is a principle diagram of the present invention.

【図2】本発明の一実施例における半導体ディスク装置の構成図である。 2 is a configuration diagram of a semiconductor disk device according to an embodiment of the present invention.

【図3】従来の半導体ディスク装置の構成図である。 3 is a block diagram of a conventional semiconductor disk device.

【符号の説明】 DESCRIPTION OF SYMBOLS

2A メモリアクセス部 3A エラー検出部 7A アドレスデコード部 9−1,9−2 メモリプリント板 12 交代制御部 13 アクセス停止指示部 14,15,16 プリント板選択部 17 交代用メモリプリント板 18 メモリ制御部 2A memory access unit 3A error detection unit 7A address decode unit 9-1 and 9-2 a memory printed circuit board 12 Substitution controller 13 access stop instructing unit 14, 15, 16 printed board selector 17 alternate memory printed circuit board 18 a memory controller

Claims (2)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 メモリを搭載した複数のメモリプリント板(9−1,9−2)から成るメモリアレーと、 複数のメモリプリント板(9−1,9−2)を接続してアクセスするメモリアクセス部(2A)と、 メモリプリント板に対して各種の制御を行うメモリ制御部(18)と、 メモリアクセス部(2A)から出力されるアドレス情報を基に、メモリプリント板を選択するための選択情報を生成するアドレスデコード部(7A)と、 メモリアクセス時のエラーを検出するエラー検出部(3 And 1. A memory array including a plurality of memory printed circuit board mounted with a memory (9-1, 9-2), a memory to be accessed by connecting a plurality of memory printed circuit plate (9-1, 9-2) access unit and (2A), the memory control unit for performing various controls of the memory printed circuit board (18), based on the address information outputted from the memory access unit (2A), for selecting a memory printed circuit board address decoding unit for generating selection information (7A), the error detection unit (3 to detect errors during memory accesses
    A)とを具備すると共に、 前記メモリに対して、1ビットエラーを自動訂正する機能(ECC付加)を備えた装置の交代メモリ制御方式であって、 前記メモリアレーに、エラーの発生したメモリプリント板を交代させるための交代用メモリプリント板(17) Together comprising a A), to said memory, a replacement memory control system of the apparatus having a function of automatically correcting single-bit errors (ECC added), in the memory array, errored memory printed Substitution memory printed circuit board for causing the alternating plate (17)
    を設け、更に前記装置に、 メモリプリント板の交代制御を行う交代制御部(12) The provided, further to the device, replacement control section for alternation control of the memory printed circuit board (12)
    と、 アドレスデコード部(7A)の出力信号及び交代制御部(12)の選択禁止信号を入力して、それぞれのメモリプリント板を選択するプリント板選択部(14,15) If, by entering a selection inhibition signal of the output signal and the replacement control section of the address decode portion (7A) (12), printed circuit board selecting unit for selecting each memory printed circuit board (14, 15)
    と、 アドレスデコード部(7A)の出力、交代制御部(1 When the output of the address decode portion (7A), replacement control unit (1
    2)から出力される交代メモリプリント板選択信号、及び交代用メモリプリント板有効信号を入力して、交代用メモリプリント板(17)を有効にするプリント板選択部(16)とを設け、 エラー検出部(3A)が、メモリプリント板の1ビットエラーを検出した際、 メモリ制御部(18)が、データライト時のみ、1ビットエラーを検出したメモリプリント板の選択時と同時に、交代用メモリプリント板を選択するための信号を出力することを、交代制御部(12)に通知することにより、 プリント板選択部(16)が交代用メモリプリント板を選択し、 その後、メモリ制御部(18)が1ビットエラーを検出したメモリプリント板の全メモリ領域について、データのリードとライトを繰り返して、1ビットエラーが発生したメモリプリ Substitution memory printed board selection signals outputted from the 2), and enter the memory printed circuit board enable signal for replacement, the print board selector to enable memory printed circuit board (17) alternating with (16) is provided, the error detector (3A) is, upon detection of one bit error in a memory printed circuit board, a memory control unit (18) is, during data write only, at the same time as the time of selection of the memory printed circuit board that detects the 1-bit error, alternate memory to output a signal for selecting the print board, by notifying the replacement controller (12), printed circuit board selector (16) selects the alternate memory printed circuit board, then the memory controller (18 ) is for all the memory area of ​​the memory printed circuit board that detects the 1-bit error, repeat the data read and write, 1-bit error occurs Memoripuri ント板のメモリ内のデータを、交代用メモリプリント板(17)に複写し、 複写終了後、メモリ制御部(18)は、交代制御部(1 The data in the memory of the cement board, copying the alternate memory printed circuit board (17), after the copy ends, the memory control unit (18), shift control unit (1
    2)とプリント板選択部(16)を経由して、1ビットエラーを検出したプリント板の代りに、交代用メモリプリント板(17)を有効にすると共に、 交代制御部(12)と、プリント板選択部(14、または15)を経由して、1ビットエラーの発生したメモリプリント板を切り離すことを特徴とした交代メモリ制御方式。 Via 2) and printed circuit board selector (16), instead of the printed circuit board that detects the 1-bit errors, as well as to enable the replacement memory printed circuit board (17), shift control unit (12), printing via plate selecting section (14 or 15), alternate memory control method characterized by disconnecting the generated memory printed circuit board of the one-bit error.
  2. 【請求項2】 前記装置に、アクセス停止指示部(1 To wherein said device, access stop instruction section (1
    3)を設け、 該アクセス停止指示部(13)の要求により、メモリ制御部(18)がメモリアクセス部(2A)に対して、メモリアクセス停止の指示を一定時間発行し、 その間に、1ビットエラーの発生したメモリプリント板を交換可能にしたことを特徴とする請求項1記載の交代メモリ制御方式。 3) is provided, at the request of the access stop instruction section (13), the memory control unit (18) is a memory access unit relative to (2A), an instruction memory access stop issuing certain time, during which 1 bit Substitution memory control method according to claim 1, characterized in that the replaceable generated memory printed circuit board error.
JP3277750A 1991-10-24 1991-10-24 Alternate memory control system Withdrawn JPH05120153A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3277750A JPH05120153A (en) 1991-10-24 1991-10-24 Alternate memory control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3277750A JPH05120153A (en) 1991-10-24 1991-10-24 Alternate memory control system

Publications (1)

Publication Number Publication Date
JPH05120153A true JPH05120153A (en) 1993-05-18

Family

ID=17587813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3277750A Withdrawn JPH05120153A (en) 1991-10-24 1991-10-24 Alternate memory control system

Country Status (1)

Country Link
JP (1) JPH05120153A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153048A (en) * 1994-11-28 1996-06-11 Kofu Nippon Denki Kk Storage device
JP2012509521A (en) * 2008-11-18 2012-04-19 エルエスアイ コーポレーション System and method for recovering solid state drive data

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153048A (en) * 1994-11-28 1996-06-11 Kofu Nippon Denki Kk Storage device
JP2012509521A (en) * 2008-11-18 2012-04-19 エルエスアイ コーポレーション System and method for recovering solid state drive data

Similar Documents

Publication Publication Date Title
US5345566A (en) Method and apparatus for controlling dual bus system
US7320086B2 (en) Error indication in a raid memory system
CN100432948C (en) Automatic replacement of corrupted BIOS image
DE60302184T2 (en) Fault-tolerant computer system, method of resynchronizing it and associated resynchronization program
JP2994070B2 (en) Method and apparatus for determining the state of a pair of data storage units that is mirrored in a data processing system
US6487623B1 (en) Replacement, upgrade and/or addition of hot-pluggable components in a computer system
JP2548480B2 (en) Disk device diagnostic method of array disk system
US6880113B2 (en) Conditional hardware scan dump data capture
US4943966A (en) Memory diagnostic apparatus and method
US6339831B1 (en) Automatic detecting unit for diagnosing a connection and identifying an external device, information processing apparatus, and external device
US5220567A (en) Signature detecting method and apparatus for isolating source of correctable errors
JPH09218828A (en) Error recovery by separating peripheral components in data processing system
US4860333A (en) Error protected central control unit of a switching system and method of operation of its memory configuration
JP2002358210A (en) Redundant controller data storage system having system and method for handling controller reset
US6308289B1 (en) Method and system for environmental sensing and control within a computer system
US6886116B1 (en) Data storage system adapted to validate error detection logic used in such system
JP2790134B1 (en) Disk array system
JP2003303139A (en) Redundancy memory module and memory controller
CN1755638A (en) Latent error detection
JP2996440B2 (en) Diagnostic method of data processing system
KR20030014352A (en) Virtual rom for device enumeration
US6195770B1 (en) Data storage system
US4231089A (en) Data processing system with apparatus for correcting microinstruction errors
JPH07129426A (en) Fault processing system
JP2597060B2 (en) Array disk device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990107