JPH06224973A - 信号伝送装置 - Google Patents

信号伝送装置

Info

Publication number
JPH06224973A
JPH06224973A JP50A JP828293A JPH06224973A JP H06224973 A JPH06224973 A JP H06224973A JP 50 A JP50 A JP 50A JP 828293 A JP828293 A JP 828293A JP H06224973 A JPH06224973 A JP H06224973A
Authority
JP
Japan
Prior art keywords
signal
pattern
command
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50A
Other languages
English (en)
Inventor
Akio Masuda
聡夫 増田
Yasushi Nakao
泰 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP50A priority Critical patent/JPH06224973A/ja
Publication of JPH06224973A publication Critical patent/JPH06224973A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Abstract

(57)【要約】 【目的】 信号伝送装置において、指令時のみ出力され
る指令信号の出力パターンを容易に確認できるようにす
る。 【構成】 常時伝送される平常信号の出力パターン中に
指令信号の出力パターンを埋め込んで伝送する。この結
果、指令時にのみ出力される上記指令信号の出力パター
ンを容易に確認することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、平常時に出力される平
常信号及び指令時に出力される指令信号の2元状態の信
号を伝送する信号伝送装置に関する。
【0002】
【従来の技術】図4は、この種の信号伝送装置において
伝送される2元状態信号のタイミングチャートであり、
同図(a)は平常時に伝送される平常信号、同図
(b),(c)は指令時に伝送される指令信号をそれぞ
れ示している。
【0003】即ち、上記信号伝送装置においては、平常
時に平常信号を送出する平常信号出力回路及び指令時に
指令信号を送出する指令信号送出回路をそれぞれ独立し
て備えており、常時は、図4(a)に示すように、平常
信号のパターン「1100110011・・・」を出力
し、指令が行われると、同図(b)に示すような、指令
信号パターン「101010・・・」または、同図
(c)に示すような、指令信号パターン「111100
0011110000・・・」を出力する。そしてこれ
らの信号パターンを受信した受信側においては、現在の
信号パターンが平常時のパターンか或いは指令時のパタ
ーンであるかを次のように判定している。即ち、受信し
た信号パターンを一定長の連続したビット区間に区切
り、その区間内でのパターンを基準パターンと比較し、
これが平常信号パターンであるかまたは指令信号パター
ンであるか、或いはその他のパターンであるかを判断し
ている。
【0004】
【発明が解決しようとする課題】従来の信号伝送装置に
おいては、平常信号パターンは常時出力されているため
その出力の有無は容易に確認でき、したがって平常信号
パターンを生成する平常信号出力回路の不具合を容易に
確認できる。しかし、指令時のみ出力される指令信号パ
ターンは常時は確認できず、したがって指令信号を送信
する段階になって指令信号パターンが当該の回路から実
際に出力されたどうかが的確に確認できないという問題
があった。したがって本発明は、指令時のみ出力される
上記指令信号のパターンを容易に確認できるようにする
ことを目的とする。
【0005】
【課題を解決するための手段】このような課題を解決す
るために本発明は、平常信号の出力パターンの中に一定
長の指令信号の出力パターンを埋め込む手段を設けたも
のである。
【0006】
【作用】平常時に伝送される平常信号の出力パターン中
に常に一定長の指令信号の出力パターンを埋め込んで伝
送する。この結果、指令時にのみ送出される指令信号の
パターンを常時確認することができ、したがって指令時
に指令信号のパターンを生成する回路の動作状況を事前
に確認できる。
【0007】
【実施例】次に本発明について図面を参照して説明す
る。図1は、本発明に係る信号伝送装置の一実施例を示
すブロック図であり、この装置は平常時には平常信号の
パターンを、指令時には指令信号のパターンをそれぞれ
出力するものである。同図において、1は入力端子、2
は出力端子、3はクロック信号CLKを発生するクロッ
ク発生器、4,10はフリップフロップ回路、5は微分
回路、6は指令パターン埋め込み回路、7,8はアンド
回路、9はオア回路である。なお、a,bはフリップフ
ロップ回路4の出力信号、c,dは微分回路5の出力信
号、eは指令パターン埋め込み回路6の出力信号であ
る。
【0008】次に図2は、上記信号伝送装置の各部から
出力される信号の出力状況を示すタイミングチャートで
ある。このタイミングチャートに基づいてこの信号伝送
装置の動作を説明する。クロック発生器3からは図2
(a)に示すクロック信号CLKが常時フリップフロッ
プ回路4に対して出力されており、フリップフロップ回
路4はこのクロック信号CLKを入力すると、同図
(b)に示すようなクロック信号CLKが2分周された
パルス信号a及び同図(c)に示すようなクロック信号
CLKが4分周されたパルス信号bを生成し微分回路5
に与える。
【0009】微分回路5では、上記パルス信号a,bを
入力して図2(d),(e)に示す微分信号c,dを生
成する。そして生成した微分信号c,dを指令パターン
埋め込み回路6のそれぞれの入力端子へ出力する。ここ
で、指令パターン埋め込み回路6では、微分信号c,d
を入力すると、図2(f)に示すような出力信号eを生
成してアンド回路8の一方の入力端子に出力する。この
出力信号eは、平常時に装置から出力される平常信号パ
ターンを生成するための信号であり、この出力信号eは
アンド回路8のゲートが開かれた場合に、オア回路9を
介してフリップフロップ回路10の入力端子へ出力され
る。この結果、フリップフロップ回路10において図2
(h)に示すような平常信号gが生成されてこれと接続
される出力端子2から出力される。
【0010】一方、微分回路5から出力される上記微分
信号cは、アンド回路7の一方の入力端子に対しても出
力されている。この微分信号cは、指令時に装置から出
力される指令信号パターンを生成するための信号であ
り、この微分信号cはアンド回路7のゲートが開かれた
ときに、オア回路9を介してフリップフロップ回路10
の入力端子へ出力された後、フリップフロップ回路10
において図2(g)に示すような指令信号fが生成され
出力端子2から出力される。
【0011】即ち、指令時には入力端子1に対し「H」
レベルの電圧信号が印加され、したがってアンド回路
7,8のうちアンド回路7のみゲートが開かれることか
ら、微分信号cにより、「101010・・・」のパタ
ーンの指令信号fが生成されると共に、平常時には入力
端子1に対し「L」レベルの電圧信号が印加され、この
結果アンド回路8のみゲートが開かれることから、指令
パターン埋め込み回路6の出力信号eにより、「110
1011・・・」のパターンの平常信号gが生成され
る。
【0012】ここで、指令パターン埋め込み回路6は、
指令信号fのパターンを生成するための微分信号cを一
方の入力としていることから、その出力信号eに基づい
て生成される上記平常信号gのパターン「110101
1・・・」中には、指令信号fのパターン「1010
1」が埋め込まれている。即ち、平常信号gのパターン
「1101011・・・」中の「10101」のビット
パターンは、指令信号fのパターンである。このよう
に、指令信号fのパターンが平常時にも形成されている
ことにより、指令時に指令信号パターンを出力する回路
の動作状況が事前に確認できるとともに、入力端子1へ
の電圧レベルを「H」レベルにするだけで、確実に指令
信号のパターンを形成して出力することができる。ま
た、受信側において平常信号のパターンと指令信号のパ
ターンを判別する場合には、平常信号のパターンに埋め
込まれた指令信号パターンのビット数より多い連続ビッ
ト数を確認するため、各パターンの判別を容易に行うこ
とができる。
【0013】次に図3は上記信号伝送装置の他の実施例
を示すタイミングチャートである。この例では、同図
(b)に示す平常信号gのパターン「11001111
・・・」中に、同図(a)に示す指令信号fのパターン
「11110000・・・」中の一部のパターン「11
11」を埋め込んで伝送するようにしている。このよう
に、平常信号gのパターン中に指令信号fの一部のパタ
ーンが埋め込まれた場合も上記実施例と同様の効果を奏
する。
【0014】
【発明の効果】以上説明したように、本発明によれば、
平常時に伝送される平常信号の出力パターン中には一定
長の指令信号の出力パターンが埋め込まれて伝送される
ため、指令時にのみ出力される上記指令信号の出力パタ
ーンを容易に確認することができ、この結果指令信号の
パターンを生成する回路の動作状況が事前に確認でき、
指令時には確実に指令信号のパターンを伝送することが
できる。
【図面の簡単な説明】
【図1】本発明に係る信号伝送装置の一実施例を示すブ
ロック図である。
【図2】上記装置を構成する各部の出力信号のタイミン
グチャートである。
【図3】上記装置の他の実施例を示すタイミングチャー
トである。
【図4】従来の信号伝送装置のタイミングチャートであ
る。
【符号の説明】
1 入力端子 2 出力端子 3 クロック発生器 4,10 フリップフロップ回路 5 微分回路 6 指令パターン埋め込み回路 7,8 アンド回路 9 オア回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 平常時及び指令時にそれぞれ出力される
    平常信号及び指令信号の2元状態の信号を伝送する信号
    伝送装置において、 前記平常信号の出力パターン中に一定長の前記指令信号
    の出力パターンを埋め込む手段を備えたことを特徴とす
    る信号伝送装置。
JP50A 1993-01-21 1993-01-21 信号伝送装置 Pending JPH06224973A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50A JPH06224973A (ja) 1993-01-21 1993-01-21 信号伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50A JPH06224973A (ja) 1993-01-21 1993-01-21 信号伝送装置

Publications (1)

Publication Number Publication Date
JPH06224973A true JPH06224973A (ja) 1994-08-12

Family

ID=11688832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50A Pending JPH06224973A (ja) 1993-01-21 1993-01-21 信号伝送装置

Country Status (1)

Country Link
JP (1) JPH06224973A (ja)

Similar Documents

Publication Publication Date Title
US7061408B2 (en) Concept for a secure data communication between electronic devices
EP0763917B1 (en) Line driver with pulse shaper
US8189693B2 (en) Digital signal transfer method and apparatus
JPH0459819B2 (ja)
JPH0454418B2 (ja)
US4373152A (en) Binary to one out of four converter
US5436897A (en) Multiplex wiring system using varying duration pulse width modulation
US4837782A (en) CMI decoder
JPH06224973A (ja) 信号伝送装置
US4939729A (en) Process for the switching of asynchronous digital signals and device for the implementation of this process
JPH04326828A (ja) 通信システムにおける半二重/単信インタフェース用制御回路
US6327308B1 (en) Asynchronous differential communication
US4070545A (en) Multidirectional repeater
US5469430A (en) Method and devices for simultaneous transmission of two heterochronous binary signals on the same transmission medium
US4788605A (en) Receive Manchester clock circuit
US4887083A (en) Bipolar with eight-zeros substitution and bipolar with six-zeros substitution coding circuit
JPS609250A (ja) 通信制御方式
JPH0659064B2 (ja) 通信制御装置
GB2374768A (en) Encoder for encoding data into a plurality of formats selected by control inputs, and corresponding decoder
JPH0870295A (ja) 信号伝送方法
JPS59157737A (ja) バス制御方式
JPH0311133B2 (ja)
JPH08191291A (ja) 通信装置
EP0381464A2 (en) Transmitting high-bandwidth signals on coaxial cable
JPS61192161A (ja) 通信方式