JPH06216028A - Epitaxial wafer and manufacture thereof - Google Patents

Epitaxial wafer and manufacture thereof

Info

Publication number
JPH06216028A
JPH06216028A JP5023602A JP2360293A JPH06216028A JP H06216028 A JPH06216028 A JP H06216028A JP 5023602 A JP5023602 A JP 5023602A JP 2360293 A JP2360293 A JP 2360293A JP H06216028 A JPH06216028 A JP H06216028A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
layer
epitaxial layer
impurity
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5023602A
Other languages
Japanese (ja)
Inventor
Takayoshi Higuchi
孝良 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5023602A priority Critical patent/JPH06216028A/en
Publication of JPH06216028A publication Critical patent/JPH06216028A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To restrain an epitaxial layer from changing in resistivity by a method wherein an impurity layer which contains impurities of opposite type conductivity to that of a semiconductor substrate and is lower in concentration than the substrate is formed at a boundary surface between the semiconductor substrate and the epitaxial layer. CONSTITUTION:An impurity layer 14 containing P-type impurities is formed on the surface of a semiconductor substrate 11. At this point, P-type impurities contained in the impurity layer 14 are set in concentration so as not to exceed N-type impurities contained in the semiconductor substrate 11. Then, an N-type low concentration epitaxial layer 12 which is as thick as 6 to 100mum, prescribed in resistance, and used for the formation of a CCD image sensing element is made to grow on a semiconductor substrate 11 to form an epitaxial well 13. Thereafter, the CCD image sensing element is formed on the epitaxial layer 12. By this setup, an epitaxial layer can be restrained from changing in resistivity.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本願の発明は、不純物濃度が相対
的に高い半導体基板上にこの半導体基板と同一導電型で
且つ不純物濃度が相対的に低いエピタキシャル層が設け
られているエピタキシャルウェハ及びその製造方法に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an epitaxial wafer in which an epitaxial layer having the same conductivity type as that of the semiconductor substrate and a relatively low impurity concentration is provided on the semiconductor substrate having a relatively high impurity concentration, and an epitaxial wafer having the same. The present invention relates to a manufacturing method.

【0002】[0002]

【従来の技術】n型の半導体基板を用いた縦型オーバフ
ロードレイン構造のCCD撮像素子には、表面側にpウ
ェルが形成されている半導体基板の裏面に電圧を印加す
ることによって、オーバフローバリアになっているpウ
ェルのポテンシャルを低くし、感光部に蓄積された過剰
な電荷を半導体基板へ排出するという電子シャッタ機能
がある。
2. Description of the Related Art In a CCD image pickup device having a vertical overflow drain structure using an n-type semiconductor substrate, a voltage is applied to the back surface of the semiconductor substrate having a p-well formed on the front surface side to thereby prevent an overflow barrier. There is an electronic shutter function of lowering the potential of the p-well, which has become a problem, and discharging excess charges accumulated in the photosensitive portion to the semiconductor substrate.

【0003】ところが、近時における画素の縮小化に伴
って、シャッタ電圧が上昇し、消費電力が増大する傾向
にある。これに対しては、半導体基板の表面から約10
μm程度よりも深い領域を予め高濃度のn型層にしてお
けば、pウェルがシャッタ電圧の変調を受け易くなるの
で、シャッタ電圧を低下させることができる。
However, with the recent reduction in the size of pixels, the shutter voltage increases and the power consumption tends to increase. On the other hand, about 10 from the surface of the semiconductor substrate
If the high-concentration n-type layer is formed in advance in a region deeper than about μm, the p-well is susceptible to the shutter voltage modulation, so that the shutter voltage can be lowered.

【0004】そこで、従来は、図3(a)に示す様に、
CZ法で作成した高濃度のn型の半導体基板11を準備
し、図3(b)に示す様に、CCD撮像素子の形成に必
要な6〜10μm程度の膜厚で且つ所定の抵抗率を有す
る低濃度のn型のエピタキシャル層12を半導体基板1
1上に成長させたエピタキシャルウェハ13によって、
上述の構造を得ていた。
Therefore, conventionally, as shown in FIG.
A high-concentration n-type semiconductor substrate 11 prepared by the CZ method is prepared, and as shown in FIG. A semiconductor substrate 1 having a low-concentration n-type epitaxial layer 12
With the epitaxial wafer 13 grown on 1,
The above structure was obtained.

【0005】[0005]

【発明が解決しようとする課題】しかし、エピタキシャ
ル層12を成長させる時の熱処理や、その後にCCD撮
像素子を形成する時の熱処理によって、図3(c)に示
す様に、高濃度の半導体基板11から低濃度のエピタキ
シャル層12へ不純物が拡散する。この結果、エピタキ
シャル層12の抵抗率が変化して、感光部や電荷転送部
のポテンシャルが安定せず、良好な特性を得ることがで
きなかった。
However, as shown in FIG. 3C, the high concentration semiconductor substrate is formed by the heat treatment for growing the epitaxial layer 12 and the heat treatment for forming the CCD image pickup device thereafter. Impurities diffuse from 11 to the low-concentration epitaxial layer 12. As a result, the resistivity of the epitaxial layer 12 changed, the potentials of the photosensitive portion and the charge transfer portion were not stable, and good characteristics could not be obtained.

【0006】もし、エピタキシャル層12の膜厚を十分
に厚くすれば、半導体基板11からエピタキシャル層1
2へ拡散した不純物の影響を低減させることができる。
しかし、エピタキシャルウェハ13の膜厚を厚くする
と、エピタキシャルウェハ13の製造コストが上昇し、
シャッタ電圧も高くなる。
If the thickness of the epitaxial layer 12 is made sufficiently thick, the semiconductor substrate 11 is changed to the epitaxial layer 1 from the semiconductor substrate 11.
It is possible to reduce the influence of the impurities diffused in 2.
However, if the film thickness of the epitaxial wafer 13 is increased, the manufacturing cost of the epitaxial wafer 13 increases,
The shutter voltage also becomes high.

【0007】[0007]

【課題を解決するための手段】請求項1のエピタキシャ
ルウェハ13では、不純物濃度が相対的に高い半導体基
板11上にこの半導体基板11と同一導電型で且つ不純
物濃度が相対的に低いエピタキシャル層12が設けられ
ているエピタキシャルウェハ13において、前記半導体
基板11とは逆導電型の不純物をこの半導体基板11の
不純物濃度よりも低い濃度で含む不純物層14が、この
半導体基板11と前記エピタキシャル層12との境界部
に形成されている。
In an epitaxial wafer 13 according to a first aspect of the present invention, an epitaxial layer 12 having the same conductivity type as that of the semiconductor substrate 11 and a relatively low impurity concentration is formed on the semiconductor substrate 11 having a relatively high impurity concentration. In the epitaxial wafer 13 provided with the semiconductor substrate 11 and the epitaxial layer 12, an impurity layer 14 containing an impurity of a conductivity type opposite to that of the semiconductor substrate 11 at a concentration lower than that of the semiconductor substrate 11 is formed. Is formed at the boundary part of.

【0008】請求項2のエピタキシャルウェハ13で
は、請求項1のエピタキシャルウェハ13において、前
記不純物層14が前記半導体基板11に形成されてい
る。
In the epitaxial wafer 13 of claim 2, the impurity layer 14 is formed on the semiconductor substrate 11 in the epitaxial wafer 13 of claim 1.

【0009】請求項3のエピタキシャルウェハ13で
は、請求項1のエピタキシャルウェハ13において、前
記不純物層14が前記エピタキシャル層12に形成され
ている。
A third aspect of the present invention is the epitaxial wafer 13 according to the first aspect, wherein the impurity layer 14 is formed on the epitaxial layer 12.

【0010】請求項4のエピタキシャルウェハ13の製
造方法は、請求項2のエピタキシャルウェハ13の製造
に際して、前記半導体基板11に前記不純物を導入す
る。
In the method of manufacturing the epitaxial wafer 13 of claim 4, the impurity is introduced into the semiconductor substrate 11 when manufacturing the epitaxial wafer 13 of claim 2.

【0011】請求項5のエピタキシャルウェハ13の製
造方法では、請求項3のエピタキシャルウェハ13の製
造に際して、前記エピタキシャル層12の成長工程の初
期にこのエピタキシャル層12を成長させるための原料
ガスに前記不純物を添加することによって前記不純物層
14を形成する。
According to the method of manufacturing the epitaxial wafer 13 of claim 5, in manufacturing the epitaxial wafer 13 of claim 3, the impurities are added to the source gas for growing the epitaxial layer 12 at the beginning of the step of growing the epitaxial layer 12. Is added to form the impurity layer 14.

【0012】請求項6のエピタキシャルウェハ13の製
造方法では、請求項1のエピタキシャルウェハ13の製
造に際して、前記エピタキシャル層12を成長させた後
に、このエピタキシャル層12上から前記境界部へ前記
不純物をイオン注入することによって前記不純物層14
を形成する。
In the method for manufacturing the epitaxial wafer 13 according to claim 6, in the manufacturing of the epitaxial wafer 13 according to claim 1, after the epitaxial layer 12 is grown, the impurities are ionized from above the epitaxial layer 12 to the boundary portion. By implanting the impurity layer 14
To form.

【0013】[0013]

【作用】本願の発明によるエピタキシャルウェハ13及
びその製造方法では、エピタキシャル層12を成長させ
たり、その後に半導体装置を形成したりするための熱処
理に際して、不純物濃度が相対的に高い半導体基板11
から相対的に低いエピタキシャル層12へ不純物が拡散
しても、不純物層14に含まれている半導体基板11と
は逆導電型の不純物によって、拡散した不純物が補償さ
れる。
In the epitaxial wafer 13 and the method of manufacturing the same according to the present invention, the semiconductor substrate 11 having a relatively high impurity concentration during the heat treatment for growing the epitaxial layer 12 and subsequently forming the semiconductor device.
Even if impurities are diffused into the epitaxial layer 12 at a relatively low temperature, the diffused impurities are compensated by the impurities of the conductivity type opposite to that of the semiconductor substrate 11 included in the impurity layer 14.

【0014】このため、エピタキシャル層12の膜厚が
薄くても、半導体基板11からエピタキシャル層12へ
不純物が拡散することによる影響を少なくして、エピタ
キシャル層12の抵抗率の変化を抑制することができ
る。しかも、不純物層14に含まれている半導体基板1
1とは逆導電型の不純物の濃度は半導体基板11の不純
物濃度よりも低いので、不純物層14の不純物によって
半導体基板11の導電型が反転することはない。
Therefore, even if the thickness of the epitaxial layer 12 is thin, it is possible to reduce the influence of the diffusion of impurities from the semiconductor substrate 11 to the epitaxial layer 12 and suppress the change in the resistivity of the epitaxial layer 12. it can. Moreover, the semiconductor substrate 1 contained in the impurity layer 14
Since the impurity concentration of the conductivity type opposite to that of 1 is lower than that of the semiconductor substrate 11, the conductivity type of the semiconductor substrate 11 is not reversed by the impurities of the impurity layer 14.

【0015】[0015]

【実施例】以下、CCD撮像素子を形成するためのエピ
タキシャルウェハに適用した本願の発明の一実施例を、
図1、2を参照しながら説明する。なお、図3に示した
一従来例と対応する構成部分には、同一の符号を付して
ある。
EXAMPLE An example of the present invention applied to an epitaxial wafer for forming a CCD image pickup device will be described below.
A description will be given with reference to FIGS. The components corresponding to those of the conventional example shown in FIG. 3 are designated by the same reference numerals.

【0016】本実施例でも、図2(a)に示す様に、C
Z法で作成した高濃度のn型の半導体基板11を準備す
る。しかし、本実施例では、図3に示した一従来例の様
にこの半導体基板11上に直ちにエピタキシャル層12
を成長させるのではなく、熱拡散か、またはイオン注入
と半導体基板11の結晶性を回復させるためのその後の
熱処理とで、図2(b)に示す様に、半導体基板11の
表面部にp型の不純物を含む不純物層14をまず形成す
る。
Also in this embodiment, as shown in FIG.
A high-concentration n-type semiconductor substrate 11 created by the Z method is prepared. However, in this embodiment, the epitaxial layer 12 is immediately formed on the semiconductor substrate 11 as in the conventional example shown in FIG.
2) by thermal diffusion, or by ion implantation and subsequent heat treatment for recovering the crystallinity of the semiconductor substrate 11, as shown in FIG. First, an impurity layer 14 containing a type impurity is formed.

【0017】図1(a)は、この状態における半導体基
板11の不純物濃度プロファイルを示している。この図
1(a)から明らかな様に、不純物層14中のp型の不
純物の濃度は、n型の半導体基板11の不純物濃度を超
えない値にする。従って、不純物層14の導電型も半導
体基板11と同じn型である。
FIG. 1A shows the impurity concentration profile of the semiconductor substrate 11 in this state. As is clear from FIG. 1A, the concentration of the p-type impurity in the impurity layer 14 is set to a value not exceeding the impurity concentration of the n-type semiconductor substrate 11. Therefore, the conductivity type of the impurity layer 14 is also the same as that of the semiconductor substrate 11.

【0018】次に、図2(c)に示す様に、CCD撮像
素子の形成に必要な6〜10μm程度の膜厚で且つ所定
の抵抗率を有する低濃度のn型のエピタキシャル層12
を半導体基板11上に成長させて、エピタキシャルウェ
ハ13を完成させる。CCD撮像素子は、その後、エピ
タキシャル層12に形成する。
Next, as shown in FIG. 2C, a low-concentration n-type epitaxial layer 12 having a film thickness of about 6 to 10 μm and a predetermined resistivity necessary for forming a CCD image pickup device.
Are grown on the semiconductor substrate 11 to complete the epitaxial wafer 13. The CCD image sensor is then formed on the epitaxial layer 12.

【0019】図1(b)は、この状態における半導体基
板11とエピタキシャル層12との不純物濃度プロファ
イルを示している。この図1(b)から明らかな様に、
エピタキシャル層12の成長過程やCCD撮像素子を形
成するための熱処理工程で高濃度の半導体基板11から
低濃度のエピタキシャル層12へn型の不純物が拡散す
るが、これと同時に、半導体基板11の不純物層14か
らエピタキシャル層12へp型の不純物も拡散する。
FIG. 1B shows an impurity concentration profile of the semiconductor substrate 11 and the epitaxial layer 12 in this state. As is clear from FIG. 1 (b),
The n-type impurities diffuse from the high-concentration semiconductor substrate 11 to the low-concentration epitaxial layer 12 in the growth process of the epitaxial layer 12 and the heat treatment process for forming the CCD image sensor. At the same time, the impurities of the semiconductor substrate 11 are diffused. P-type impurities also diffuse from the layer 14 to the epitaxial layer 12.

【0020】このため、エピタキシャル層12へ拡散し
たn型の不純物とp型の不純物とが互いに補償し合っ
て、エピタキシャル層12の抵抗率の変化が抑制され
る。従って、エピタキシャル層12の膜厚が薄くても、
感光部や電荷転送部のポテンシャルが変動を受けること
なくシャッタ電圧が低減されているCCD撮像素子を形
成することができる。
Therefore, the n-type impurities and the p-type impurities diffused in the epitaxial layer 12 compensate each other, and the change in the resistivity of the epitaxial layer 12 is suppressed. Therefore, even if the epitaxial layer 12 is thin,
It is possible to form a CCD image pickup device in which the shutter voltage is reduced without changing the potentials of the photosensitive section and the charge transfer section.

【0021】なお、以上の実施例では半導体基板11に
不純物を導入することによってこの半導体基板11に不
純物層14を形成したが、例えばエピタキシャル層12
の成長工程の初期に、このエピタキシャル層12を成長
させるための原料ガスにp型の不純物を添加することに
よって、エピタキシャル層12に不純物層14を形成し
てもよい。また、エピタキシャル層12を成長させた後
に、このエピタキシャル層12上から半導体基板11と
エピタキシャル層12との境界部へp型の不純物をイオ
ン注入することによって、不純物層14を形成してもよ
い。
Although the impurity layer 14 is formed in the semiconductor substrate 11 by introducing impurities into the semiconductor substrate 11 in the above embodiments, for example, the epitaxial layer 12 is used.
The impurity layer 14 may be formed in the epitaxial layer 12 by adding a p-type impurity to the source gas for growing the epitaxial layer 12 in the initial stage of the growth step. Alternatively, the impurity layer 14 may be formed by growing the epitaxial layer 12 and then ion-implanting a p-type impurity from above the epitaxial layer 12 to the boundary between the semiconductor substrate 11 and the epitaxial layer 12.

【0022】[0022]

【発明の効果】本願の発明によるエピタキシャルウェハ
及びその製造方法では、エピタキシャル層の膜厚が薄く
ても、半導体基板の導電型を反転させることなく、半導
体基板からエピタキシャル層へ不純物が拡散することに
よる影響を少なくして、エピタキシャル層の抵抗率の変
化を抑制することができる。従って、低コストであるに
も拘らず特性の優れた半導体装置を形成することができ
るエピタキシャルウェハを提供することができる。
In the epitaxial wafer and the method for manufacturing the same according to the present invention, even if the thickness of the epitaxial layer is small, the impurity is diffused from the semiconductor substrate to the epitaxial layer without inverting the conductivity type of the semiconductor substrate. The influence can be reduced and the change in the resistivity of the epitaxial layer can be suppressed. Therefore, it is possible to provide an epitaxial wafer capable of forming a semiconductor device having excellent characteristics at a low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本願の発明の一実施例におけるエピタキシャル
層の成長前とCCD撮像素子の形成後とにおける不純物
濃度プロファイルを示すグラフである。
FIG. 1 is a graph showing an impurity concentration profile before growth of an epitaxial layer and after formation of a CCD image sensor according to an embodiment of the present invention.

【図2】一実施例を工程順に示す側断面図である。FIG. 2 is a side sectional view showing an embodiment in order of steps.

【図3】本願の発明の一従来例を工程順に示す側断面図
である。
FIG. 3 is a side sectional view showing a conventional example of the invention of the present application in the order of steps.

【符号の説明】[Explanation of symbols]

11 半導体基板 12 エピタキシャル層 13 エピタキシャルウェハ 14 不純物層 11 semiconductor substrate 12 epitaxial layer 13 epitaxial wafer 14 impurity layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/14 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display location H01L 27/14

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 不純物濃度が相対的に高い半導体基板上
にこの半導体基板と同一導電型で且つ不純物濃度が相対
的に低いエピタキシャル層が設けられているエピタキシ
ャルウェハにおいて、 前記半導体基板とは逆導電型の不純物をこの半導体基板
の不純物濃度よりも低い濃度で含む不純物層が、この半
導体基板と前記エピタキシャル層との境界部に形成され
ていることを特徴とするエピタキシャルウェハ。
1. An epitaxial wafer in which an epitaxial layer having the same conductivity type as that of the semiconductor substrate and having a relatively low impurity concentration is provided on the semiconductor substrate having a relatively high impurity concentration, the conductivity being opposite to that of the semiconductor substrate. An epitaxial wafer, wherein an impurity layer containing a type impurity at a concentration lower than that of the semiconductor substrate is formed at a boundary between the semiconductor substrate and the epitaxial layer.
【請求項2】 前記不純物層が前記半導体基板に形成さ
れていることを特徴とする請求項1記載のエピタキシャ
ルウェハ。
2. The epitaxial wafer according to claim 1, wherein the impurity layer is formed on the semiconductor substrate.
【請求項3】 前記不純物層が前記エピタキシャル層に
形成されていることを特徴とする請求項1記載のエピタ
キシャルウェハ。
3. The epitaxial wafer according to claim 1, wherein the impurity layer is formed on the epitaxial layer.
【請求項4】 前記半導体基板に前記不純物を導入する
ことによって前記不純物層を形成することを特徴とする
請求項2記載のエピタキシャルウェハの製造方法。
4. The method of manufacturing an epitaxial wafer according to claim 2, wherein the impurity layer is formed by introducing the impurities into the semiconductor substrate.
【請求項5】 前記エピタキシャル層の成長工程の初期
にこのエピタキシャル層を成長させるための原料ガスに
前記不純物を添加することによって前記不純物層を形成
することを特徴とする請求項3記載のエピタキシャルウ
ェハの製造方法。
5. The epitaxial wafer according to claim 3, wherein the impurity layer is formed by adding the impurities to a raw material gas for growing the epitaxial layer at an early stage of the epitaxial layer growth step. Manufacturing method.
【請求項6】 前記エピタキシャル層を成長させた後
に、このエピタキシャル層上から前記境界部へ前記不純
物をイオン注入することによって前記不純物層を形成す
ることを特徴とする請求項1記載のエピタキシャルウェ
ハの製造方法。
6. The epitaxial wafer according to claim 1, wherein after the epitaxial layer is grown, the impurity layer is formed by ion-implanting the impurity from above the epitaxial layer to the boundary portion. Production method.
JP5023602A 1993-01-19 1993-01-19 Epitaxial wafer and manufacture thereof Pending JPH06216028A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5023602A JPH06216028A (en) 1993-01-19 1993-01-19 Epitaxial wafer and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5023602A JPH06216028A (en) 1993-01-19 1993-01-19 Epitaxial wafer and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH06216028A true JPH06216028A (en) 1994-08-05

Family

ID=12115158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5023602A Pending JPH06216028A (en) 1993-01-19 1993-01-19 Epitaxial wafer and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH06216028A (en)

Similar Documents

Publication Publication Date Title
JPH0628311B2 (en) Buried channel charge coupled device fabrication method
JPS61501948A (en) CMOS integrated circuit techniques
JPH06216028A (en) Epitaxial wafer and manufacture thereof
JPH0614549B2 (en) Thin film transistor
JP3727482B2 (en) Manufacturing method of semiconductor device
JPH0547913A (en) Manufacture of semiconductor device
JPH0228373A (en) Manufacture of laminate type solid-state image sensor
US6274401B1 (en) Method of manufacturing a CCD sensor with a deep well
JP2729870B2 (en) Variable capacitance diode and manufacturing method thereof
JPH1187685A (en) Solid state image sensor and fabrication thereof
JPH06163576A (en) Manufacture of semiconductor device
JP2833256B2 (en) Method for manufacturing solid-state imaging device
JP2743451B2 (en) Method for manufacturing semiconductor device
JPH023291A (en) Double-implantation manufacture of zener diode
JPS58206153A (en) Semiconductor integrated circuit
JPH05326916A (en) Manufacture of solid-state image sensing device
JPH0479336A (en) Production of semiconductor device
JPH04142080A (en) Semiconductor device and manufacture thereof
JPH0251280A (en) Pn junction type diode and its manufacture
JP2002343956A (en) Solid-state image sensing element and its manufacturing method
JPS605554A (en) Manufacture of semiconductor integrated circuit device
JPH10135441A (en) Method of manufacturing solid-state imaging device
JPS61206219A (en) Manufacture of semiconductor device
JPH0450753B2 (en)
JPH10116976A (en) Solid-state image pickup device, and its manufacture