JPH06214966A - マルチパス・トーラス・スイッチ装置 - Google Patents

マルチパス・トーラス・スイッチ装置

Info

Publication number
JPH06214966A
JPH06214966A JP5248618A JP24861893A JPH06214966A JP H06214966 A JPH06214966 A JP H06214966A JP 5248618 A JP5248618 A JP 5248618A JP 24861893 A JP24861893 A JP 24861893A JP H06214966 A JPH06214966 A JP H06214966A
Authority
JP
Japan
Prior art keywords
switch
data
node
input
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5248618A
Other languages
English (en)
Inventor
Howard T Olnowich
トーマス オルノウィッチ ハワード
Arthur R Williams
ロバート ウィリアムス アーサー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06214966A publication Critical patent/JPH06214966A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17375—One dimensional, e.g. linear array, ring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17393—Indirect interconnection networks non hierarchical topologies having multistage networks, e.g. broadcasting scattering, gathering, hot spot contention, combining/decombining
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/16—Arrangements for providing special services to substations
    • H04L12/18—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/251—Cut-through or wormhole routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/256—Routing or path finding in ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0003—Switching fabrics, e.g. transport network, control network
    • H04J2203/0005—Switching elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/16—Arrangements for providing special services to substations
    • H04L12/18—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
    • H04L12/1881—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast with schedule organisation, e.g. priority, sequence management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254—Centralised controller, i.e. arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/08—Protocols for interworking; Protocol conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/18—Multiprotocol handlers, e.g. single devices capable of handling multiple protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q11/0066—Provisions for optical burst or packet networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Multimedia (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)
  • Facsimiles In General (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

(57)【要約】 【目的】 待ち時間の小さいトーラス・スイッチを提供
する。 【構成】 この発明は一つの高速動作でマルチパスを試
みる能力を与えることによってトーラス・ネットワーク
の接続時間を改善する。このマルチパス手法は、２つの
特定のノード間の接続を同時に種々の経路で確立しよう
とするものである。一つの経路だけが可能であるなら
ば、このマルチパス手法はそのパスを即座に見つけ最小
の待ち時間で所望の接続を確立する。いくつかのリンク
が可能であるならば、このマルチパス手法はそのうちの
一つのリンクだけで所望の接続を確立しその他のオプシ
ョンを他の接続のために解放する。また、中間トーラス
・ネットワーク・ステージでの経路選択は、ワームホー
ル手法の著しい改善である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、複数のコンピュータお
よび入出力要素を備え、これらの個々の要素がトーラス
相互接続ネットワーク上で並列して高速で潜伏時間の小
さい通信を実行する能力を備えたディジタルコンピュー
タ・システムに関する 先ず、この明細書で使用する用語を説明する。 データ・メッセージ： 巡回冗長コーディング方法を使
用して正確のために上記情報をチェックする能力を備え
た並列システムのノード間で情報を送るための形式 データ： データ・メッセージの別の呼び方 等距離ネットワーク： ２個のノードの間の通信距離が
一定数のスイッチ・ステージであるネットワーク アイドル： ２つのノードを接続しているプロセスに現
在含まれないスイッチ・インターフェイスの状態 メッセージ： データ・メッセージの別の呼び方 マルチパス： スイッチ・ネットワークの２個のノード
の間に２以上のパスが存在する状態 ノード： トーラス・ネットワークによって接続してい
るひとつ以上のプロセッサを含むシステムの機能要素 ノード要素： ノードと同じ意味を持つもうひとつの用
語 NRZ： ノン・リターン・ツー・ゼロの省略形 経路長： １つのノードから他のノードに到達するのに
横切られるスイッチ・ステージの数 ポート： 交換網へのひとつの双方向性エントリおよび
出口 受信ノード： トーラス・ネットワークに送られたデー
タを受け取る機能要素 送信ノード： トーラス・ネットワークにデータを送る
機能要素 ウイニング・パス： スイッチ・ネットワークを通して
２個のノード間に２以上のパスが存在するとき、接続す
るひとつのパスがウイニング・パスである ワード： １６ビットデータ ワームホール： 中間のスイッチ・ステージに連結した
ローカルノード・プロセッサに割り込まないで、ネット
ワークに穴を掘っているワームにメッセージが似てい
る、ネットワーク上のメッセージ経路指定方式
【０００２】
【従来の技術】並列計算システムは、相互接続ネットワ
ークを通して通信する複数のプロセッサから成る。複数
のプロセッサのために相互接続を提供する一般的なネッ
トワークに、トーラス・ネットワークがある。トーラス
・スイッチおよびネットワークは、IEEE「コンピュータ
処理」３９巻＃６、１９９０年６月、７７５ページに発
表されたW．J. ダリによる「キロ-ary Ｎ次元立方体相
互接続ネットワークのパフォーマンス分析」の中で記述
されている。並行処理要素のための相互接続メディアを
提供するために、トーラス・スイッチは面白い特性を持
つ。しかしそのパフォーマンスは、並列システム内の２
つのノード間の接続リンクを構築するのに通常５０マイ
クロ秒単位を必要とし効率が悪い。接続時間は、現代の
並列アリーナにおいてはマイクロ秒ではなくナノ秒単位
である。
【０００３】トーラス・スイッチは集中スイッチ素子を
必要としないというような面白い特性を持つ。トーラス
は、与えられたノードと関連するスイッチ要素の全ての
部分が物理的にノードにあるように、分散することがで
きる。これは、障害耐久能力およびモジュール拡張能力
を与える。したがって、強力な近代的なスイッチ装置を
提供する目的で、現在のトーラスの欠点の克服を試みる
ことは意義のあることである。
【０００４】多くのスイッチ解決案は、現代の相互接続
システムのために必要な交換網特性および小さい潜伏時
間を与えない。必要とされる特性は、動的に速く要素相
互接続を確立し除去する能力、１チップの中で安価に簡
単にそれを実行する能力、多くの要素に拡張できる能
力、どんな長さも、非調整相互接続ワイヤ長も可能にす
る能力、分散したクロックの問題を解決し将来的に周波
数増加を可能にする能力、そして並列体制および同時に
Nのスイッチパス上のデータ転送を可能にする能力を含
む。
【０００５】現代の並列システムに必要な分散し完全な
並列相互接続特性を提供する１つのスイッチは、ＡＬＬ
ノードスイッチ（非同期（Asynchronous）、小（Low）
潜伏時間（Latency）、ノード間スイッチ）であり、米
国特許出願07/677,543号に開示されている。このＡＬＬ
ノードスイッチはマルチ・ステージ・ネットワーク・ス
イッチで、トーラス・ネットワークに直接適用できな
い。ＡＬＬノードスイッチ方法は、低レベルの潜伏時間
および高帯域概念をトーラス・ネットワークにもたらす
ために本発明の中でトーラス・スイッチに適用される。
ＡＬＬノードスイッチは、高帯域での回線交換機能を提
供し、分散したスイッチ・パス結合セットアップおよび
分解制御を個別に各スイッチ内で含み、並列セットアッ
プ、低レベルの潜伏時間を提供し、中央ポイントの故障
を排除する。本発明の親となる開示として、ＡＬＬノー
ドスイッチの適応をさらに説明する。
【０００６】「並列コンピュータにおけるワームホール
ルート論理」（１９９１年１２月）に関する研究レポー
トNo. AAA92AOOO704（IBM研究所サンノゼ カリフォル
ニア）の中で、現在のマルチ・コンピュータ構造および
トーラス・ネットワークにおける傾向は、ワームホール
・ぱす指定を使用することであると主張されている。ワ
ームホール・パス指定においてメッセージは、ビットの
連続ストリームとしてネットワークの中で物理的にノー
ド／エッジの順序で送られる。このようにメッセージ
は、ローカルノード・プロセッサに割り込まないで、ネ
ットワークを通して穴を掘っているワーム（虫）に似て
いる。単純なワームホール・パス指定アルゴリズムの理
論的分析によって、それらがトーラス・ネットワークに
最適であることが示された。最適の転送のための本発明
のワームホール・パス指定への適応を詳細に説明する。
【０００７】実チップ上にスイッチを実装するとき、機
能設計に入出力結合を提供しているピンの数は常に基本
的な制約である。開示されたトーラスに対する信号ピン
の数は、(w+c)*(2*D + 1)*2であり、wがデータ・パス
幅、cは制御線の数、そしてDはスイッチの次元数であ
る。使用可能なピン数のために、チップのローカル連結
性（データ・パス幅(w)で表されている）は他のスイッ
チ選択を提供するためにスイッチの次元数(D)に関連し
て変えることができることが、方程式からわかる。この
分野におけるもっとも顕著な仕事は、IEEE「コンピュー
タ処理」３９巻、１９９０年６月、７７５ページに発表
されたダリによる「キロ-ary Ｎ次元立方体相互接続ネ
ットワークのパフォーマンス分析」である。これは、並
列コンピュータを超立方体（高レベルD、低レベルw）か
ら二次元トーラス（低レベルD、高レベルw）に取り出し
た基本的論文である。インテルがその並列機械で使用す
るためにトーラスを選ぶようになったのは、ダリの博士
号論文のためであったが、インテルのトーラス・スイッ
チは、この発明の装置および方法によって提案されるも
のよりけた違いに多くのセットアップ時間を必要とする
高レベル潜伏時間性の解決案である。
【０００８】回線交換網のパフォーマンスを改善するた
めの興味ある方法は、同時にネットワークの複数のパス
を試み、最初のパスが目的地に到達し勝利者となるよう
にする手法である。この概念はジョエル・グールドその
他によってトーラス・スイッチに対して開発され、フラ
ッシュ・フラッディングと名付けられＩＢＭ社の他の特
許出願の対象となっている。この明細書の中で、マルチ
・パス転送と呼ばれるフラッシュ・フラッディング概念
の応用が使用されるが、これは本来のフラッシュ・フラ
ッディング概念と異なっている。フラッシュ・フラッデ
ィングの決定は、個々のトーラススイッチ装置における
知能を必要とし、付加的オーバーヘッドおよび潜伏時間
を必要とする。一方、本発明のマルチパスの決定は送信
ノードによって作られ、個々のトーラススイッチ装置に
おける付加的な知能、オーバーヘッドあるいは潜伏時間
を必要としない。
【０００９】
【発明が解決しようとする課題】この発明は、トーラス
・ネットワークのパフォーマンスを改善するための新し
いトーラス・スイッチを提供する。新しいトーラス・ス
イッチは、米国特許出願07/677,543号に開示されるALL
ノードスイッチ（非同期、低レベル潜伏時間、ノード間
スイッチ）の中で表わされた高速および低レベル潜伏時
間スイッチ相互接続技術の改良である。本発明の技術
は、非同期、アンバッファ、バイト幅リンクの概念の使
用によって、トーラス・スイッチ組織に４０ナノ秒以下
の結合セットアップおよび分解潜伏時間をもたらす。そ
れに加えて、中間ステージにおける再経路指定は、ステ
ージにつき４０ナノ秒以下のきわめて低レベルの再経路
指定潜伏時間を提供するための、ワームホール方法の大
きな改善である。
【００１０】本発明はまた、ひとつの高速度オペレーシ
ョンの中で多数接続を確立するための能力を提供するこ
とによって、トーラス接続を改善する。このマルチパス
方法は、幾つかの代替経路上の２個の特定のノード間の
接続を同時に確立することに向けられる。本発明は上記
のようなものであるので、ひとつのルートだけが有効な
らば、マルチパス方法はすぐにそのパスを見つけ、最少
の潜伏時間で要求された接続を確立する。接続選択とし
て、いくつかのリンクが使用可能（現在使用されていな
い）ならば、マルチパス方法は、使用可能なリンクの１
つに要求された接続を確立し、他の接続によって使用さ
れるように他のオプションを解放しておく。すべてのマ
ルチパスが有効というわけでないならば、マルチパス方
法は、接続を確立せず、接続リンクが有効になるまでオ
ペレーションが再試行されなければならないことを、送
り主に知らせる。このタイプのマルチパス方法は、潜伏
時間およびトーラス・スイッチの実行の改善に向けられ
る。
【００１１】本発明は主に、完全に並列のスイッチ手段
によって相互接続されている並列システムを通るメッセ
ージに適用できる。好ましいスイッチ手段は、、H.T.
オルノウィッチその他による米国特許出願 07/677,543
号に開示された基本的なデジタル非同期、非バッファス
イッチ概念である。ＡＬＬノードスイッチ装置は、実現
が簡単で、どんな種類のデータ・バッファリングまたは
データ変換も必要としないという特性を持つ交換網通信
構成を提供する。それは即座に確立あるいは接続をこわ
し、したがって、動的に非常に速い応答時間で交換可能
である。n個の接続の確立および解除が同時に可能な並
列方法で接続を確立する要求を解決することができる。
（nは交換網を通して伝送するシステムの要素の数であ
る）。したがって、同時に作ることができるかあるいは
壊されることができる接続の数が、システムのサイズに
よって測られる。この機能は、本発明の装置が非常に能
率的に複数の短いメッセージを扱うことを可能にする。
それに加えて、新しい装置は、同期要求またはワイヤ長
制限が全くない。また、新しい科学技術による速度改善
を追跡し、本発明の装置を実行するために使用された技
術がよくなるに従ってパフォーマンスを増加させる能力
を持つ。
【００１２】
【課題を解決するための手段】本発明は、次のような手
段によって上述の課題を解決する。 １）入出力ポート接続を介して複数のノードを結合する
ためのスイッチ相互接続ネットワーク手段と、並列シス
テムのノードとして働き上記ネットワークへの情報を伝
送または受信することができる複数のプロセッサおよび
入出力機能要素と、上記複数のノードの間で上記ネット
ワークを介して情報を伝送するためのメッセージ・ヘッ
ダおよびデータからなるデータ・メッセージ手段と、上
記データ・メッセージに上記情報を伝送する発信ノード
で付加された巡回冗長コードと、該データ・メッセージ
を受け取る受信ノードにおいて同じく生成される巡回冗
長コードとを比較し、一致すると該データ・メッセージ
を受け入れるメッセージ受容手段と、上記データ・メッ
セージに上記情報を伝送する発信ノードで付加された巡
回冗長コードと、該データ・メッセージを受け取る受信
ノードにおいて同じく生成される巡回冗長コードとを比
較し、不一致であると該データ・メッセージを拒絶する
メッセージ拒絶手段と、を備えるマルチパス・トーラス
・スイッチ装置。
【００１３】２）上記ネットワークは、各入力ポートで
受け取られる入力信号に関して非同期で動作し、接続を
確立する制御機能を実行するのにクロック入力を必要と
せず、データ・メッセージのバッファリングを用いない
ようにした１）の装置。 ３）上記入出力ポートが少なくともＺのデータ線および
２つの制御線を有する１組のインターフェイスを備え、
１つの制御線はデータ・メッセージ伝送を開始および終
了させるためのもので、他の１つはデータ・メッセージ
の拒絶を信号に出すためのものである１）の装置。 ４）上記スイッチ装置は、１つのスイッチ装置の出力ポ
ートを他のスイッチ装置の入力ポートに結合して接続す
ることによって拡張することができる１）の装置。 ５）上記スイッチ装置は、自己充足性であり、他の外部
インターフェイスまたはクロック発生サポートを必要と
することなく入出力インターフェイスで受け取った接続
命令に基づいて入力から出力へのすべての接続を行う
１）の装置。 ６）上記スイッチ・ネットワークは、２次元トーラス・
トポロジに接続され動作する１）の装置。 ７）上記スイッチ装置は、マルチパス入力信号が活性化
されることによって通常モードで動作するよう命令され
ることができ、マルチパス・モードは上記ネットワーク
を通して２以上のパスにわたって２つのノードの間に接
続を試みる能力と定義される１）の装置。
【００１４】
【実施例】マルチパス、非同期、トーラス・スイッチ
（MP-スイッチ）の好ましい実施例が図１に示される。M
P-スイッチ１Aは、５つの一方向の入力ポートおよび５
つの一方向の出力ポートを持っている２次元(2D)のトー
ラスである。これらのポートは図２に示されるように対
で使用され、全二重通信路機能を５つのポートのそれぞ
れにわたって提供する。ここで各二重ポートは、スイッ
チ１０へ入る５つの制御線と１６個のデータ線を含む１
つの一方向インターフェース、およびスイッチ１０から
出る５つの制御線と１６個のデータ線を含む１つの一方
向インターフェースを支持する。図２はまた、トーラス
・スイッチの2D性質を示す。ここで2Dはx方向およびy方
向を意味し、スイッチの西のポート２はマイナスx方向
を指し、東のポート４はプラスx方向を指し、スイッチ
の南のポート３はマイナスy方向を指し、そして北のポ
ート１はプラスy方向を指す。
【００１５】各々５つの入力および出力ポートは、５０
MHZ速度で一度に１６ビットを転送する、従って１リン
クにつき１００MBSの速度を生ずるために使用される。M
P-スイッチは、スイッチにつき０．５ＧＢＳの結合され
た速度で５つのリンクを同時に支持することができる。
あらゆるスイッチ・ポートと関連する５つの制御線が、
次に述べる通り定義される: 有効 : 活性の時、メッセージが転送中であることを示
す。非活性の時、リセット・コマンド示し、すべてのス
イッチをアイドル状態にリセットする。 経路制御０と1 : ノードの間の結合リンクを設置する
ための特定のパスに関して経路指定制御の４つのセット
のどれが使用されているか示す。 拒絶 : 信号の流れが、データ信号と反対の方向にあ
る。このことは、拒絶条件が検出され、接続が確立され
なかった、またはメッセージがうまく送られなかったこ
とを示す。 受容 : 信号の流れが、拒絶信号と同じ方向にあり、デ
ータ信号と反対の方向に存在する。メッセージがうまく
送られたという積極的な肯定応答を提供する。
【００１６】スイッチ設計へ入出力接続を提供するため
に必要なピンの数は、実チップ上にスイッチを実装する
時には、常に基本的制約となる。開示されたトーラスに
対する信号ピン計数は、(w + c) *(2*D + 1)*2である。
ここでwはデータ・パスの幅、cは制御線の数、そしてD
はスイッチの次元数である。好ましい実施例のためのピ
ン数は、(16 +4)*(2*2 + 1)*2 = 200ピンである。これ
は、信号ピンの合理的数であり、、5x5x16 （5 入力ポ
ート x 5 出力ポート x 16ビットデータ幅）トーラス・
サイズが好ましい実施例として選択された基礎をなす。
【００１７】図３は、2Dトーラス・ネットワークとして
複数のノードを結んでいるMP-スイッチの典型的相互接
続を示す。開示されたトーラスMP-スイッチはマルチパ
スのオプションを支援する。このことは、本発明のマル
チパス方法を使用してノード１０および２２間の接続を
確立する例によって理解することができる。ノード１０
は、メッセージをノード２２に転送するために、同時に
４つのマルチパスをノード２２に接続しようとする。試
みられた４つのパスは、次の通りである: パス 1- MP-スイッチ10へのノード10、MP-スイッチ11
へのMP-スイッチ10、MP-スイッチ22へのMP-スイッチ1
1、ノード22へのMP-スイッチ22。（３つのスイッチを通
る） パス 2- MP-スイッチ10へのノード10、MP-スイッチ22
へのMP-スイッチ10、ノード22へのMP-スイッチ22。（２
つのスイッチを通る） パス 3- MP-スイッチ10へのノード10、MP-スイッチ20
へのMP-スイッチ10、MP-スイッチ32へのMP-スイッチ2
0、MP-スイッチ32へのMP-スイッチ22、ノード22へのMP-
スイッチ22。（４つのスイッチを通る） パス 4- MPスイッチ10へのノード10、MPスイッチ12へ
のMPスイッチ10、MPスイッチ22へのMPスイッチ12、ノー
ド22へのMPスイッチ22。（３つのスイッチを通る） ノード１０および２２の間の接続を確立するマルチパス
の一番目がウイニング・パスである。そしてノード１０
がノード２２にウイニング・パスを通して通信する間、
他の３つのパスは、他の接続を支持するために残りのネ
ットワークをアイドル状態にするよう解消される。経路
長（ノード１０からノード２２に着くのに通ったスイッ
チ・ステージの数）が、マルチパス方法を使用して変え
ることができることに注意されたい。これは、トーラス
・ネットワークの基本特性である。すなわち、これは等
距離ネットワークでなく、幾つかのノードおよび幾つの
マルチパスが異なる経路長の接続を提供する。
【００１８】好ましいスイッチ手段は、米国特許出願07
／677,543号に開示された、基本的デジタル非同期、非
バッファスイッチ概念である。ＡＬＬノードスイッチ装
置は、実現が簡単だという特性を持ち、どんな種類のデ
ータ・バッファリングまたはデータ変換も必要としな
い、交換網通信構成を提供する。それは、即座に接続を
確立し、あるいは解除することができ、非常に速い応答
時間で動的に変化可能である。それは、接続要求を並列
態様で解決する能力を持ち、この場合、nの接続が同時
に確立されあるいは解除される（そこではnは交換網を
通して通信するシステムの要素の数である）。したがっ
て、同時に確立あるいは解除される接続の数が、システ
ムのサイズによって直接測られる。この機能は、本発明
の装置が非常に能率的に複数の短いメッセージを扱うこ
とを可能にする。それに加えて、新しい装置は、同期要
求またはワイヤ長制限が全くない。また、新しい技術に
よる速度改善を追求し、本発明の装置を実行するために
使用される技術がよくなるにつれ、パフォーマンスを増
加させる能力を持つ。それに加えて、ＡＬＬノードスイ
ッチ装置は、複数のシステム要素またはノード間の相互
接続ネットワークを構成するために、他の全く同じ装置
によって段階的に構成することができる。上記ネットワ
ークは、全面的並列相互接続の特性を持つ。
【００１９】好ましいトーラスMPスイッチの実施例は、
一方向インターフェースだけを使用し、したがって、図
２はスイッチ・インターフェース５が、ノード１０から
出ていくデータを運ぶ線およびスイッチ・ネットワーク
からノード１０に入ってくるデータの線という、２つの
一方向の線の組を含むことを示す。図２に言及すると、
好ましい実施例は、5x5スイッチ装置１０であり、ここ
で本発明は、５つの入力セットのうち任意のものと使わ
れていない５つの出力ポートのいずれかとを相互に排他
的に接続する手段を提供する。5x5スイッチ装置１０
は、いつでも最高５つの同時接続を支持することができ
る。たとえば、入力１は出力３に、入力２は出力４に、
入力３は出力２に、入力４は出力１に接続する可能性が
ある。
【００２０】本発明のスイッチ装置１０は一方向であ
り、それはスイッチ装置１０の入力から出力への一方向
のデータフローを意味する。スイッチ装置１０のインタ
ーフェースは、図１の中で定義される。スイッチ装置１
０への各入力ポートにおける線３１、３２、３３、３
４、３５のセットは、各出力ポートにおける線４１、４
２、４３、４４、４５のセットと数と機能において同一
である。各入出力ポートへのインターフェース線のセッ
トは、２１個の特有の信号、すなわち、１６個のディジ
タル・データ線および５つのデジタル制御線（有効、拒
絶、受容、パス制御０、そしてパス制御１）を含む。１
６個のディジタル・データ、１つの有効線、そして２つ
のパス制御線は、スイッチ装置１０を通って入力から出
力方向への信号の流れをもつ。一方デジタル拒絶および
受容制御線は反対方向の信号の流れを持つ。
【００２１】図４には、スイッチ装置１０の単純なデー
タフローの機能図が示されている。各入力ポート、スイ
ッチ内部、各出力ポートにおける５つの制御線、１６の
データ線が、簡潔にするためひとつの線で表わされてい
る。たとえば、入力ポート１におけるスイッチ１０への
５つの制御および１６のデータ線は、スイッチ装置１０
の６個の内部機能ブロック、ブロック５０Ａ、６０Ａ、
６０Ｂ、６０Ｃ、６０Ｄおよび６０Ｅへ行く。ブロック
５０Ａは、５つの可能な出力ポートのうちどれが入力ポ
ート１に接続しているか判断する。各入力ポートからの
５つの制御線および１６のデータ線が、各出力マルチプ
レクサ・ブロック（６０Ａ、６０Ｂ、６０Ｃ、６０Ｄ、
６０Ｅ）に接続されている。こうして、標準モードでど
の入力ポートもいずれかの出力ポートに接続することが
できる。各々５つの出力マルチプレクサ・ブロック（６
０Ａ、６０Ｂ、６０Ｃ、６０Ｄ、６０Ｅ）は、５つの入
力ポート線の可能なセットのどれが各出力ポートにゲー
トされるかに関して、各々の制御ブロック（５０Ａ、５
０Ｂ、５０Ｃ、５０Ｄ、５０Ｅ）から特異な命令を受け
る。。たとえば、制御ブロック５０Ａは、マルチプレク
サ６０Ｃに入力ポート１を出力ポート３に接続するよう
命令することができ、制御ブロック５０Ｂは、マルチプ
レクサ６０Ａに入力ポート２を出力ポート１に接続する
よう命令することができ、そして制御ブロック５０Ｃ
は、マルチプレクサ６０Ｂおよび６０Ｄに出力ポート２
および出力ポート４にマルチキャスト形態で入力ポート
３を接続するよう命令することができる。すべての３つ
の接続を、同時にまたは異なるときに確立することがで
きる。
【００２２】マルチプレクサ６０Ａから６０Ｅが入力ポ
ートから出力ポートへの一方向の信号の流れをもつスイ
ッチ１０を通って制御信号およびデータ信号を送るため
の接続を行うと同時に、ＡＮＤ／ＯＲゲート６１Ｅおよ
びＡＮＤゲート６３Ｅは、出力ポートから入力ポートへ
の反対の方向の信号の流れを持つ拒絶および受容信号の
ための信号接続を行う。（典型的な例がブロック６１Ｅ
および６３Ｅによって示される。同様のブロックが各入
力ポートと関連している。）これらの拒絶および受容信
号は、次のスイッチ１０のステージによってまたは受信
ノードによってとられる動作をスイッチ１０に正帰還指
示する。１６のデータ信号上にスイッチ装置１０を通し
て送られるデータ・メッセージは、命令された接続を確
立することができない場合、任意のネットワーク・ステ
ージによって拒絶されることができ、受信ノードがメッ
セージを受け取ることができないか、または転送にエラ
ーを発見した場合、受信ノードによって拒絶されること
ができる。
【００２３】標準モードでブロック６１ＥはＯＲゲート
として機能する。つまり、拒絶条件を示しているゲート
６１への入力は、ゲート６１Ｅの出力に拒絶信号を伝え
る。受信ノードは、また、受容信号をパルスすることに
よって、コマンドまたはメッセージの正しい到着（エラ
ーの発見なしで）を確かめる機能を持つ。拒絶および受
容信号がデータフローと反対の方向に進むので、試みら
れた転送が正しく受け取られたか拒絶されたかに関して
送信ノードに積極的な表示を報告する手段を提供する。
【００２４】図４に図示されるように、トーラスＭＰス
イッチ装置は複数の入出力ポートを持っているノードに
対して用意され、Ｉ入力のいずれかとＺ出力のいずれか
を接続するため各入力ポートに対する接続制御回線、お
よび各出力ポートに対するマルチプレクサ制御回路を含
む。ＩおよびＺは前述の親出願におけるように２以上の
特有の値をとることができる。
【００２５】図５に言及すると、ブロック５６、５２、
５４は、スイッチ装置１０の一部分であるスイッチ装置
１４へまたはそれを通り転送されるメッセージの形式の
マルチ線（並列）／直列デジタル・データを生成する典
型的方法を図示する。５２、５４、５６によって提供さ
れるのと同様の並列／直列データ生成論理をスイッチ装
置１０の他のそれぞれの入力ポートに使用することがで
きる。入力データ線の各セットは１６個の直列データ線
を提供し、この線は１６のシフト・レジスタ５４によっ
て同じクロックに同期化される。このシフトレジスタ５
４は同じクロック信号（図５においては１００ＭＨＺ）
によって制御され、データ３１の１６の同期線をシフト
することによって並列／直列データを作るものである。
しかし、スイッチ装置１４への５つの異なる入力ポート
・ソース（３１、３２、３３、３４、３５）は、異なる
非同期の１００ＭＨＺの信号に基づきお互いに非同期で
いることができる。
【００２６】スイッチ装置１４を通して並列／直列メッ
セージを送り出すためのプロセスは、転送すべきデータ
・メッセージを蓄積するＦＩＦＯ ５６を含む。転送さ
れる次のメッセージが、バッファ５２に動かされる。バ
ッファ５２に記憶されたメッセージは、転送に備えてシ
フト・レジスタ５４へ動かされる。そしてデータは、デ
ータビット０をシフト・レジスタ１の最初のビットに、
データ・ビット１をシフト・レジスタ２の最初のビット
に、データビット２をシフト・レジスタ３の最初のビッ
トに、データビット１５をシフト・レジスタ１６の最初
のビットに、データビット１６をシフト・レジスタ１の
２番目のビットに置くことにより１６個のシフト・レジ
スタ５４に分配される。シフト・レジスタ５４は、それ
から直列データを１６個の同期化したデータ線上のスイ
ッチ装置１４へ、全メッセージが転送されるまで並列／
直列データを連続的に流す方法で送信する。スイッチ装
置１４は、スイッチ装置１４を通しての接続パスを選択
し確立するために、（直列レジスタ５４からスイッチ装
置１４へのインターフェース３１を通した最初の２つの
クロック・サイクルにおける）送られた最初の５ビット
を使用する。図５の中の例が、入力ポート１（３１）お
よび出力ポート２（４２）の間の一時的接続を確立して
いるスイッチ装置を破線で示しており、インターフェー
ス３１の２１個の個別の線の各々は、インターフェース
４２で対応する線の各々に独自に、直接接続している。
【００２７】図６に言及すると、スイッチ装置１４の入
力および出力ポートの典型的直列波形が示されている。
スイッチは、シフト・レジスタ５４によって転送された
直列転送の最初の１６ビットを取り除き（スイッチは、
これらのビットの５個のみ使用する）、インターフェー
ス３１からインターフェース４２へのような接続を生成
し保持するためにそれらを使用する。本例の直列メッセ
ージの残りは、インターフェース３１からインターフェ
ース４２へ直接転送されるので、インターフェース４２
は、インターフェース３１が受け取るのと正確に同じも
のから最初の１６ビットを引いたものを、スイッチ装置
１４を通る際に直列データが被った回線遅延による遅れ
で見ることになる。スイッチ装置１４は、インターフェ
ース３１を通して入ってくる直列データを、いかなる方
法でもバッファまたは再クロックしない。それは、イン
ターフェース３１を通して受け取る入力波形を、最初の
１６ビットを取り除くことの他はそれらを変更せずに、
できるだけ速く出力インターフェース４２へ反映するだ
けである。
【００２８】インターフェース（３１のような）を通し
てスイッチ１４の入力ポートに進行中の転送はないとい
うことを表示するために、１６個のデータ線および有効
制御線が論理的Ｏに保たれることにより示される連続的
なアイドル命令が出される。いずれかの入力線上で論理
的１が検出されると、アイドル状態から出ることを意味
し、選択および転送が開始しつつあることがスイッチに
知らされる。同様に、活動中の転送が存在しないとき、
スイッチからの出力線がアイドル状態（すべてO）に置
かれる。
【００２９】一般にすべてのスイッチは、スイッチがど
の接続（入力ポートから出力ポート）を確立すべきかを
命令されるパス選択方法を必要とする。スイッチ装置１
０については、パス選択コマンドは、データが転送され
るのと同じインターフェース、すなわち各入力ポートと
関連する１６個のデータ線のうちの５個に送られる。命
令された相互接続が確立され、データが命令された目的
先に流れるように、選択情報はデータに先立ち転送され
なければならない。選択情報は、入力ポート番号（１〜
５）を識別する必要がない。というのはそれは特定の入
力を通してスイッチに到着し、受け取っているデータが
どの入力番号からのものであるかスイッチがすで知って
いるからである。したがって、選択情報は接続すべきス
イッチ装置１０の５個の出力ポートのうちの１つの番号
（１から５）を指定するだけでよい。ここに推薦された
パス選択の方法は、（デッド・フィールドと呼ばれる）
リターンツーゼロ方式のNコード化のひとつである。
【００３０】図７を参照すると、制御およびディジタル
・データ情報の送信ための、スイッチ装置１０へのスイ
ッチ・オペレーションの正常モードの正確な直列ビット
・パターンおよび制御信号起動の典型的例が示される。
この例は、図３に示されるトーラス・ネットワークを通
り、スイッチ要素の２個のステージを通るパスを示す。
この例は、ノード１０からスイッチ装置１０、２２を通
してノード２２への、ネットワークを通るデータの送信
を含む。この接続を作るために、スイッチ１０の入力ポ
ート５は第１ステージスイッチ装置１０の出力ポート４
に、入力ポート２は第２ステージスイッチ装置２２の出
力ポート５に、接続しなければならない。スイッチ装置
１０、２２で要求された接続を行うために入力ポート５
に送り出された信号シーケンスが図７に示される。
【００３１】１および０の信号シーケンスの中で時間は
左から右に進むので、クロックタイムー２の値が、最初
にスイッチ１０Ａに到着し、クロックタイムー１の値が
次に到着する。５INデータおよび５IN-有効線の値がす
べてのゼロであると、それらはアイドルを示すので、時
間ー２およびー１ではスイッチ１０で何も起こらない。
クロック時０において有効線は論理的１になる。これに
より入力ポート５のデータ受信を可能にされスイッチ１
０が準備されるが、この時点ではスイッチ１０において
は何の接続も動作も行われない。５IN 有効制御線は、
基本的には対応するスイッチ入力ポートを活性化する。
5IN-有効線が論理０であるとき、スイッチ１０は接続を
行うこともリセット状態の入力ポート５からデータを受
け取ることもできない。最後にクロック時１において、
スイッチ１０はどの出力ポートに接続すればよいかに関
する命令を受け取る。この命令は、クロック時１の間に
完全に受け取られる。
【００３２】クロックタイム１で送り出された命令ビッ
ト・パターンは、出力ポートに接続を確立するためにス
イッチ１０によって使用される。このプロセスは、パス
選択オペレーションと呼ばれ、完全にスイッチ１０内部
で起こる。本トーラスＭＰスイッチの発明によって実行
されたパス選択方法は、最初の５つの５INデータ線（１
〜５）の各々に選択されるべきスイッチ１０の特異な出
力を定義させることである。たとえば、時間１で論理的
１へ行く５INデータ１信号はスイッチ１０に出力ポート
１に接続するよう指示し、５INデータ２は出力ポート２
に接続するよう命令する。この例において５INデータ４
がクロックタイム１の間に論理的１へなるので、スイッ
チ１０は出力ポート４に接続するよう命令される。
【００３３】言い換えると、接続アルゴリズムは、入力
ポートが活性化された後論理的１になる最初のデータ入
力線が、その入力ポートが行う接続を定義するというこ
とである。これは、通常の場合クロックタイム１におい
て１つのデータ線のみが論理的１になることができ、他
の４つのデータ線は０でなければならないという点で相
互に排他的なプロセスである。選択情報の１ビットが論
理的１であることが保証されるので、スイッチ１０は、
転送が始まっていることを示す付加ビットを必要とする
ことなく、伝送のスタートを認識することができる。ス
イッチ１０は、データ線から１６ビットを除き、そのう
ち５ビットを図４のブロック５０Ａの選択レジスタに保
存することによって命令された接続を行う。他の１１ビ
ットは、選択のために使用されず捨てられる。クロック
タイム１の間に送られた１６ビットはスイッチ２２にス
イッチ１０を通して渡されないが、その代わりにスイッ
チ１０は、クロックタイム２に対応する次の１６ビット
をスイッチ２２に渡し始める。しかし、選択命令に続く
（本例ではクロックタイム２で１６個のデータ線によっ
て送られた）情報ビットは、図７の中で示されるように
常にすべてゼロ（デッド・フィールド）でなければなら
ない。この目的が、以下に説明される。
【００３４】クロックタイム２で、スイッチ１０の入力
ポート５から出力ポート４への接続が確立され、クロッ
クタイム２の信号シーケンスがスイッチ１０との相互接
続線を通ってスイッチ２２の入力ポート２へ転送される
ようになる。このときから、スイッチ１０はすべての次
のデータを直ちにスイッチ２２の入力ポート２に転送す
るだけであり、入力ポート５のインターフェースからス
イッチ１０に提示されたほかのデータ・パターンを調べ
もせず、またいかなる動作もとらない。それは、入力ポ
ート５を通して受け取るすべてのデータ・パターンを出
力ポート４およびスイッチ２２に、直ちに渡すだけであ
る。したがって、クロックタイム２で、スイッチ１０お
よびその関連するケーブルでの遅延がゼロとすると、ス
イッチ２２入力ポート２は、有効信号が上がり、１６の
データ線上の全部ゼロのデッド・フィールドがスイッチ
１０の入力ポート５に入ってくるのを見ることになる。
このようにして、時間２で、スイッチ２２入力ポート２
は、以前にスイッチ１０入力ポート５が時間０で活性化
されたのと全く同じ方法で活性化される。
【００３５】この例で、５IN-データ５はクロックタイ
ム３の間に論理的１へ行き、スイッチ２２はそれによっ
て、スイッチ１０がクロックタイム１の間にその入力ポ
ート５をその出力４に接続するよう命令されたの同じよ
うに、その入力ポート２をその出力ポート５に接続する
よう命令される。命令された接続を作る際に、スイッチ
２２はクロックタイム３においてデータ線から１６ビッ
トを除き、そのうち５ビットを図４の制御ブロック５０
Ａの一部である選択レジスタに保存する。クロックタイ
ム３の間に送られたビットはスイッチ２２を通してノー
ド７に渡されないが、その代わりにスイッチ２２は、ク
ロックタイム４に対応するデータの次の１６ビットをノ
ード２２に渡しはじめる。しかし、選択命令に続く（本
例ではクロックタイム４で１６のデータ線によって送ら
れた）情報ビットは、図７の中で示されるように常にす
べてゼロ（デッド・フィールド）でなければならない。
したがってクロックタイム４までに、スイッチ１０およ
び２２はデータをノード１０からノード２２へ直接移す
ための接続パスを確立している。クロックタイム５まで
は、ノード２２はアイドル命令しか見ない。時間４で、
ノード２２は、スイッチ２２からの５OUT-有効線が活性
化されるのを見、それによって時間５でデータ受信を始
めることができる。時間５から、ノード２２は、スイッ
チ２２からの１６の５OUTデータ線を通してノード１０
からデータを受け取ることができる。
【００３６】転送された文書データの通信規約は、コー
ド化されたマンチェスタ、プリアンブルをもつ８／１０
ビット符号化などのような普通の形式のいずれでもよ
い。しかし、図７に示されるような好ましい実施例で
は、NRZデータ・メッセージを従えた、時間５において
すべて１の同期化フィールドである。データ・メッセー
ジは、転送のワード数を指定することができる。実際の
データの接頭辞としての全て１の同期化フィールドの目
的は、ひとつのクロックタイムにおいて受信ノード２２
が送信ノード１０と同期することを可能にすることであ
る。このことは、データ転送に関する２つのノードが、
お互いに非同期のクロック・システムを持つが、指定さ
れた許容範囲内の同じ周波数で稼動することを意味して
いる。
【００３７】好ましい実施例では、クロックタイム６お
よびクロックタイム７の間に送られるメッセージヘッダ
ーの中で最初にメッセージのワード数を送る。ノード２
２は、長さ計数を減らしていき、転送が終了した時を検
出することができる。ノード２２は、選択されたエラー
検出方法（パリティ、ECCまたはCRC）を使用しメッセー
ジの正確度をチェックすることができる。メッセージが
正しく受け取られるたならば、ノード２２は、これに応
答してクロックタイムn+1およびn+2においてスイッチ２
２への受容インターフェース線を活性化させる。スイッ
チ２２は、スイッチ１０へ受容の表示を伝え、スイッチ
１０は直ちにそれをノード１０へ返す。これによって転
送が完了したことがノード１に伝えられ、ノード１０が
スイッチ１０への有効線および１６のデータ線をゼロに
リセットし、データ転送を完了してアイドル状態に戻
る。スイッチ１０への５IN-有効入力線は時間n+3でゼロ
になり、それによりスイッチ１０入力ポート５は出力ポ
ート４への接続を解除し、アイドル状態に戻る。直ち
に、スイッチ２２は、４IN-有効入力線がゼロになるの
を見、出力ポート５への接続を解除しアイドル状態に戻
る。こうして、わずか１つのクロック時間で接続が解除
されスイッチはアイドル状態に戻ることができる。ノー
ド１０が転送するもう別のメッセージを持っているなら
ば、それはバッファ５２およびシフト・レジスタ５４
（図５）に次のメッセージをロードし、時間n+4になる
とすぐに、ノード２２またはほかのノードへ伝逹を開始
することができる。唯一の制限は、ノード１０によって
生成された有効信号が、他の転送が始まる前に、１つの
転送の終了を示すために最少限度の１クロックタイム
（時間n+3）の間にゼロに戻らなければならないという
ことである。
【００３８】もしノード２２が、クロックタイムnにお
いてワード計数がゼロになった後受け取ったメッセージ
の中にエラーを見つけたなら、スイッチ２２へ拒絶イン
ターフェース線（受容ではなく）を活性化させることに
よって応答する。スイッチ２２はノード２２から来る拒
絶信号を、ノード２２への接続を解除するため、アイド
ル状態に戻るため、そしてスイッチ１０へ拒絶表示を伝
えるために使用し、スイッチ１０は、接続を解除しアイ
ドル状態に戻った後ノード１０に直ちに拒絶表示を送
る。ノード１０は、転送が拒絶されたことを知り、スイ
ッチ１０への１６のデータ線と有効データ線をゼロにリ
セットすることによって、アイドル状態に帰る。ノード
１０は、バッ ファ５２からシフト・レジスタ５４を再
ロードし、一番最初（クロックタイム-1）から再び転送
を始めることことによって、伝送を再試行することがで
きる。再伝送は以前に拒絶された伝送と全く同じパスの
上に起こりえる。あるいはネットワーク上のマルチパス
が実行されるならば、他のパスが試みられる。連続して
拒絶が見つかるか、あるいは決まった数の拒絶が同じメ
ッセージのために起こるならば、エラー報告機構が起動
される。ネットワーク経路中のどのスイッチ１０もメッ
セージを拒絶することができる。これは、次の２個のケ
ースのいずれの場合にも起こりえる: 1）ビジー ： もしスイッチが接続するよう命令された
出力ポートがビジーにある、（すなわち、以前に確立し
た接続によって使用されている）ならば、スイッチは、
以前のネットワーク・ステージへまたは送り主（ネット
ワークの最初のステージがビジーを発見するならば）へ
の拒絶線を活性化させることによって、命令を出してい
る入力ポートにこの状態を示す。たとえば、図７の中で
示された例において、スイッチ１０が入力ポート３を出
力ポート４に接続するためにクロックタイムー２で命令
を受け取っていたならば、入力ポート５がクロックタイ
ム１で出力ポート４に接続するよう要求されたときその
接続は活性であったであろう。この場合、出力ポート４
は、クロックタイム１でビジーであり、スイッチ１０
は、ノード１０へ５IN-拒絶線を起動させる。上記のよ
うに、送り主は拒絶されたメッセージを再試行すること
ができる。
【００３９】同様に、接続はスイッチ１０で成功する可
能性があるが、それでもスイッチ２２の出力ポート５
は、クロックタイム３でビジーである可能性があり、そ
の場合スイッチ２２はスイッチ１０に拒絶信号を送る。
スイッチ１０は接続を解除しアイドル状態に戻った後、
ノード１０に直ちに拒絶を伝える。
【００４０】2）同時競合 ： 上記のようにクロック
タイムー２においてスイッチ１０の出力ポート４への接
続を確立する入力ポート３以外に（クロックタイム１に
おける入力ポート５からの同じ命令に先立って）、２つ
以上の入力ポートがほぼ同時期に同じ出力ポートに接続
することを試みることもあり得る。これは、使用可能出
力ポートの競合と呼ばれる。たとえば、クロックタイム
１において入力ポート５および３が出力ポート４に接続
するよう同時に命令を送るとする。最初に、競合してい
る入力ポート５および３の両方を出力ポート４に接続す
ることによって、本発明はこの競合を解決する。ネット
効果は、電気的に２つの入力ポートを出力ポート４に接
続することであり、これは両方のソースからくる信号の
論理和ORをとることになる。クロックタイム２の間、入
力ポート５および３上の値が同一なので２入力ポートの
論理和ORはエラーを起こさない、つまり、各々に対する
有効線が論理的１であり、各々に対するデータ線はデッ
ド・フィールド（論理的０）を含む。
【００４１】しかし、クロックタイム３で、各ソースか
らの信号が異なる可能性がある。そして２つの入力ポー
トがクロックタイム３およびそれ以後も接続したままで
あるならば、エラーが起こされる可能性がある。言い換
えると、スイッチ１０は、それが２つ以上の入力を同じ
出力に接続するためした決定を訂正するために１つのサ
イクル時間（クロックタイム2）を持つ。２つ以上の入
力がある出力に接続しているのを発見することによっ
て、スイッチ１０はクロックタイム２の間に修正を行
う。スイッチ１０は、クロックタイム３になる前に、１
つを残してすべての複数の接続をリセットする。どの接
続をリセットし、どれを残すかという決定は優先度に基
づく決定である。好ましい実施例として単純な優先度方
式が次に述べる通り使用される。つまり、入力ポート１
が競合しているならば、入力ポート１が接続を得、入力
ポート１が競合していなくて入力ポート２が競合してい
るならば入力ポート２が接続を得る。入力ポート１およ
び２が競合していなくて、そして入力ポート３がしてい
るならば、入力ポート３が接続を得る。他のいかなる入
力ポートも要求していない場合だけ、入力ポート５が接
続を得る。この優先度選択を本例に適用すると、入力ポ
ート３は出力ポート４への接続を維持し、出力ポート４
への入力ポート５の接続はクロックタイム２の間にリセ
ットされる。これは、入力ポート５にスイッチ１０から
普通の形態で送られる拒絶信号になる。
【００４２】したがって、本発明におけるデッド・フィ
ールドの目的は、同時競合を解決するために１スイッチ
・ステージにつき１クロックタイムを置くこ とであ
る。 デッド・フィールドの二次的な目的は、前のクロ
ックタイム間に活性だった選択ビットのエッジを落とさ
せ、段階的スイッチに直列選択データを送っている１６
のデータ線に存在するかもしれないタイミングスキュー
を補償することである。スイッチに接続をさせる命令を
しているデータビットの上昇および落下が、クロックさ
れていないスイッチに、決定をするあるいはその引き金
となる２つのクロック・エッジ（上昇、落下）を与え
る。これらは、スイッチ１０に可能な２つだけの決断時
間である。図２の中で示される並列システムは、３つの
要素、すなわちメッセージ・ヘッダ、メッセージ・デー
タおよび巡回冗長コード（CRC）ワードから成るメッセ
ージをマルチ・ステージ・ネットワークに送り出す。CR
Cワードは、メッセージのヘッダおよびデータ部分をチ
ェックするために使用される。ここでは簡略にするため
に、ヘッダは、４つのヘッダ・ワードおよびCRCワード
を除くすべてのデータ・ワードを含むメッセージのワー
ド数を定義する１ワードのワード計数フィールドを含む
４ワードであると仮定する。それに加えて、データが２
ワードの倍数で送られると仮定する。これは、本例およ
び説明を容易にするためだけであり、本発明がこれに制
限されるわけではない。
【００４３】標準スイッチ・モードではひとつのパスだ
けが宛先ノードに命令され、パス制御信号は使用されな
い。図７に示されるように、送信ノード（ポート５入力
論理）はデータビットのうち１１をゼロにセットし、そ
れらはステージ選択フィールドにおいて使用されない。
この場合、最初の５データビット（００〜０４）は５つ
の出力のいずれかへ入力ポートを経路付けるために使用
される。そして実験のために自分自身を目的地に選ぶこ
とが可能になる。図１に言及すると、スイッチ１０への
マルチパス入力が稼動していない時、通常動作モードが
命令される。マルチパス入力が活性であるならば、スイ
ッチ１０はスイッチの通常動作をマルチパス・モードに
変える。
【００４４】マルチパス・モードのもう１つの実施例を
示すと、図８は、ノード１０が４つの異なるルートが同
時に試みられるようにパス選択機能を実行する方法を示
す。ブロック１０は、図３に典型的に示されるように、
標準ネットワーク接続を示している5x5xl6トーラス・ス
イッチの典型例を示す。マルチパス・モードの中で、ス
イッチ１０は標準モードでの５つではなく４つの接続オ
プションを持つだけである。メッセージは、スイッチの
５つの入力のいずれからも受け取ることができ、スイッ
チの４つの出力ポートのいずれかに接続されることがで
きる。すなわち、スイッチ入力ポートは、ラップ形態で
それ自身の出力ポートへ接続されることができない。た
とえば図８は、スイッチ１０にメッセージを送り込んで
いる入力ポート５が１〜４のラベルが付いたいずれかま
たはすべての出力ポートに接続されるオプションを持つ
ことを示す。入力ポート５に到着するデータ線が、あら
ゆるメッセージの最初の部分として、パス指定情報を送
るために使用される。スイッチ１０への最初の１６ビッ
トのデータ伝送が、パス指定情報を含む。各１６ビット
パス制御ワードは、次に示す通り、４つの区分に分けら
れる。そして各区分は４つのマルチパスのうち１つを制
御するのに使用される:
【００４５】
【表１】 マルチパス 1 マルチパス 2 マルチパス 3 マルチパス 4 制御 制御 制御 制御 データ 00 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 ビット # 上の各区分は、４ビットを含む。スイッチ１０への入力
は選択する４つのパス指定可能性を持つので、パス指定
選択は非常に単純である。それは４つの可能な選択のう
ちの１つのパス制御として定義される各区分の中の１ビ
ットである。パス指定ビットが１ならば、パス指定は可
能である。パス指定ビットが０ならば、パス指定選択は
取られない。図３のような非マルチキャストの例では各
区分の中の４ビットのうち１つだけが１であり、スイッ
チ１０によってなされる接続を特異に定義する。これが
どのように働くかの詳細な例が、図９に示される。示さ
れたステージ選択列は個々のスイッチ構成要素に関連し
ている。たとえば、ステージ１はノード２２への接続を
試みる際にノード１０が遭遇する最初のスイッチ・ステ
ージなので、ステージ１の選択はすべて、ＭＰスイッチ
１０の中で起こり、４つのマルチパスの各々は、スイッ
チ１０からの異なる出力ポートを取る。ＭＰスイッチ１
０にノード１０から送られた１６ビットのパス制御ワー
ドは、ステージ１選択列の下に示されるように４つの同
時マルチパスの設定を試みる。
【００４６】データビット００〜０３によって定義され
た区分のデータビット００が１である時、それはＭＰス
イッチ１０の出力ポート１を選択し、ＭＰスイッチ１１
への接続を生成する。データビット０４〜０７によって
定義した区分のデータビット０６が１である時、それは
ＭＰスイッチ１０の出力ポート３を選択し、ＭＰスイッ
チ２２への接続を生成する。データビット０８〜１１に
よって定義された区分のデータビット０９が１である
時、それはＭＰスイッチ１０の出力ポート２を選択し、
ＭＰスイッチ２０への接続を生成する。データビット１
２〜１５によって定義された区分のデータビット１５が
１である時、それはＭＰスイッチ１０の出力ポート４を
選択し、ＭＰスイッチ１２への接続を生成する。区分の
すべての４ビットがゼロにセットされるならば、関連す
るマルチパスの接続はどの出力パスにも生成されない。
したがって、ノード１０は、それがＭＰスイッチ１０に
送り出すビット・パターンに基づいて１、２、３あるい
は４のマルチパスを選択することができる。
【００４７】すべてのＭＰスイッチのポート５は、関連
するノードに接続し、他のスイッチに接続する４つの他
のスイッチ・ポートからわずかに異なる機能を持つ。入
力ポート５制御中のバリエーションが、図４のブロック
５０Ｅによって示される。それは他の入力ポートが制御
ブロック５０Ａから５０Ｄおよびユニパス接続を使用す
るのに対して、入力ポート５がマルチパス接続および制
御ブロック５０Ｅを使用することを示す。５０Ａから５
０Ｅのすべてのブロックは、それぞれが関連するポート
の２１個のインターフェース信号を５つのスイッチ出力
ポートのいずれかにも接続することができる制御論理の
５つのセットを含む。５０Ａから５０Ｄのユニパス・ブ
ロックは、一度に１出力ポートにだけ接続できる。しか
し、マルチパス・ブロック５０Ｅは一度に４つの出力ポ
ートに接続することができ、入力ポート５は、各々異な
るマルチパスであるにマルチプレクサ６０Ａから６０Ｄ
に同時に接続するよう命令されることができる。この場
合ブロック６１ＥはＡＮＤゲートとして作用して、入力
ポート５が拒絶状態を感知するためには出力ポート１〜
４からのすべてのOUT-拒絶が同時に活性でなければなら
ないことを要求する。他のブロック６１Ａから６１Ｄは
常にどのひとつの拒絶条件も拒絶条件として感知するＯ
Ｒゲートとして作用する。
【００４８】ＭＰスイッチの入力ポート５は、パス制御
０＆１の入力信号を無視する（図９のステージ１選択列
の中でXによって示される）。その代わりに、ポート５
はブロック５０Ｅから、次のパス制御ワードおよびメッ
セージ・データを発送する４つの出力ポートに、特異の
パス制御信号を生成する。たとえばＭＰスイッチ１０
は、パス制御信号の４つの出力セットを、各出力ポート
と関連するマルチパスに基づく異なる値にセットし保持
する。たとえばＭＰスイッチ１０は、出力ポート１への
パス制御ビットを００にセットする。これは、そのパス
のスイッチの次のステージに、マルチパス１パス制御ビ
ット（データビッ ト００〜０３）にのみ基づいて接続
を生成すればよく、パス制御ワードの他のビットを無視
してよいと定義する。同様に、ＭＰスイッチ１０は、出
力ポート３へのパス制御ビットを０１にセットする。こ
れは、そのパスのスイッチ の次のステージに、マルチ
パス２パス制御ビット（データビット０４〜０８）にの
み基づいて接続を生成すればよく、経路制御ワードの他
のビットを無視してよいと定義する。またあらゆるスイ
ッチ・ステージが、その命令された接続を生成する際に
ひとつの１６ビットの経路制御ワードを使用し捨てる。
送信ノード（本例では１０）は、確立しようとしている
接続のもっとも長いパスのすべてのステージに、ひとつ
の経路制御ワードを転送する。本例で、マルチパス３が
スイッチの４つのステージを通るので、４つの経路制御
ワードが送られる。２番目の経路指定ワードは、ＭＰス
イッチを通り、ＭＰスイッチは同じコピーを同時に４つ
のマルチパスに送る。たとえば２番目の経路指定ワード
は、ステージ２選択列に示されるように００にセットさ
れたパス制御ビットでマルチパス１を通り、ＭＰスイッ
チ１１にそれが受け取る１６ビットの経路指定ワードの
うちデータビット００〜０３のみを扱うよう知らせる。
【００４９】ＭＰスイッチ１１は、データビット０１が
その経路制御ワードでセットされているのを検出し、こ
れに基づいて出力ポート２への接続を行う。これにより
ＭＰスイッチ１１がＭＰスイッチ２２に接続される。同
様に２番目の経路制御ワードは、同時にＭＰスイッチ１
０の他の３つの出力ポートに送られ、他の３つのマルチ
パスのために、図９に示されるもう一方のステージ２の
接続を命令する。マルチパス１に戻ると、次のスイッチ
・ステージは３番目の経路指定ワードによって命令され
る。３番目の経路指定ワードは、すべてのマルチパスに
沿って進み、、ステージ３選択列の下に示されるように
パス制御ビット００に関連してマルチパス１を横切り、
ＭＰスイッチ２２に、受け取る１６ビット・ワードのう
ちデータビット００〜０３のみを扱うよう知らせる。Ｍ
Ｐスイッチ２２は、経路制御ワードのデータビット０１
がセットされているのを検出し、データビット００〜０
３に基づいてノード２２への出力ポート５への接続を行
う。
【００５０】これは、スイッチ２２がそれ自身に接続す
るよう命令されており、自身への接続は正当でないが、
自己接続命令は常に出力ポート５への接続を起こすから
である。マルチパスがその宛先（本例ではノード２２）
に達すると、たとえば、ステージ４選択列の中のデータ
ビット００〜０３のように、次の選択ステージは選択さ
れたビットフィールドにすべてゼロを含む。受信ノード
２２は、メッセージの開始を示すすべての１６ビットが
１の同期ワードを受け取るまで、メッセージの受け取り
をはじめない。同様に、図９の中に示されるように、マ
ルチパス２〜４は、パス制御０＆１の信号を通して監視
するよう命令されている経路制御ワードの４ビットの区
分に基づいて接続を生成する動作を行う。このように、
各マルチパスは、経路指定ワードの異なる４ビットのセ
ットを監視してそれに応答し、宛先ノードに同時に４つ
の異なるパスを確立することを試みる。しかし、これら
のパスのうち多くて１つが成功する。
【００５１】他のパスは、ネットワーク中の他の接続に
よってブロックされるか、またはＭＰスイッチ２２に最
初に到着したか、あるいは競合決定を勝ち取った同じ動
作によって確立されたマルチパス接続によってブロック
されるかにかかわらず、パスが成功しなかったことを示
す拒絶信号で応答される。同じ出力ポートへの接続を確
立するために２つ以上の選択が同時に同じスイッチに到
着するならば、競合するうちひとつが接続を勝ち取り他
は拒絶される。拒絶は、送信ノード１０からＭＰスイッ
チ１０への最初の接続を除いて、成功しなかったマルチ
パスの接続を解除する。ポート１はこの点に関して異な
った扱いを受け、すべてのマルチパスの試みが拒絶さ
れ、どのパスも現時点で使用不能で再試行は後に行わな
ければならないことが示されるときだけ、拒絶表示を受
け取る。
【００５２】送信ノード１０は、ネットワーク階層に基
づくあらゆるタスクの開始時に一度だけソフトウェアの
経路制御ワードをアセンブルする。送信ノードは、ソフ
トウェア参照テーブルにこれらのマルチパス経路制御ワ
ードを保存し、メッセージ伝逹の最初の部分としてこれ
らのワードを設定する。ソフトウェアから、あらゆるメ
ッセージ伝送のためにパス指定情報を追加するタスクを
取り除くために、ハードウェア・テーブルまたは経路指
定キャッシュを使用することができる。
【００５３】すべての作業がルックアップ・テーブルに
基づいて送信ノードで前もって実行されているので、あ
らゆるＭＰスイッチ内で実行される経路指定は非常に単
純である。送信ノードは、すべてゼロのデッド・フィー
ルド・ワードによって互いに分離された１６ビットの経
路制御ワードを送信する。デッド・フィールド・ワード
は、データ・スキュー問題を扱い、ネットワークの各ス
テージで非同期競合を解決するためにすべてのスイッチ
・ステージに無活動の（デッド）時間を与える。各スイ
ッチ・ステージで接続を確立するのに必要な時間は、経
路制御ワード足すデッド・フィールドを処理するのに必
要な時間である。それぞれは、ネットワークに１６ビッ
ト・ワードを順次送り出す伝送クロックの速度で、１つ
のクロックタイムでＭＰスイッチによって非常に速く処
理される。好ましい実施例では、５０MHZクロックが使
用され、接続は各スイッチ・ステージにおいて４０ナノ
秒で確立される。
【００５４】以上の実施例において発明を実践するもっ
ともよい方法を図で説明したが、本発明はこれに限定さ
れるものではなく、多くの拡張、修正が可能である。そ
してこれらの改善は特許請求の範囲内であることが理解
されなければならない。
【００５５】
【発明の効果】本発明によると、トーラス・スイッチ装
置の経路指定の潜伏時間が低減される。また、本発明は
単一の高速動作でマルチパスを試みる能力を与えるの
で、トーラス・ネットワークの接続時間が改善される。
【図面の簡単な説明】
【図１】 一般的な好ましいマルチパス非同期トーラス
スイッチ装置およびスイッチにつき５つの入出力ポート
を通して２次元のトーラス・ネットワークを実行するた
めに必要なインターフェースを示す図。
【図２】 全面的二重モードでの機能を可能にするマル
チパス・トーラス切換え装置への一般的な好ましい接続
を示す図。
【図３】 本発明によって連絡している複数のノードを
含む並列システムの一般的な好ましい実施例を示す図。
【図４】 デジタル・データを転送するために同時にポ
ートまで連絡する完全に並列のスイッチ手段を提供する
機能を持つ5x5トーラススイッチ装置の、デジタル・デ
ータの単純な流れおよび制御パスの概要ブロック図。
【図５】 並列制御および、１６個の同期データ線上の
本発明のスイッチ装置の5x5実施例に送られる複数の線
連続デジタル・データ情報を生成するための典型的方法
を示す図。
【図６】 ひとつの出力ポートへの発明のスイッチ装置
の5x5実施例のひとつの入力ポートに到着しているディ
ジタル・インターフェース信号を送るための典型的タイ
ミング図。
【図７】 ひとつのノードから他のノードへディジタル
・データを送り出すために、本発明のスイッチ装置を含
むネットワークを通して伝送パスを選択し確立する典型
的方法を示す図。
【図８】 送信ノードから受信ノードに４つのトーラス
・スイッチ・ステージを通してマルチパス方法を使用し
ている経路指定データ・メッセージの典型的経路指定例
を示す図。
【図９】 図８とともに経路指定データ・メッセージの
経路指定例を示す図。
【符号の説明】
１０ トーラス・スイッチ １１ トーラス・スイッチ １２ トーラス・スイッチ ２０ トーラス・スイッチ ２２ トーラス・スイッチ ３２ トーラス・スイッチ Ｎ１１ ノード Ｎ１０ ノード Ｎ１２ ノード Ｎ２０ ノード Ｎ２２ ノード Ｎ３２ ノード
フロントページの続き (72)発明者 アーサー ロバート ウィリアムス アメリカ合衆国 ニューヨーク州 10520 クロトンーオンーハドソン ジョージア レーン 20

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 入出力ポート接続を介して複数のノード
    を結合するためのスイッチ相互接続ネットワーク手段
    と、 並列システムのノードとして働き上記ネットワークへの
    情報を伝送または受信することができる複数のプロセッ
    サおよび入出力機能要素と、 上記複数のノードの間で上記ネットワークを介して情報
    を伝送するためのメッセージ・ヘッダおよびデータから
    なるデータ・メッセージ手段と、 上記データ・メッセージに上記情報を伝送する発信ノー
    ドで付加された巡回冗長コードと、該データ・メッセー
    ジを受け取る受信ノードにおいて同じく生成される巡回
    冗長コードとを比較し、一致すると該データ・メッセー
    ジを受け入れるメッセージ受容手段と、 上記データ・メッセージに上記情報を伝送する発信ノー
    ドで付加された巡回冗長コードと、該データ・メッセー
    ジを受け取る受信ノードにおいて同じく生成される巡回
    冗長コードとを比較し、不一致であると該データ・メッ
    セージを拒絶するメッセージ拒絶手段と、 を備えるマルチパス・トーラス・スイッチ装置。
  2. 【請求項２】 上記ネットワークは、各入力ポートで受
    け取られる入力信号に関して非同期で動作し、接続を確
    立する制御機能を実行するのにクロック入力を必要とせ
    ず、データ・メッセージのバッファリングを用いない請
    求項１に記載の装置。
  3. 【請求項３】 上記入出力ポートが少なくともＺのデー
    タ線および２つの制御線を有する１組のインターフェイ
    スを備え、１つの制御線はデータ・メッセージ伝送を開
    始および終了させるためのもので、他の１つはデータ・
    メッセージの拒絶を信号に出すためのものである請求項
    １に記載の装置。
  4. 【請求項４】 上記スイッチ装置は、１つのスイッチ装
    置の出力ポートを他のスイッチ装置の入力ポートに結合
    して接続することによって拡張することができる請求項
    １に記載の装置。
  5. 【請求項５】 上記スイッチ装置は、自己充足性であ
    り、他の外部インターフェイスまたはクロック発生サポ
    ートを必要とすることなく入出力インターフェイスで受
    け取った接続命令に基づいて入力から出力へのすべての
    接続を行う請求項１に記載の装置。
  6. 【請求項６】 上記スイッチ・ネットワークは、２次元
    トーラス・トポロジに接続され動作する請求項１に記載
    の装置。
  7. 【請求項７】 上記スイッチ装置は、マルチパス入力信
    号が活性化されることによって通常モードで動作するよ
    う命令されることができ、マルチパス・モードは上記ネ
    ットワークを通して２以上のパスにわたって２つのノー
    ドの間に接続を試みる能力と定義される請求項１に記載
    の装置。
JP5248618A 1992-09-17 1993-09-10 マルチパス・トーラス・スイッチ装置 Pending JPH06214966A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/946,203 1992-09-17
US07/946,203 US5408646A (en) 1991-03-29 1992-09-17 Multipath torus switching apparatus

Publications (1)

Publication Number Publication Date
JPH06214966A true JPH06214966A (ja) 1994-08-05

Family

ID=25484108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5248618A Pending JPH06214966A (ja) 1992-09-17 1993-09-10 マルチパス・トーラス・スイッチ装置

Country Status (3)

Country Link
US (1) US5408646A (ja)
EP (1) EP0588104A3 (ja)
JP (1) JPH06214966A (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689719A (en) * 1991-06-28 1997-11-18 Sanyo Electric O., Ltd. Parallel computer system including processing elements
JPH06290158A (ja) * 1993-03-31 1994-10-18 Fujitsu Ltd 再構成可能なトーラス・ネットワーク方式
PT728748E (pt) * 1993-12-28 2002-06-28 Shionogi & Co Novos derivados da benzodiazepina
EP0701346A3 (de) * 1994-09-09 2000-04-12 ABBPATENT GmbH Verfahren zur konsistenten Nachrichtenübertragung
GB2293468B (en) * 1994-09-21 1999-09-29 Sony Uk Ltd Data processing systems
US5682478A (en) * 1995-01-19 1997-10-28 Microsoft Corporation Method and apparatus for supporting multiple, simultaneous services over multiple, simultaneous connections between a client and network server
US6108689A (en) * 1996-10-11 2000-08-22 International Business Machines Corporation Method and system for processing messages in a distributed computing environment
KR100250437B1 (ko) 1997-12-26 2000-04-01 정선종 라운드로빈 중재 및 적응 경로 제어를 수행하는경로제어 장치
US6754207B1 (en) * 1998-01-20 2004-06-22 Interactic Holdings, Llc Multiple-path wormhole interconnect
US6557069B1 (en) 1999-11-12 2003-04-29 International Business Machines Corporation Processor-memory bus architecture for supporting multiple processors
US6526469B1 (en) 1999-11-12 2003-02-25 International Business Machines Corporation Bus architecture employing varying width uni-directional command bus
US6513091B1 (en) 1999-11-12 2003-01-28 International Business Machines Corporation Data routing using status-response signals
US6643752B1 (en) * 1999-12-09 2003-11-04 Rambus Inc. Transceiver with latency alignment circuitry
US7363422B2 (en) 2000-01-05 2008-04-22 Rambus Inc. Configurable width buffered module
US6502161B1 (en) * 2000-01-05 2002-12-31 Rambus Inc. Memory system including a point-to-point linked memory subsystem
US7404032B2 (en) * 2000-01-05 2008-07-22 Rambus Inc. Configurable width buffered module having switch elements
US7017002B2 (en) * 2000-01-05 2006-03-21 Rambus, Inc. System featuring a master device, a buffer device and a plurality of integrated circuit memory devices
US7356639B2 (en) 2000-01-05 2008-04-08 Rambus Inc. Configurable width buffered module having a bypass circuit
US7266634B2 (en) 2000-01-05 2007-09-04 Rambus Inc. Configurable width buffered module having flyby elements
DE10001874A1 (de) * 2000-01-18 2001-07-19 Infineon Technologies Ag Multi-Master-Bus-System
US7152178B1 (en) * 2001-03-22 2006-12-19 Emc Corporation Method and system for detecting path failure and performing input/output recovery in a multi-path input/output system
US20020178227A1 (en) * 2001-05-25 2002-11-28 International Business Machines Corporation Routing instant messages using configurable, pluggable delivery managers
US6766482B1 (en) 2001-10-31 2004-07-20 Extreme Networks Ethernet automatic protection switching
US20060036790A1 (en) * 2004-08-10 2006-02-16 Peterson Beth A Method, system, and program for returning attention to a processing system requesting a lock
US7743180B2 (en) * 2004-08-10 2010-06-22 International Business Machines Corporation Method, system, and program for managing path groups to an input/output (I/O) device
US7487403B2 (en) * 2004-11-12 2009-02-03 International Business Machines Corporation Method for handling a device failure
US7581079B2 (en) * 2005-03-28 2009-08-25 Gerald George Pechanek Processor composed of memory nodes that execute memory access instructions and cooperate with execution nodes to execute function instructions
US11328764B2 (en) 2005-09-26 2022-05-10 Rambus Inc. Memory system topologies including a memory die stack
US7464225B2 (en) 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US7562271B2 (en) * 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US7728841B1 (en) * 2005-12-19 2010-06-01 Nvidia Corporation Coherent shader output for multiple targets
US7620841B2 (en) * 2006-01-19 2009-11-17 International Business Machines Corporation Re-utilizing partially failed resources as network resources
JP4810544B2 (ja) * 2008-01-11 2011-11-09 シャープ株式会社 通信装置、通信方法、通信プログラム、および記録媒体
JP2009245379A (ja) * 2008-03-31 2009-10-22 Hitachi Ltd ストレージシステム及びストレージシステムの制御方法
US8108467B2 (en) * 2008-06-26 2012-01-31 International Business Machines Corporation Load balanced data processing performed on an application message transmitted between compute nodes of a parallel computer
US8387064B2 (en) 2008-10-09 2013-02-26 International Business Machines Corporation Balancing a data processing load among a plurality of compute nodes in a parallel computer
US8959245B2 (en) * 2008-11-25 2015-02-17 Broadcom Corporation Multiple pathway session setup to support QoS services
US8819272B2 (en) 2010-02-11 2014-08-26 Massachusetts Institute Of Technology Multiprocessor communication networks
DE102014117381A1 (de) * 2014-11-27 2016-06-02 Carl Zeiss Microscopy Gmbh Verfahren und Vorrichtung zur Weiterleitung von Daten
US10606779B2 (en) * 2016-09-16 2020-03-31 Altera Corporation Methods and apparatus for performing partial reconfiguration in a pipeline-based network topology
US10963003B2 (en) 2017-10-20 2021-03-30 Graphcore Limited Synchronization in a multi-tile processing array
GB2569275B (en) 2017-10-20 2020-06-03 Graphcore Ltd Time deterministic exchange
GB2569276B (en) 2017-10-20 2020-10-14 Graphcore Ltd Compiler method
GB201717295D0 (en) 2017-10-20 2017-12-06 Graphcore Ltd Synchronization in a multi-tile processing array
GB2569268B (en) 2017-10-20 2020-09-09 Graphcore Ltd Controlling timing in computer processing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01204542A (ja) * 1988-02-10 1989-08-17 Mitsubishi Electric Corp データ伝送方式
JPH03505035A (ja) * 1989-02-16 1991-10-31 グラマン　エアロスペース　コーポレーション 超高速エラー検出ネットワーク

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933933A (en) * 1986-12-19 1990-06-12 The California Institute Of Technology Torus routing chip
GB8724208D0 (en) * 1987-10-15 1987-11-18 Newman P Self-routing switching element
US5105424A (en) * 1988-06-02 1992-04-14 California Institute Of Technology Inter-computer message routing system with each computer having separate routinng automata for each dimension of the network
US5181017A (en) * 1989-07-27 1993-01-19 Ibm Corporation Adaptive routing in a parallel computing system
US5218676A (en) * 1990-01-08 1993-06-08 The University Of Rochester Dynamic routing system for a multinode communications network

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01204542A (ja) * 1988-02-10 1989-08-17 Mitsubishi Electric Corp データ伝送方式
JPH03505035A (ja) * 1989-02-16 1991-10-31 グラマン　エアロスペース　コーポレーション 超高速エラー検出ネットワーク

Also Published As

Publication number Publication date
EP0588104A3 (en) 1997-01-29
US5408646A (en) 1995-04-18
EP0588104A2 (en) 1994-03-23

Similar Documents

Publication Publication Date Title
JPH06214966A (ja) マルチパス・トーラス・スイッチ装置
US5404461A (en) Broadcast/switching apparatus for executing broadcast/multi-cast transfers over unbuffered asynchronous switching networks
US6215412B1 (en) All-node switch-an unclocked, unbuffered, asynchronous switching apparatus
US5404537A (en) Priority interrupt switching apparatus for real time systems
US5617547A (en) Switch network extension of bus architecture
US5384773A (en) Multi-media analog/digital/optical switching apparatus
US5495474A (en) Switch-based microchannel planar apparatus
EP0410568B1 (en) Adaptive routing in networks
US5175733A (en) Adaptive message routing for multi-dimensional networks
US5347450A (en) Message routing in a multiprocessor computer system
US5444705A (en) Dual priority switching apparatus for simplex networks
JP2604967B2 (ja) 適応交換装置
US5920704A (en) Dynamic routing switch apparatus with clocked signal regeneration
US5922063A (en) Automatic hardware message header generator
US6226683B1 (en) Increasing probability multi-stage network
EP0506135A2 (en) Multi-sender/switching apparatus for status reporting over unbuffered asynchronous multi-stage networks
EP0588021A2 (en) Switch-based personal computer interconnection apparatus
EP0651336A1 (en) Switch network extension of bus architecture
JP2750314B2 (ja) 非バッファ式交換装置
JP2559952B2 (ja) 同報及び多報交換網