JP2009245379A - ストレージシステム及びストレージシステムの制御方法 - Google Patents

Abstract

【課題】第１のストレージサブシステムに第２のストレージサブシステムが外部接続されたストレージシステム及びストレージシステムの制御方法を提供する。
【解決手段】上位計算機がアクセスする第１の論理ボリュームを備える第１のストレージサブシステムは、上位計算機からの第１の論理ボリュームへのＩ／Ｏを、第１のストレージサブシステムに接続され、第１の論理ボリュームにマッピングされる第２の論理ボリュームへ転送する複数の論理パスと、複数の論理パスへの前記Ｉ／Ｏの転送モードと、を定義する定義情報を備えるメモリと、定義情報に基づいて、Ｉ／Ｏの転送を制御するコントローラと、を備え、複数の論理パスのうち少なくとも２以上の論理パスはアクティブとして定義され、コントローラは、アクティブに設定された少なくとも２以上の論理パスに前記Ｉ／Ｏを転送する。
【選択図】図２

Description

本発明はストレージシステムに関するものであり、特に、第１のストレージサブシステムに第２のストレージサブシステムが外部接続されたストレージシステム及びストレージシステムの制御方法に関するものである。

データ量やトラフィック量の増加によって急変するシステム環境に対応するため、既存のストレージサブシステムにストレージサブシステムを外部接続する複合型ストレージシステムが存在する。

この複合型ストレージシステムは、特開２００６−１７８８１１号公報に記載されているように、第１のストレージサブシステムのボリュームを仮想化し、仮想化ボリュームに第２のストレージサブシステムの記憶領域を対応させ、上位計算機から第１のストレージサブシステムの仮想化ボリュームへ発行されたＩ／Ｏを第２のストレージサブシステムに転送してその記憶領域にデータを保存する。これにより、上位装置に対する第１のストレージサブシステムの記憶容量を拡張することができる。

第１のストレージサブシステムと第２のストレージサブシステムとの間に定義されている複数の論理パスの制御方法として、既述の特開２００６−１７８８１１号には、複数のパスのうちプライマリパスを利用して第１のストレージサブシステムが第２のストレージサブシステムのボリュームにＩ／Ｏを発行することが記載されている。

プライマリパスに障害が発生した場合には、Ｉ／Ｏを通過させる権限であるＩ／Ｏ制御権をプライマリパスから優先度の高い順に他のパスに切り替えることが記載されている。ちなみに、このように単一パスを介してＩ／Ｏが転送される方式をシングルパスモードという。

これに対して、第１のストレージサブシステムと第２のストレージサブシステム間の複数のパスに、第１のストレージサブシステムがＩ／Ｏを分散して発行するラウンドロビン方式を採用するものはマルチパスモードとして知られている。

なお、特開２００７−２６５２４３号公報には、ホスト計算機とストレージシステムとを備える計算機システムに関し、ホスト計算機とストレージシステムとを接続する論理パスを切り替える技術が記載されている。
特開２００６−１７８８１１号公報 特開２００７−２６５２４３号公報

第１のストレージサブシステムの仮想ボリュームから第２のストレージサブシステムの外部ボリュームへのＩ／Ｏ転送について定義された論理パスの制御方式として、アクティブパス／パッシブパス方式が第２のストレージサブシステム採用されている場合、既述のマルチパスモードをストレージサブシステム間のＩ／Ｏ転送に適用すると、Ｉ／Ｏ制御権を有しているアクティブパスとＩ／Ｏ制御権が無いパッシブパスに同時にＩ／Ｏが発行されてしまい、Ｉ／Ｏ制御権の切り替えが頻発し、外部ボリュームへ対して発行されたＩ／Ｏに対する応答性が低下するという問題があった。

したがって、従来のシステムでは、第１のストレージサブシステムと第２のストレージサブシステム間のＩ／Ｏの転送は、既述のシングルパスモードに固定されていた。しかしながら、シングルパスモードによる制御方式では、第２のストレージサブシステムは、第１のストレージサブシステムから送られるＩ／Ｏに対する応答性能を十分に発揮することができない。

そこで、本発明は、第１のストレージサブシステムに第２のストレージサブシステムが外部接続されたストレージシステムにおいて、第２のストレージサブシステムの外部ボリュームへ発行されるＩ／Ｏの応答性を向上させてなるストレージシステム及びその制御方法を提供することを目的とするものである。

本発明の他の目的は、第２のストレージサブシステムから第１のストレージサブシステムにマッピングされている外部ボリュームへのＩ／Ｏ転送に関連する複数の論理パスがアクティブパスとして定義されていても、第１のストレージサブシステムから外部ボリュームへ発行されるＩ／Ｏに対する第２のストレージサブシステムの応答性能を向上できるストレージシステム及びストレージシステムの制御方法を提供することにある。

前記目的を達成するために、本発明は、第１のストレージサブシステムに第２のストレージサブシステムが外部接続されたストレージシステムにおいて、第２のストレージサブシステムの外部ボリュームへの論理パスとしてそれぞれアクティブに定義された複数の論理パスがあり、第１のストレージサブシステムはこれらアクティブに設定された複数の論理パスにＩ／Ｏをラウンドロビンで発行することを特徴とするものである。

本発明によれば、第１のストレージサブシステムに第２のストレージサブシステムが外部接続されたストレージシステムにおいて、第２のストレージサブシステムの外部ボリュームへ発行されるＩ／Ｏの応答性を向上することができる。

次に本発明を実施するための実施形態について説明する。図１は、本発明の一実施例に係るストレージシステムの構成を示すブロック図である。上位装置としてのホスト装置１０は、例えば、ＣＰＵ（Central Processing Unit）やメモリ等の情報処理資源を備えたコンピュータ装置であり、例えば、パーソナルコンピュータ、ワークステーション、メインフレーム等として構成される。

ホスト装置１０には、例えば、第１のストレージサブシステム２０が提供する記憶領域を使用するデータベースソフトウェア等のアプリケーションプログラム１１と、通信ネットワークＣＮ１を介して第１のストレージサブシステム２０にアクセスするためのアダプタ１２とが設けられている。

ホスト装置１０は、スイッチ回路ＳＷを備えて構成される通信ネットワークＣＮ１を介して第１のストレージサブシステム２０に接続されている。通信ネットワークＣＮ１としては、例えば、ＬＡＮ、ＳＡＮ、インターネット、専用回線、公衆回線等を場合に応じて適宜用いることができる。ＬＡＮを介するデータ通信は、例えば、TCP/IP（Transmission Control Protocol/Internet Protocol）プロトコルに従って行われる。

ホスト装置１０がＬＡＮを介して第１のストレージサブシステム２０に接続される場合、ホスト装置１０は、ファイル名を指定してファイル単位でのデータ入出力を要求する。

一方、ホスト装置１０がＳＡＮを介して第１のストレージサブシステム２０等に接続される場合、ホスト装置１０は、ファイバチャネルプロトコルに従って、複数のディスク記憶装置（ディスクドライブ）により提供される記憶領域のデータ管理単位であるブロックを単位としてデータ入出力を要求する。通信ネットワークＣＮ１がＬＡＮである場合、アダプタ１２は、例えばＬＡＮ対応のネットワークカードである。通信ネットワークＣＮ１がＳＡＮの場合、アダプタ１２は、例えばホストバスアダプタである。

スイッチ回路ＳＷは通信ネットワークに接続されたルータや交換機を備えて構成されている。スイッチ回路ＳＷは、第１のストレージサブシステム２０のエクスターナルポート２１Ａ又は２１Ｂに、第２のストレージサブシステム４０のターゲットポート４１を接続する。ポート及びスイッチ回路にはネットワーク上のアドレスが設定されている。符号４０Ａは第２のストレージサブシステムに分類される他の筐体である。

第１のストレージサブシステム２０は、後述のように、第２のストレージサブシステム４０の有する記憶資源を自己の論理ボリューム（Logical Unit）としてホスト装置１０に提供するものである。

第１のストレージサブシステム２０は、コントローラ部と記憶装置部とに大別することができ、コントローラ部は、例えば、複数のチャネルアダプタ（ＣＨＡ）２１と、複数のディスクアダプタ（ＤＫＡ）２２と、サービスプロセッサ（ＳＶＰ）２３と、キャッシュメモリ２４と、共有メモリ２５と、接続部２６とを備えている。

チャネルアダプタ（ＣＨＡ）２１は、ホスト装置１０との間のデータ通信を行う。他のチャネルアダプタ２１は、第１のストレージサブシステムのエクスターナルポート２１Ａ、第２のストレージサブシステムのターゲットポート４１を介して、第２のストレージサブシステム４０の論理ボリュームとデータ通信を行うものである。

各チャネルアダプタ２１は、それぞれマイクロプロセッサやメモリ等を備えたマイクロコンピュータシステムとして構成されており、ホスト装置１０から受信した各種コマンドを解釈して実行する。

各チャネルアダプタ２１には、それぞれを識別するためのネットワークアドレス（例えば、ＩＰアドレスやＷＷＮ）が割り当てられているので、各チャネルアダプタ２１は、それぞれが個別にＮＡＳ（Network Attached Storage）として振る舞うことができるようになっている。

複数のホスト装置１０が存在する場合、各チャネルアダプタ２１はホスト装置毎に設けられ、各ホスト装置１０からの要求をそれぞれ個別に受け付けることができるように構成されている。ホスト装置とチャネルアダプタはネットワークを介することなく直接接続されてもよい。

ディスクアダプタ（ＤＫＡ）２２は、記憶装置３０の記憶デバイス３１，３２との間のデータ授受を行うものである。各ディスクアダプタ２２は、記憶デバイス３１，３２に接続するための通信ポート２２Ａを備えている。

また、ディスクアダプタ２２は、マイクロプロセッサやメモリ等を備えたマイクロコンピュータシステムとして構成されている。ディスクアダプタ２２は、チャネルアダプタ２１がホスト装置１０から受信したデータを、ホスト装置１０からのリクエストに基づいて、所定の記憶デバイス３１，３２の所定のアドレスに書込み、また、ホスト装置１０からのリクエストに基づいて、所定の記憶デバイス３１，３２の所定のアドレスからデータを読み出し、ホスト装置１０に送信する。

記憶デバイス３１，３２との間でデータ入出力を行う場合、各ディスクアダプタ２２は、論理的なアドレスを物理的なアドレスに変換する。各ディスクアダプタ２２は、記憶デバイス３１，３２がRAIDに従って管理されている場合は、RAID構成に応じたデータアクセスを行う。

サービスプロセッサ（ＳＶＰ）２３は、装置全体の作動を制御するものである。ＳＶＰ２３には、例えば、管理用クライアント（図示せず）が接続される。ＳＶＰ２３は、装置内の障害発生を監視して管理用クライアントに表示させたり、管理用クライアントからの指令に基づいて記憶ディスクの閉塞処理等を指示するようになっている。管理用クライアントは、例えばJAVA（登録商標）アプレット上に管理用プログラムが実装して構成されている。

キャッシュメモリ２４は、ホスト装置１０から受信したデータや、記憶デバイス３１，３２から読み出したデータを一時的に記憶するものである。

共有メモリ２５には、第1のストレージサブシステムの作動に使用するための制御情報等が格納される。また、共有メモリ２５には、ワーク領域が設定されるほか、外部ストレージサブシステムの情報を管理するテーブルが格納されている。

キャッシュメモリ１３０と共有メモリ１４０とは、それぞれ別々のメモリとして構成することもできるし、同一のメモリの一部の記憶領域をキャッシュ領域として使用し、他の記憶領域を制御領域として使用することもできる。なお、記憶デバイス３１，３２のいずれか１つあるいは複数を、キャッシュ用のディスクとして使用してもよい。

接続部２６は、各チャネルアダプタ２１，各ディスクアダプタ２２，ＳＶＰ２３，キャッシュメモリ２４，共有メモリ２５を相互に接続させる。接続部２６は、例えば、高速スイッチング動作によってデータ伝送を行う超高速クロスバスイッチ等のような高速バスとして構成することができる。

記憶装置３０は、複数の記憶デバイス３１を備えている。記憶デバイス３１としては、例えば、ハードディスク、フレキシブルディスク、磁気テープ、半導体メモリ、光ディスク等のようなデバイスを用いることができる。

また、例えば、FC（Fibre Channel）ディスクやSATA（Serial AT Attachment）ディスク等のように、異種類のディスクを記憶装置３０内に混在させることもできる。

記憶装置３０内に点線で示される記憶デバイス３２は、第２のストレージサブシステム４０の有する記憶デバイス４２を第１のストレージサブシステム２０側に取り込んだ状態を示すものである。即ち、第１のストレージサブシステム２０から見て外部に存在する記憶デバイス４２の記憶領域を、第１のストレージサブシステム２０の内部記憶デバイスかのようにホスト装置が認識できるようにし、ホスト装置１０が外部記憶デバイス４２の記憶資源を利用できるようにしたものである。

このことは、第1のストレージサブシステム２０内の中間論理記憶領域である仮想論理ボリュームに第２のストレージサブシステム４０の論理ボリュームをマッピングすることにより可能になる。

キャッシュメモリ２４の記憶空間を利用して、仮想論理ボリュームが構築される。第1のストレージサブシステム２０に形成された仮想論理ボリュームは、第1のストレージサブシステム２０内の実論理ボリュームとともにホスト装置１０に認識される。

第２のストレージサブシステム４０は、通信ポート（ターゲットポート）４１と記憶デバイス４２とを備えている。このほか、チャネルアダプタやディスクアダプタ等を備えることもできる。

第２のストレージサブシステム４０は、スイッチ回路ＳＷを介して第１のストレージサブシステム２０に接続されており、第２のストレージサブシステム４０の記憶デバイス４２は、第１のストレージサブシステム２０の内部記憶デバイスとして扱われるようになっている。スイッチ回路ＳＷには複数の外部ストレージサブシステム４０Ａを接続可能である。

次に、第１のストレージサブシステム２０から第２のストレージサブシステム４０へのＩ／Ｏの発行や転送を制御するシステムについて説明する。図２はこのシステムを説明するためのブロック図である。

第１のストレージサブシステム２の複数のＣＨＡのうちの第１のＣＨＡコントローラ２１−１のエクスターナルポート＃１とスイッチＳＷとの間に第１の物理的パスＳ1が設定され、同様にして、第２、第３、及び第４のＣＨＡコントローラのエクスターナルポートとスイッチＳＷとの間に第２、第３、及び第４の物理パスＳ２、Ｓ３、そしてＳ５が形成されている。エクスターナルポートはコマンドの発行をサポートする。

一方、第２のストレージサブシステム４０の第１のターゲットポート４１Ａとスイッチとの間にも第５の物理パスＴ１が形成されている。第２、第３、及び第４のターゲットポート４１Ｂ，４１Ｃ，４１ＤとスイッチＳＷとの間にも、同様に第６、第７、第８の物理パスＴ２，Ｔ３，Ｔ４が形成されている。ターゲットポートはエクスターナルポートから発行されたコマンドを受領するポートである。

第２のストレージサブシステム４０は記憶デバイスの物理的な記憶領域が割り当てられる、既述の外部ボリュームとしての論理ボリューム（ＬＤＥＶ）を備えている。論理ボリューム（ＬＤＥＶ）には複数の論理ユニット（ＬＵ）がマッピングされ、各論理ユニットは論理ユニットナンバー（ＬＵＮ）によって区別されている。

第２のストレージサブシステムのメモリには、ターゲットポート４１Ａに論理ユニットＬＵＮ１をマッピングし、ターゲットポート４１Ｂに論理ユニットＬＵＮ２をマッピングし、ターゲットポート４１Ｃに論理ユニットＬＵＮ３をマッピングし、そして、ターゲットポート４１Ｄに論理ユニットＬＵＮ４をマッピングする制御情報が登録されている。

なお、第２のストレージサブシステムのメモリには、論理ボリューム（ＬＤＥＶ）に複数の論理ユニット（ＬＵＮ１−４）をマッピングする制御情報も登録されている。

さらに、第２のストレージサブシステムのメモリに登録された制御テーブルには、論理ユニット（ＬＵＮ１）と論理ボリューム（ＬＤＥＶ）との間の論理パスＰＡ１、そして、論理ユニット（ＬＵＮ２）と論理ボリューム（ＬＤＥＶ）との間の論理パスＰＡ２がそれぞれアクティブパスとして登録されている。

一方、論理ユニットＬＵＮ３と論理ボリューム（ＬＤＥＶ）との間の論理パスＰＡ３、そして、論理ユニットＬＵＮ４と論理ボリューム（ＬＤＥＶ）との間の論理パスＰＡ４がそれぞれパッシブパスとして登録されている。

ここで、アクティブパスＰＡ１，ＰＡ２は、第１のストレージサブシステム２０のＣＨＡのエクスターナルポートから第２のストレージサブシステムのターゲットポート、そして、論理ユニットを経由したアクセス(Ｉ／Ｏ)を論理ボリューム（ＬＤＥＶ）まで通行させるパスであり、一方、パッシブパスＰＡ３，ＰＡ４はこのＩ／Ｏ転送に寄与しないパスである。

パッシブパスはアクティブパスの交代パスとなるものであって、アクティブパスに至る経路に障害によって閉塞されるなどの不都合が発生すると、Ｉ／Ｏの制御権がアクティブパスから委譲されて、アクティブパスが回復するまでＩ／Ｏ転送を実行する。

論理ボリューム（ＬＤＥＶ）への論理パスがアクティブか、或いはパッシブかは、管理装置によって第２のストレージサブシステムの共有メモリに設定される。第２のストレージサブシステムのコントローラは共有メモリの制御テーブルに基づいて、論理ユニットＬＵＮと論理ボリューム（ＬＤＥＶ）間の論理パスを制御する。

第２のストレージサブシステム４０のコントローラのこの機能は、例えば、ターゲットポートを備えるＣＨＡによって達成される。アクティブパスに障害が発生した場合、コントローラは管理プログラムに基づいてアクティブパスからパッシブパスにＩ／Ｏの制御権を移す処理を行う。

図２に示すシステムでは、第１のストレージサブシステムから発行されたＩ／Ｏが論理ボリューム（ＬＤＥＶ）に至る論理パスは次のように合計で８パスが設定可能である。

すなわち、物理パスＳ１−物理パスＴ１−ＬＵＮ１−ＰＡ１−（ＬＤＥＶ）、物理パスＳ１−物理パスＴ２−ＬＵＮ２−ＰＡ２−（ＬＤＥＶ）、物理パスＳ２−物理パスＴ１−ＬＵＮ１−ＰＡ１−（ＬＤＥＶ）、物理パスＳ２−物理パスＴ２−ＬＵＮ２−ＰＡ２−（ＬＤＥＶ）、物理パスＳ３−物理パスＴ３−ＬＵＮ３−ＰＡ３−（ＬＤＥＶ）、物理パスＳ３−物理パスＴ４−ＬＵＮ４−ＰＡ４−（ＬＤＥＶ）、物理パスＳ４−物理パスＴ３−ＬＵＮ３−ＰＡ３−（ＬＤＥＶ）、そして、物理パスＳ４−物理パスＴ４−ＬＵＮ４−ＰＡ４−（ＬＤＥＶ）が８つの論理パスである。

第１のストレージサブシステムの管理装置２３は、この８つの論理パスのうち所定の論理パスに、第１のストレージサブシステムから第２のストレージサブシステムの外部ボリュームに至る論理パスを設定する。

この論理パスの定義は共有メモリ２５の制御テーブルＴｍに登録される。図３には制御テーブルＴｍの一例の詳細が示されている。第１のストレージサブシステム２０は、第２のストレージサブシステム４０から必要な情報を入手してこのテーブルを作成し、これを共有メモリ２５に登録する。

この制御テーブルのＶＤＥＶ＃は第２のストレージシステムの外部デバイスを第１のストレージシステムの内部ボリュームにマッピングするための、第１のストレージシステムの仮想デバイスである。

有効パスビットマップは、第１のストレージサブシステム２０から第２のストレージサブシステムの論理ボリューム（ＬＤＥＶ）までの論理パスの設定状況に対応するものである。有効パスビットマップの合計ビット数は、この論理パスとして設定可能なパス数を示している。図２のシステムでは、論理パスとして既述のとおり、合計で８パスの設定が可能であるため、合計ビット数は８である。

そして、後述のとおり、図２のシステムでは、外部ボリューム（ＬＤＥＶ）への論理パスとして合計で４つの論理パスが設定されるために、４つのビットにフラグ“１”がセットされている。

外部パスモードは、第２のストレージサブシステム内の外部ボリューム（ＬＤＥＶ）へのパスの制御方式を示すものである。図２のシステムでは、外部ボリュームへの複数の論理パスがＩ／Ｏ制御権の有無に基づいて制御されるために、ここにＡＰ（アクティブパス／パッシブパス）が登録される。

なお、外部ボリュームへの論理パスの制御方式としては、このほかに既述のシングルパスモードとマルチパスモードがある。

設定パスモードとは、第１のストレージサブシステムが第２のストレージサブシステムの外部ボリューム（ＬＤＥＶ）にＩ／Ｏを発行するときの制御方式であり、シングルパスモード、パルスパスモード、或いはＡＰＬＢ（Active Passive Load Balancing）モードがある。

ここでのシングルパスモードとは、第１のストレージサブシステム２０が８パスのうちのいずれかの論理パスにＩ／Ｏを発行するモードであり、マルチパスモードとは、第１のストレージサブシステムが全ての論理パスに負荷を分散させながらＩ／Ｏを発行するモードであり、ＡＰＬＢとは、複数のアクティブパス（ＰＡ１とＰＡ２）に対してＩ／Ｏをラインドロビンで発行するモードである。第１のストレージサブシステムは第２のストレージサブシステムの外部ボリュームへの論理パスにアクティブパス／パッシブパスが設定されていることを検出して、制御テーブルにＡＰＬＢを設定する。

デバイス識別情報はＶＤＥＶ＃を構成する記憶デバイスを識別する情報である。そして、容量はＶＤＥＶの全記憶容量であり、デバイス種別はデバイスの種類(ディスク或いはテープなど)を示すものである。

制御テーブルのうちの外部接続パス情報部は、第１のストレージサブシステムから外部ボリューム（ＬＤＥＶ）への論理パスの定義内容を説明するものであり、そのパス＃は論理パスのエントリである。エクスターナルポート＃は論理パスに対応するエクスターナルポートのエントリである。ＷＷＮはエクスターナルポートを識別するワールドワイドネームである。ＬＵＮはエクスターナルポートにマッピングされた論理ユニットである。

外部側Ａ／Ｐは、論理パスがアクティブパスかパッシブパスに対応するかを区別する、第２のストレージサブシステム側の設定である。設定Ａ／Ｐは、第１のストレージサブシステム側での設定である。第１のストレージサブシステムが既述のＡＰＬＢモードを採用するときには、第１のストレージサブシステムは外部Ａ／Ｐの設定に合わせてアクティブ又はパッシブを決定する。

状態は論理パスのステータスである。“Normal”は論理パスが正常であり、Ｉ／Ｏの転送が正常であることを示している。“Passive”はＩ／Ｏの転送は行われていないが、論理パスが正常な状態であることを示している。

なお、既述したように論理パスに“Active”が設定されていると、この論理パスはＩ／Ｏを転送する権利（Ｉ／Ｏ制御権）を備えていることになり、“Passive”が設定されている論理パスはＩ／Ｏ制御権を備えていないが、アクティブパスに障害が発生した場合には、Ｉ／Ｏ制御権の移譲を受けることを示している。優先度はシングルパスモードにおける優先度を示している。

図３の制御テーブルには論理パスとして、Ｐ１−Ｐ４の４つの論理パスが設定されている。論理パスＰ１は、エクスターナルポート２１−１（＃１）、物理パスＳ１、物理パスＴ１、ターゲットポート４１Ａ（ＷＷＮ＝Ａ）、論理ユニット（ＬＵＮ１）、及び、アクティブパスＰＡ１を順にＩ／Ｏが通過して外部ボリューム（ＬＤＥＶ）に至るパスである。

論理パスＰ２は、エクスターナルポート２１−２（＃２）、物理パスＳ２、物理パスＴ２、ターゲットポート４１Ｂ（ＷＷＮ＝Ａ’）、論理ユニット（ＬＵＮ２）、及び、アクティブパスＰＡ２を順にＩ／Ｏが通過して外部ボリューム（ＬＤＥＶ）に至るパスである。

論理パスＰ３は、エクスターナルポート２１−３（＃３）、物理パスＳ３、物理パスＴ３、ターゲットポート４１Ｃ（ＷＷＮ＝Ｂ）、論理ユニット（ＬＵＮ３）、及び、パッシブパスＰＡ３を順にＩ／Ｏが通過して外部ボリューム（ＬＤＥＶ）に至るパスである。

論理パスＰ４は、エクスターナルポート２１−４（＃４）、物理パスＳ４、物理パスＴ４、ターゲットポート４１Ｄ（ＷＷＮ＝Ｂ’）、論理ユニット（ＬＵＮ４）、及び、パッシブパスＰＡ４を順にＩ／Ｏが通過して外部ボリューム（ＬＤＥＶ）に至るパスである。これら複数の論理パスは、図３に示すように、エクスターナルポート番号、ターゲットポートのＷＷＮと、論理ユニットナンバー（ＬＵＮ）によって互いに区別される。この項目は管理装置２３を介したユーザからの入力によって登録される。

図２の実施形態の動作を図３に即して説明すると、第１のストレージサブシステム４０が図３の制御テーブルの論理パスＰ１とＰ２の定義を参照して、これら論理パスに同時にＩ／Ｏを転送する。

その際、Ｉ／Ｏは、エクスターナルポート２１−１から物理パスＳ１へ、そして、エクスターナルポート２１−2から物理パスＳ2へと、符号１００の曲線で示されるように同時に発行される。

スイッチはコマンドを参照して、Ｉ／Ｏを図３に示すルートに沿うように転送する。すなわち、第１のストレージサブシステムのエクスターナルポート２１−１、２１−２からマルチパスモードで出力されたＩ／Ｏは、エクスターナルポート２１−１、物理パスＳ1、物理パスＴ１、ターゲットポート４１Ａ、論理ユニット（ＬＵＮ１）、そしてアクティブパスＰＡ１を順に追加して外部ボリューム（ＬＤＥＶ）に転送され、一方、Ｉ／Ｏがエクスターナルポート２１−２、物理パスＳ２、物理パスＴ２、ターゲットポート４１Ｂ、論理ユニット（ＬＵＮ２）、そして、アクティブパスＰＡ２を順に通過して外部ボリューム（ＬＤＥＶ）に転送される。

図３において、論理パスＰ１と論理パスＰ２はいずれもアクティブパスとして定義されているために、これらパスにＩ／Ｏが同時に送られてもＩ／Ｏ制御権の切り替えが発生しない。このように、第１のストレージサブシステムは外部ボリュームへの複数のアクティブ設定された論理パスにマルチパスモードでＩ／Ｏを転送することができるために、第２のストレージサブシステムのＩ／Ｏの転送に対する応答性を向上することができる。

なお、論理パスＰＡ３とＰＡ４はパッシブパスとして定義されているために、アクティブに設定された論理パスが閉塞される以前では、パッシブパスに対してＩ／Ｏは発行されない。

図４は、外部ストレージサブシステム４０の記憶デバイスを第１のストレージサブシステム２０の仮想ボリュームにマッピングする過程で、図３の制御テーブルを作成するための処理の要部を示すフローチャートである。なお、Ｓ４００の処理はタイムチャート４０６によって詳細に説明されている。

Ｓ４００において、第１のストレージサブシステムは第２のストレージサブシステムから各種情報を取得する。すなわち、第１のストレージサブシステム２０は、チャネルアダプタ２１のエクスターナルポート（２１Ａ）からスイッチ回路ＳＷを介して、第２のストレージサブシステム４０にログインする（Ｓ１００）。

第２のストレージサブシステム４０が、第１のストレージサブシステム２０のログインに対して応答を返すことにより、ログインが完了する（Ｓ１０２）。

次に、第１のストレージサブシステム２０は、例えば、SCSI（Small Computer System Interface）規格で定められている照会コマンド（inquiryコマンド）などを、第２のストレージサブシステムに送信し(Ｓ１０４)、第２のストレージサブシステム４０の有する詳細な情報（装置名、製番、（ＬＤＥＶ）＃、“Active”/“Passive”情報）を取得する（Ｓ１０６）。

次いで、第１のストレージサブシステムは第２のストレージサブシステムに記憶デバイスの容量を問い合わせ(Ｓ１０８)、第２のストレージサブシステムがこれに応答する(Ｓ１１０)。

ステップＳ４０２では、第１のストレージサブシステムのＣＨＡ２１は、取得した情報に基づいて第２のストレージサブシステムの記憶デバイスの記憶領域を自身のボリュームにマッピングし、その過程で特定の情報を図３の制御テーブルＴｍに登録し、この制御テーブルを共有メモリ２５に登録する。

照会コマンドは、照会先の装置の種類及び構成を明らかにするために用いられるもので、照会先装置の有する階層を透過してその物理的構造を把握することができる。

次に、アクティブに設定された論理パスに障害が発生した場合のフェールオーバについて説明する。フェールオーバとは、アクティブパスの制御権をパッシブパスに移転する処理のことである。

図５はフェールオーバを説明するブロック図である。ここでのフェールオーバの説明に際して、物理パスＳ１に障害が発生して閉塞された場合を想定する。

第１のストレージサブシステム２０のＣＨＡが、物理パスＳ１の閉塞を障害検知プログラムによって検知すると、制御テーブルＴｍから閉塞された物理パスが関係する論理パスＰ１の状態に障害のステータス“Blockade”を登録する。

論理パスＰ１が閉塞されると、外部ボリューム（ＬＤＥＶ）へＩ／Ｏを転送する論理パスはＰ２だけとなる。この状態ではＩ／Ｏ転送における冗長度が無くなるため、ＣＨＡのローカルメモリに格納されたフェールオーバ制御プログラムはＩ／Ｏをパッシブに設定された論理パスＰ３とＰ４に移動させる。

そこで、ＣＨＡのコントローラはフェールオーバ制御プログラムに基づいて、図５の制御テーブルＴｍに示すように、論理パスＰ２の状態の項目を“Normal”から“Passive”に更新登録し、論理パスＰ３とＰ４の状態の項目を“Passive”から“Normal”に更新する。なお、既述のとおり、論理パスＰ１には“Blockade"が登録されている。

ＣＨＡはＩ／Ｏ転送制御プログラムに基づいて、制御権が委譲された論理パスＰ３，Ｐ４にＩ／Ｏをラウンドロビンで送るために、物理パスＳ３とＳ４からなるグループ１０２にＩ／Ｏを同時に送信する。

図６は、フェールオーバ後のシステムをフェールオーバ前の状態に戻すフェールバック処理を説明するブロック図である。

ＣＨＡの障害検知プログラムが物理パスＳ１の障害が修復されたことを検出すると、フェールオーバ制御プログラムは、制御テーブルＴｍを図５に示す状態から、障害が発生する以前の状態（図６のＴｍ）に戻す。

即ち、論理パスＰ２の状態を“Passive”から“Normal”に更新し、論理パスＰ３及びＰ４の状態を“Normal”から“Passive”に更新する。物理パスＳ１の閉塞は解除されているので、論理パスＰ１の状態は“Blockade”から“Normal”に変更されている。

したがって、Ｉ／Ｏ転送制御プログラムは、この状態に更新された制御テーブルを参照して、Ｉ／Ｏ制御権を論理パスＰ３,Ｐ４から論理パスＰ１とＰ２に返還されたことを判定し、これによって、第１のストレージサブシステムから第２のストレージサブシステムへのＩ／Ｏ転送は物理パスＰ１及びＰ２を介して再開される。フェールバックを行う理由は、外部ボリューム（ＬＤＥＶ）へのＩ／Ｏ転送はアクティブに設定された論理パスを経由して、外部ボリュームへのＩ／Ｏ転送における転送秩序を維持するためである。

図７は、既述のフェールオーバ及びフェールバックを制御するフローチャートである。このフローチャートは第１のストレージサブシステムＣＨＡがフェールオーバ制御プログラムの関与を受けて実行するものである。

図５及び図６に示すようなストレージサブシステム間のパスの状態が障害や保守によって変更された際、第１のストレージサブシステムのＣＨＡのコントローラがフェールオーバ又はフェールバックを行う必要があるかを判断して、制御テーブルの論理パスの状態を更新する。

コントローラは、障害検知プログラムの制御の下、図５及び図６に示すように、図３のパラメータ（ＶＤＥＶ♯、パス＃）で特定される論理パス群のうち、障害の発生や障害からの復帰の影響が及ぶ論理パスのパス状態を更新する（Ｓ７００）。

次いで、コントローラは、この更新を契機として、制御テーブルＴｍを参照して、この論理パス群のうち、アクティブパスとして設定された論理パスについて、パス状態が“Normal”又は“Passive”に設定された正常パス（“Blockade”が登録されていないパス）の合計数（“Active”設定正常パス合計数）と、この論理パス群のうち、パッシブパスとして設定された論理パスについて、パス状態が“Normal”又は“Passive”に設定された正常パスの合計数（“Passive”設定正常パス合計数）と、を取得する（Ｓ７０２）。

次いで、コントローラは、アクティブに設定されたパスに障害が発生したか否かを判断するために、“Active”設定正常パス合計数が特定値より小さいか否かを判断する（Ｓ７０４）。この特定値が“１”であると、図５のように物理パスＳ１に障害が発生したことをコントローラが検出することができる。

次いで、コントローラはＳ７０４の判定を肯定すると、“Active”設定正常パス合計数と“Passive”設定正常パス合計数とを比較する（Ｓ７０６）。

前者が後者より小さい場合には、パッシブパスにＩ／Ｏ制御権を移しても既述のＡＰＬＢモードでＩ／Ｏ転送を制御できると判断して、Ｓ７０８に移行し、図５の制御テーブルＴｍに示すように、“Active”設定正常パスの状態を“Normal”から“Passive”に更新し、“Passive”設定正常パスの状態を“Passive” から“Normal”に更新する。

一方、Ｓ７０４を否定判定すると、Ｓ７００におけるパスの状態の更新が障害などからの復帰と判定して、”Active”設定正常パスの状態を”Passive” から“Normal”に更新し、“Passive”設定正常パスの状態を“Normal”から“Passive”に更新する（Ｓ７１０）。

Ｓ７０６において否定判定がされた場合には、コントローラは、アクティブパスに障害が発生しても、パッシブパスの数が不足してフェールオーバとできないと判定してフェールオーバすることなく処理を終了する。

Ｓ７００からＳ７０８に至る流れがフェールオーバに対応し、Ｓ７００からＳ７１０に至る流れがフェールバックに対応する。なお、既述のようにＳ７００、Ｓ７０６，Ｓ７０８のそれぞれにおいて制御テーブルのパス状態が更新される。

既述の実施形態では、第１のストレージサブシステムは第２のストレージサブシステムへのＩ／Ｏ転送をＡＰＬＢモードによって制御していることを説明したが、データの種類によっては他のモードでデータＩ／Ｏを制御することが好ましい場合もある。

ホスト計算機１０から第１のストレージサブシステムに対するＩ／Ｏのパターンの如何によっては、第１のストレージサブシステムが複数の論理パスに記述のＡＰＬＢモードでＩ／Ｏを転送するよりも、１つの論理パスを利用したシングルパスモードでＩ／Ｏ発行した方が性能を期待できる場合がある。例えば、ホスト計算機からＩ／Ｏ傾向がシーケンシャルアクセスの場合である。

第１のストレージサブシステムの設定パスモードは、ホスト装置からのＩ／Ｏパターンによって適宜設定或いは変更される。ホスト装置からのＩ／Ｏパターンがシーケンシャルアクセスの場合の推奨パスモードはシングルパスモードであり、ランダムアクセスの場合の推奨パスモードはマルチパスモード又は既述のＡＰＬＢモードである。ユーザはこの推奨モードを参考にして、第１のストレージサブシステム２０のパスモードを設定し、あるいは変更する。

図８は、ストレージサブシステムの管理部であるＳＶＰ２３の管理プログラムを介するユーザ設定によって、第１のストレージサブシステムにＩ／Ｏの転送モードを設定、あるいはこれを変更するフローチャートを示したものである。

管理プログラムは、ユーザから要求されたモードをチェックする（Ｓ８００）。要求されたモードがシングルモードである場合は、管理部は、共有メモリ２５の設定情報をチェックして、要求モードと設定モードとが異なる場合には、パスモード切り替え用コマンドを第１のストレージサブシステムに送信する（Ｓ８０２）。

この要求を第１のストレージサブシステムが受信すると（Ｓ８０４）、制御テーブル（図３）の設定パスモードに要求されたパスモードであるシングルパスモードを登録する（Ｓ８０６）。この更新を完了すると、第１のストレージサブシステムは管理プログラムにその旨を送信し、この送信を受けた管理プログラムは処理を終了する。

設定パスモードにシングルパスモードが設定されると、第１のストレージサブシステムのＩ／Ｏ転送プログラムは、複数ある論理パスのうちの一つの論理パスにＩ／Ｏを送出する。複数の論理パスがアクティブに設定されている場合には、一つの論理パスにＩ／Ｏを出力する。

Ｓ８００において、要求パスモードがマルチパスモードである場合には、管理プログラムは、第２のストレージサブシステムの情報を共有メモリ２５に記録されている制御テーブルから取得し（Ｓ８１２）、第２のストレージサブシステムがマルチパスモードをサポートしているかをチェックする（Ｓ８１４）。

マルチパスモードが外部デバイスでサポートされていない場合には、管理プログラムはユーザにパスモードの切り替えが不可能であることを通知する（Ｓ８１６）。一方、マルチパスモードがサポートされている場合には、既述の説明と同様にパスモードが更新記憶される。

なお、マルチパスモードのときの制御テーブルのパス状態には、全ての論理パスを”Normal”とする。

一方、要求パスモードが既述のＡＰＬＢモードである場合には、管理プログラムは第２のストレージサブシステムがこのモードをサポートしているか否かをチェックし、これを否定した場合には処理をユーザに通知して処理を終了し（Ｓ８２２）、一方これを肯定する場合は既述の説明と同様にパスモードが更新記憶される。

図８に対して図９は、第１のストレージサブシステムのＣＨＡのＩ／Ｏ転送プログラムがホスト装置からのＩ／Ｏパターンを検出して、パスモードの設定あるいは変更を行うフローチャートを説明するものである。

ＣＨＡのローカルメモリに格納された管理プログラムは、Ｉ／Ｏ転送制御プログラムは、ホスト装置からのＩ／Ｏパターンをチェックし（Ｓ９００）、それがランダムアクセスの場合には、制御テーブルの設定パスモードがシングルパスモードか否かをチェックする（Ｓ９０２）。

設定パスモードがシングルではない場合、設定パスモードはマルチパスモード或いはＡＰＬＢモードであるので、ランダムアクセスのＩ／Ｏ転送に適したモードであるために、ＣＨＡは処理を終了する。

設定パスモードがシングルパスモードである場合、ＣＨＡ２１は共有メモリ２５から第２のストレージサブシステムの情報をリードし、第２のストレージサブシステムがマルチパスモードをサポートしているか否かをチェックする（Ｓ９０４）。

ＣＨＡが第２のストレージサブシステムがこのモードをサポートしている制御情報を判定すると、ＣＨＡは制御テーブルのパスモードをシングルパスモードからマルチパスモードに変更して（Ｓ９０６）、複数の論理パスにＩ／Ｏを発行するラウンドロビンによってホスト装置からのランダムアクセスを処理する。

一方、第２のストレージサブシステムがマルチパスモードをサポートしていない場合には、ＣＨＡは第２のストレージサブシステムがアクティブパス／パッシブパスをサポートしているか否かをチェックし（Ｓ９０８）、これを肯定した場合は、制御テーブルのパスモードにＡＰＬＢを設定し（Ｓ９１０）、これを否定した場合には、ホスト装置からのランダムアクセスを複数の論理パスに転送することができず、一つの論理パスにＩ／Ｏを転送するシングルパスモードでホストＩ／Ｏを処理する。

ホスト装置からのＩ／Ｏパターンがシーケンシャルアクセスの場合には、ＣＨＡは制御テーブルに設定されたパスモードがマルチパスモードあるいはＡＰＬＢモードであるかを判定し（Ｓ９１２）、これを肯定判定する場合には、パスモードをシングルパスモードに変更する。

ＣＨＡがこれを否定判定する場合は、設定パスモードがシーケンシャルアクセスに適したシングルパスモードであるとして処理を終了する。

図８及び図９に示す処理方式よって、第１のストレージサブシステムから第２のストレージサブシステムの外部ボリュームへのＩ／Ｏ転送において、論理パスへのＩ／Ｏの発行を最適な方式を実現することができる。さらに、図９に示す処理方式によって、ホスト装置から第１のストレージサブシステムに発行されるＩ／Ｏパターンに対して、動的に論理パスへのＩ／Ｏの発行方式を最適なパターンにすることができる。

図１０は第１のストレージシステム２０と第２のストレージサブシステム４０間のパスを設定する管理画面であり、これは管理端末２３からユーザに提供される。このパスはエクスターナルポートの識番（ＣＬ１−Ａ，ＣＬ５−Ａ）とターゲットポートのＷＷＮによって定義される。

管理画面には、外部ボリューム、その要領、パスの使用モード、ボリュームの状態が示されている。

図１１はさらに詳細情報を示す管理画面であり、図１０の情報に加えて、ストレージサブシステム間のパスに対応する、第２のストレージサブシステムの論理ユニットナンバー（ＬＵＮ）と、パスの状態テーブルの状態とが表示されている。

本発明に係るストレージシステムの実施形態を示すハードウエアブロック図である。 第１のストレージサブシステムから第２のストレージサブシステムの外部ボリュームへのパスの接続形態を示すブロック図である。 第１のストレージサブシステムから第２のストレージサブシステムの外部ボリュームへ形成される論理パスの情報と、パスへＩ／Ｏを転送するモードと、外部論理ボリュームの情報と、が登録された管理テーブルである。 第１のストレージサブシステムが第２のストレージサブシステムから情報を入手して図３の管理テーブルを作成する手順を説明するフローチャートである。 アクティブに設定されたパスに障害が発生した際に、Ｉ／Ｏ制御権をパッシブに設定されたパスにフェールオーバする様子を示してなるストレージシステムのブロック図である。 Ｉ／Ｏ制御権をアクティブに設定されたパスにフェールバックする様子を示してなる、ストレージシステムのブロック図である。 フェールオーバ及びフェールバックを制御するフローチャートである。 管理装置を介するユーザ設定に基づいて、Ｉ／Ｏの転送モードを変更するフローチャートである。 ホスト装置からのＩ／Ｏパターンに基づいて、第１のストレージサブシステムがＩ／Ｏの転送モードを変更するフローチャートである。 管理装置からユーザに提供される管理画面に一例である。 管理装置からユーザに提供される管理画面の他の例である。

符号の説明

１０…ホスト装置、２０…第１のストレージサブシステム、２１…チャネルアダプタ、２１Ａ…通信ポート、２２…ディスクアダプタ、２２Ａ…通信ポート、２３…管理装置、２４…キャッシュメモリ、２５…共有メモリ、２６…接続部、３０…記憶装置、３１…記憶デバイス、３２…記憶デバイス（仮想化された内部記憶デバイス）、４０…第２のストレージサブシステム、４１…各通信ポート、４２…各記憶デバイス

Claims (11)

1. 上位計算機がアクセスする第１の論理ボリュームを備える第１のストレージサブシステムと、
   前記第１のストレージサブシステムに接続され、前記第１の論理ボリュームにマッピングされる第２の論理ボリュームを備える第２のストレージサブシステムと、を備え、
   前記第１のストレージサブシステムは、
   前記上位計算機からの前記第１の論理ボリュームへのＩ／Ｏを前記第２の論理ボリュームへ転送する複数の論理パスと、前記複数の論理パスへの前記Ｉ／Ｏの転送モードと、を定義する定義情報を備えるメモリと、
   前記定義情報に基づいて、前記Ｉ／Ｏの転送を制御するコントローラと、
   を備え、
   前記複数の論理パスのうち少なくとも２以上の論理パスはアクティブとして定義され、
   前記コントローラは、前記アクティブに設定された少なくとも２以上の論理パスに前記Ｉ／Ｏを転送する、
   ストレージシステム。
2. 前記コントローラは、前記アクティブとして定義された複数の論理パスに前記Ｉ／Ｏをラウンドロビンで転送する、請求項１記載のストレージシステム。
3. 前記複数の論理パスのうち少なくとも１つ以上の論理パスはパッシブに定義されている、請求項１記載のストレージシステム。
4. 前記コントローラは、前記アクティブに定義された複数の論理パスの少なくとも一つの障害を判定すると、前記Ｉ／Ｏの転送を前記パッシブパスに定義された論理パスを介して継続する請求項２記載のストレージシステム。
5. 前記コントローラは、前記アクティブに定義された複数の論理パスの少なくとも一つが障害から回復したのを判定すると、前記Ｉ／Ｏの転送の権限を前記パッシブパスとして定義された論理パスから前記アクティブに定義された論理パスに戻す、請求項４記載のストレージシステム。
6. 前記第２のストレージサブシステムは、
   前記第２の論理ボリュームへの論理パスの設定情報を格納したメモリと、
   前記第１のストレージサブシステムから転送された前記Ｉ／Ｏを前記第２のボリュームへの論理パスに転送するコントローラと、
   を備え、
   前記第１のストレージサブシステムの前記コントローラは、前記第２のストレージサブシステムの前記メモリから前記設定情報を参照し、前記第２の論理ボリュームへの論理パスをアクティブに設定可能であることを判定し、前記第１のストレージサブシステムから前記第２の論理ボリュームへの前記複数の論理パスのうち少なくとも２以上の論理パスをアクティブとして定義する、
   請求項１記載のストレージシステム。
7. 前記メモリは前記複数の論理パスへの前記Ｉ／Ｏの転送モードを複数備え、前記コントローラは前記複数の転送モードを切り替える、請求項１記載のストレージシステム。
8. 前記コントローラは、前記第２のストレージサブシステムがサポートしている前記Ｉ／Ｏの転送モードと前記ホスト計算機から発行される前記Ｉ／Ｏのパターンの少なくとも一つに基づいて前記転送モードを切り替える請求項７記載のストレージシステム。
9. 前記コントローラは、ホスト計算機から発行される前記Ｉ／Ｏのパターンがシーケンシャルアクセスであることを判定すると、前記転送モードを、前記アクティブに設定された少なくとも２以上の論理パスに前記Ｉ／Ｏを転送するモードから前記複数の論理パスのうちのシングルパスに前記Ｉ／Ｏを転送する、請求項８記載のストレージシステム。
10. 前記コントローラは、ホスト計算機から発行される前記Ｉ／Ｏのパターンがシーケンシャルアクセスであることを判定すると、前記転送モードを、前記アクティブに設定された少なくとも２以上の論理パスに前記Ｉ／Ｏを転送するモードから前記複数の論理パスのうちのシングルパスに前記Ｉ／Ｏを転送するモードに変更する、請求項８記載のストレージシステム。
11. 第１のストレージサブシステムに第２のストレージサブシステムが外部接続されたストレージシステムの制御方法において、
    前記第１のストレージサブシステムは、前記第２のストレージサブシステムの外部ボリュームに対して発行するI／Oを、前記外部ボリュームへのアクティブパスとして定義された複数の論理パスにラウンドロビンで制御する、ストレージシステムの制御方法。

Images