JPH06207837A

JPH06207837A - アブソリュートエンコーダ

Info

Publication number: JPH06207837A
Application number: JP5002957A
Authority: JP
Inventors: Tadashi Horikawa; 正堀川; Yasushi Ono; 康大野; Makoto Arai; 眞新井
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1993-01-12
Filing date: 1993-01-12
Publication date: 1994-07-26

Abstract

(57)【要約】【目的】僅かな信号線及び僅かなスペースだけでコス
トの低いアブソリュートエンコーダを得ることを目的と
する。【構成】複数の符号板１、２、３を検出する複数のアブ
ソリュート検出手段５０、５１及び複数のインクリメン
タル検出手段５２、５３からの検出信号は、マルチプレ
クサ７によって時系列的に選択され、絶対位置信号に変
換されると共に、その絶対位置信号の誤り検出を行え
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アブソリュートエンコ
ーダに関する。

【０００２】

【従来の技術】従来のアブソリュートエンコーダは、ア
ブソリュートパターンとインクリメンタルパターンとが
形成された符号板と、符号板と相対移動し、アブソリュ
ートパターンを検出してアブソリュート信号を出力する
アブソリュート検出手段と、符号板と相対移動し、イン
クリメンタルパターンを検出してインクリメンタル信号
を出力するインクリメンタル検出手段と、電源投入時ま
たは入力信号が入力された時は、アブソリュート検出手
段からのアブソリュート信号に基づき、また、電源投入
後または入力信号が入力された後は、インクリメンタル
検出手段からのインクリメンタル信号に基づいて符号板
の絶対位置情報を絶対位置検出手段とから構成されてい
た。

【０００３】しかし、インクリメンタル検出手段からの
インクリメンタル信号にノイズが混入した場合、間違っ
た絶対位置情報を出力してしまう可能性があった。そこ
で、本出願人は、その解決手段の一つとして、絶対位置
検出手段からの絶対位置情報の誤りを検出する誤り検出
手段を備えているアブソリュートエンコーダを特願平４
−１０７５号に提示した。

【０００４】上記のアブソリュートエンコーダは、数値
制御装置等のステージに使用される場合、ステージの各
移動方向、例えばＸ方向、Ｙ方向及びＺ方向毎にそれぞ
れ備えられていた。

【０００５】

【発明が解決しようとする課題】上記の如き先願の技術
において、数値制御装置等のステージに使用した場合、
複数の絶対位置検出手段及び誤り検出手段を備えること
になり、多くの信号線および広いスペースを必要とし、
コストが高くなるという問題点があった。本発明は、こ
の様な従来の問題点に鑑みてなされたもので、僅かな信
号線及び僅かなスペースだけでコストの低いアブソリュ
ートエンコーダを得ることを目的とする。

【０００６】

【課題を解決するための手段】請求項１に記載の本発明
は、アブソリュートパターンとインクリメンタルパター
ンとがそれぞれ形成された少なくとも２つの符号板
（１、２、３）と、符号板（１、２、３）に対してそれ
ぞれ相対移動し、アブソリュートパターンを検出してア
ブソリュート信号を出力する少なくとも２つのアブソリ
ュート検出手段（５０、５１）と、符号板（１、２、
３）に対してそれぞれ相対移動し、インクリメンタルパ
ターンを検出してインクリメンタル信号を出力する少な
くとも２つのインクリメンタル検出手段（５２、５３）
と、同一符号板から検出されるインクリメンタル信号と
アブソリュート信号との組み合わせを順次選択する信号
選択手段（７）と、信号選択手段（７）で選択されたイ
ンクリメンタル信号とアブソリュート信号とから絶対位
置信号に変換する信号処理部（８、９、１０、１１、１
２、１３、１４、１５、１６、１７、１８、２２）と、
信号処理部（８、９、１０、１１、１２、１３、１４、
１５、１６、１７、１８、２２）から得られた絶対位置
信号と、アブソリュート検出手段が検出したアブソリュ
ート信号の少なくとも一部とを比較し、絶対位置信号と
アブソリュート信号の少なくとも一部とが不一致の場合
に異常信号を出力する比較手段（８）と、を備えた。

【０００７】請求項２に記載の本発明は、アブソリュー
トパターンとインクリメンタルパターンとがそれぞれ形
成された少なくとも２つの符号板（１、２、３）と、符
号板（１、２、３）に対してそれぞれ相対移動し、アブ
ソリュートパターンを検出してアブソリュート信号を出
力する少なくとも２つのアブソリュート検出手段（５
０、５１）と、符号板（１、２、３）に対してそれぞれ
相対移動し、インクリメンタルパターンを検出してイン
クリメンタル信号を出力する少なくとも２つのインクリ
メンタル検出手段（５２、５３）と、インクリメンタル
信号をそれぞれ同時に保持する少なくとも２つの保持手
段（４、５、６）と、保持手段（４、５、６）によって
保持されたインクリメンタル信号とアブソリュート信号
との中から、同一符号板から検出されるインクリメンタ
ル信号とアブソリュート信号との組み合わせを順次選択
する信号選択手段（７）と、信号選択手段（７）で選択
されたインクリメンタル信号とアブソリュート信号とか
ら絶対位置信号に変換する信号処理部（８、９、１０、
１１、１２、１３、１４、１５、１６、１７、１８、２
２）と、信号処理部（８、９、１０、１１、１２、１
３、１４、１５、１６、１７、１８、２２）から得られ
た絶対位置信号と、アブソリュート検出手段が検出した
アブソリュート信号の少なくとも一部とを比較し、絶対
位置信号とアブソリュート信号の少なくとも一部とが不
一致の場合に異常信号を出力する比較手段（８）と、を
備えた。

【０００８】

【作用】本発明において、アブソリュートエンコーダ
は、２つ以上の符号板と、２つ以上のアブソリュート検
出手段と、２つ以上のインクリメンタル検出手段と、信
号選択手段と、１つの信号処理部及び１つの比較手段と
を備える構成にしたので、信号処理部及び比較手段が共
通化される。

【０００９】また、アブソリュートエンコーダは、２つ
以上の符号板と、２つ以上のアブソリュート検出器と、
２つ以上のインクリメンタル検出器と、２つ以上の保持
手段と、信号選択手段と、１つの信号処理部及び１つの
比較手段とを備えているので、信号処理部及び比較手段
が共通化される。

【００１０】

【実施例】図１は本発明の第１実施例を示す。本発明に
おけるアブソリュートエンコーダの構成及び機能を以下
に説明する。アブソリュートエンコーダは、第１チャン
ネルＣＨ１と、第２チャンネルＣＨ２と、第３チャンネ
ルＣＨ３の３つのチャンネルを有している。

【００１１】第１チャンネルＣＨ１は、リニアスケール
１を有し、リニアスケール１は、図２に示すような最小
読み取り単位が１２８μｍのＭ系列パターン６０と、１
２８μｍピッチのインクリメンタルパターン６１と、１
６μｍピッチのインクリメンタルパターン６２とが形成
されている。さらに、第１チャンネルＣＨ１は、Ｍ系列
パターン６０を検出する第１検出器５０及び第２検出器
５１と、インクリメンタルパターン６１を検出する第３
検出器５２と、インクリメンタルパターン６２を検出す
る第４検出器５３とを有している。

【００１２】第１検出器５０は、１２８μｍ間隔に配置
されたセンサ５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅ
・・・計１４個（図２では、５個のみ表示）設けられて
おり、また、第２検出器５１は、第１検出器５０から６
４μｍ離して配置したセンサ５１ａ、５１ｂ、５１ｃ、
５１ｄ、５１ｅ・・・計１４個（図２では、５個のみ表
示）を有し、これらの第１検出器５０及び第２検出器５
１は、Ｍ系列パターン６０に対して相対移動する。

【００１３】ここで、Ｍ系列パターン６０に対して２つ
の検出器５０、５１を設ける理由は、最小読み取り単位
の境界を避けて、Ｍ系列パターン６０の検出を行う為で
ある。そして、第１検出器５０と第２検出器５１とは、
Ｘ／Ｙ信号によって切り換えられる。Ｘ／Ｙ信号によっ
て切り換えられた第１検出器５０または第２検出器５１
は、Ｍ系列パターン６０を検出してＭ系列データ７０を
発生し、そのＭ系列データ７０をスキャンクロック信号
ＳＣＫ（以下、ＳＣＫ信号）に同期させて、シリアルに
出力している。

【００１４】第３検出器５２は、センサ５２ａと、セン
サ５２ａに対して１／４ピッチ位相をずらしたセンサ５
２ｂとを有し、インクリメンタルパターン６１に対して
相対移動して、各センサ５２ａ、５２ｂの出力に応じた
１２８μｍピッチのインクリメンタルＡ相信号Ａ１とＡ
相信号Ａ１に９０°位相のずれたＢ相信号Ｂ１を発生す
る。

【００１５】第４検出器５３は、センサ５３ａと、セン
サ５３ａに対して１／４ピッチ位相をずらしたセンサ５
３ｂとを有し、インクリメンタルパターン６２に対して
相対移動して、各センサ５３ａ、５２ｂの出力に応じた
１６μｍピッチのインクリメンタルＡ相信号Ａ２とＡ相
信号Ａ２と９０°位相のずれたＢ相信号Ｂ２を発生す
る。

【００１６】同様に、リニアスケール２を有する第２チ
ャンネルＣＨ２及びリニアスケール３を有する第３チャ
ンネルＣＨ３の構成は、図２に示すような第１チャンネ
ルＣＨ１の構成と同一である。尚、各チャンネルには、
不図示の光源があり、さらに、各スケール１、２、３と
各検出器５０、５１、５２、５３との間には、１２８μ
ｍピッチ用のインデックススケールと１６μｍピッチ用
のインデックススケールとが介在されている。

【００１７】再び図１において、マルチプレクサ７は、
コントローラ８からチャンネル選択信号Ｃ１を受けたと
きに、第１チャンネルＣＨ１を選択し、第１チャンネル
ＣＨ１の第１検出器５０又は第２検出器５１からのＭ系
列データ７０をシフトレジスタ９に送出すると同時に、
第３検出器５２からのインクリメンタルＡ相信号Ａ１及
びＢ相信号Ｂ１を１６分割回路１２に送出する。さら
に、第４検出器５３からのインクリメンタルＡ相信号Ａ
２及びＢ相信号Ｂ２を１６０分割回路１３に送出すると
共に、オーバースピード検出回路２２に送出する。

【００１８】また、マルチプレクサ７は、コントローラ
８から選択信号Ｃ２または選択信号Ｃ３を受けたとき
に、第２チャンネルＣＨ２または第３チャンネルＣＨ３
を選択し、第２チャンネルＣＨ２または第３チャンネル
ＣＨ３のＭ系列データ７０をシフトレジスタ９に送出す
ると同時に、第２チャンネルＣＨ２または第３チャンネ
ルＣＨ３の各インクリメンタルＡ相信号Ａ２及びＢ相信
号Ｂ２を１６０分割回路１３に送出する。さらに、イン
クリメンタルＡ相信号Ａ１及びＢ相信号Ｂ１を１６分割
回路１２に送出すると共に、オーバースピード検出回路
２２に送出する。

【００１９】そして、各チャンネルＣＨ１、ＣＨ２、Ｃ
Ｈ３には、Ｘ／Ｙ信号とＳＣＫ信号とが出力される。シ
フトレジスタ９は、マルチプレクサ７で選択されたＭ系
列データ７０をシリアルに入力し、Ｍ系列データ７０を
パラレル変換してＲＯＭテーブル１０に出力する。この
ＲＯＭテーブル１０は、パラレル変換されたＭ系列デー
タ７０を１４ビットのバイナリーデータ７１に変換し、
ラッチ１１に出力する。このラッチ１１は、Ｍ系列デー
タ７０が変換されたバイナリーデータ７１を一時保持す
る。

【００２０】オーバースピード検出回路２２は、インク
リメンタルＡ相信号Ａ２及びＢ相信号Ｂ２に基づいて、
リニアスケール１と第１検出器５０又は第２検出器５１
との相対移動がＭ系列パターン６０の検出可能な移動速
度であるか監視するものである。検出可能な速度を越え
た場合はオーバースピードとなる。オーバースピードと
は、図２において、第１検出器５０及び第２検出器５１
の各センサをスキャンした時、全センサのスキャンが終
了しないうちに、Ｍ系列パターン６０の最小読み取り単
位の中央にある第１検出器５０の各センサが最小読み取
り単位を越えて、隣の最小読み取り単位を検出してしま
うことである。

【００２１】従って、オーバースピード検出回路２２
は、インクリメンタルＡ相信号Ａ２及びＢ相信号Ｂ２を
用いてリニアスケール１と第１検出器５０又は第２検出
器５１との相対移動速度の検出を行い、所定の移動速
度、即ちＭ系列パターン６０の検出可能な速度を越えた
時、すなわちオーバースピードとなった時にオーバース
ピード検出信号を出力する。

【００２２】１６分割回路１２は、選択されたチャンネ
ルのＡ１及びＢ１を１６分割するための内挿手段を有
し、Ａ１及びＢ１を４ビットのバイナリーデータ７２に
変換する。変換されたバイナリーデータ７２は、位相調
整回路１４に出力される。１６０分割回路１３は、選択
されたチャンネルのＡ２及びＢ２を１６０分割するため
の内挿手段を有し、Ａ２及びＢ２を１周期１６μｍピッ
チの矩形波７３と１６０進の８ビットのバイナリーデー
タ７４とに変換する。バイナリーデータ７４はラッチ１
５に出力され、矩形波７３は位相調整回路１４に出力さ
れる。

【００２３】位相調整回路１４は、１６分割回路１２か
ら出力される４ビットのバイナリーデータ７２を入力す
ると同時に、１６０分割回路から出力される矩形波７３
を入力する。そして、４ビットのバイナリーデータ７２
の位相と、１６０進の８ビットのバイナリーデータ７４
の位相とを一致させる為に、１周期１６μｍピッチの矩
形波７３と４ビットのバイナリーデータ７２を用いて演
算し、１６０進の８ビットのバイナリーデータ７４と位
相の一致した３ビットのバイナリーデータ７５をラッチ
１５に出力する。

【００２４】さらに、位相調整回路１４で演算された３
ビットのバイナリーデータ７５のＭＳＢ（２²）を、各
チャンネルの第１検出器５０と第２検出器５１との切り
換えを行うＸ／Ｙ信号として各チャンネルに出力するこ
とにより、Ｍ系列データ７０の位相と３ビットのバイナ
リーデータ７５とも一致させることができる。このＸ／
Ｙ信号によって、最小読み取り単位の境界に位置する側
の検出器を使用しない様にする。

【００２５】ラッチ１５は、位相調整回路１４から出力
されるバイナリーデータ７５と、１６０分割回路１３か
ら出力されるバイナリーデータ７４とを一時保持するも
のである。クロックジェネレータ１７は、装置全体の基
本信号であるシステムクロック信号ＣＬＫ０（以下、Ｃ
ＬＫ０信号）をコントローラ８に出力すると共に、Ｍ系
列データ７０の読み込みタイミングをはかるＳＣＫ信号
をＡＮＤゲート１６に出力し、また、絶対位置データ８
５ａ、８５ｂ、８５ｃを出力する際のタイミングをはか
る出力用クロック信号ＣＬＫ１（以下、ＣＬＫ１信号）
をＡＮＤゲート１８に出力する。

【００２６】ＡＮＤゲート１６は、クロックジェネレー
タ１７からのＳＣＫ信号と、コントローラ８からのセン
サー検出開始指令信号（以下、検出信号）８１とを入力
している。そして、コントローラ８から検出信号８１が
入力された時のみ、ＳＣＫ信号を各チャンネルの第１検
出器５０及び第２検出器５１と、シフトレジスタ９とに
出力している。

【００２７】ＡＮＤゲート１８は、クロックジェネータ
１７からのＣＬＫ１信号と、コントローラ８からの絶対
位置データ出力指令信号（以下、データ出力信号）８６
とを入力している。そして、コントローラ８からデータ
出力信号８６が入力された時のみ、ＣＬＫ１信号を各シ
フトレジスタ１９、２０、２１に出力している。

【００２８】コントローラ８は、チャンネル選択信号Ｃ
１、Ｃ２、Ｃ３をマルチプレクサ７に、検出信号８１を
ＡＮＤゲート１６に、ラッチ指令信号８３をラッチ１
１、１５に、データ出力信号８６をＡＮＤゲート１８に
それぞれ出力している。チャンネル選択信号Ｃ１、Ｃ
２、Ｃ３は、一つのチャンネルを選択する信号である。

【００２９】検出信号８１は、Ｘ／Ｙ信号で切り換えら
れた第１検出器５０もしくは第２検出器５１でＭ系列パ
ターン６０を検出させる為の信号である。ラッチ指令信
号８３は、１４ビットのバイナリーデータ７１をラッチ
１１に保持させる為の信号である。同様に、３ビットの
バイナリーデータ７５と、８ビットのバイナリーデータ
７４とラッチ１５に保持させるための信号である。

【００３０】データ出力信号８６は、シフトレジスタ１
９、２０、２１にそれぞれ出力され、シフトレジスタ１
９、２０、２１に格納された絶対位置データ８５ａ、８
５ｂ、８５ｃを同時に出力させる為の信号である。そし
て、コントローラ８は、ラッチ１１、１５からそれぞれ
出力されるバイナリーデータ７１、７４、７５を絶対位
置データ８５ａ、８５ｂ、８５ｃに演算する不図示の演
算機能と、演算結果の絶対位置データ８５ａ、８５ｂ、
８５ｃを記憶する不図示の内部メモリーとを有してい
る。

【００３１】シフトレジスタ１９は、コントローラ８か
ら出力されるリニアスケール１の絶対位置データを格納
し、同様にシフトレジスタ２０は、コントローラ８から
出力されるリニアスケール２の絶対位置データを格納
し、また、シフトレジスタ２１は、コントローラ８から
出力されるリニアスケール３の絶対位置データを格納す
る。

【００３２】そして、コントローラ８からＡＮＤゲート
１８にデータ出力信号８６が出力された時、ＣＬＫ１信
号により各絶対位置データをそれぞれ同時に出力する。
以上の様に構成されたアブソリュートエンコーダについ
ての動作を図３のフローチャートに基づいて説明する。
最初に、電源投入時に各リニアスケール１、２、３が示
す絶対位置データを認識する為の初期設定を行う。即
ち、Ｍ系列パターン６０と各インクリメンタルパターン
６１、６２を第１検出器５０又は第２検出器５１、第３
検出器５２、第４検出器５３が検出し、絶対位置データ
を求めることである。

【００３３】初期設定は、ステップ５０１、ステップ５
０２、ステップ５０３、ステップ５０４、ステップ５０
５、ステップ５０６、ステップ５０７、ステップ５０
８、ステップ５０９、ステップ５１０で行われる。〔ステップ５０１〕電源が投入されるとクロックジェネ
レータ１７が作動し、ＣＬＫ０信号がコントローラ８に
出力されると同時に、ＳＣＫ信号がＡＮＤゲート１６に
出力され、また、ＣＬＫ１信号がＡＮＤゲート１８に出
力される。〔ステップ５０２〕コントローラ８は、マルチプレクサ
７にチャンネル選択信号Ｃ１を出力し、第１チャンネル
ＣＨ１を選択する。〔ステップ５０３〕次に、コントローラ８からＡＮＤゲ
ート１６に検出信号８１が出力されると、ＡＮＤゲート
１６が開く。

【００３４】ＡＮＤゲート１６が開くことによって、Ｓ
ＣＫ信号と、第１検出器５０と第２検出器５１とを切り
換える為のＸ／Ｙ信号とがマルチプレクサ７を介して、
Ｍ系列パターン６０を検出する第１検出器５０または第
２検出器５１に出力される。そして、最小読み取り単位
の境界にない検出器（ここでは第１検出器５０とする）
が検出したＭ系列データ７０は、ＳＣＫ信号に同期し、
マルチプレクサ７を介してシリアルにシフトレジスタ９
に出力される。

【００３５】シフトレジスタ９は、Ｍ系列データ７０を
パラレル変換し、パラレル変換されたＭ系列データ７０
は、ＲＯＭテーブル１０に出力される。パラレル変換さ
れたＭ系列データ７０は、ＲＯＭテーブル１０で１４ビ
ットのバイナリーデータ７１に変換される。第１検出器
５０がＭ系列パターン６０を検出すると同時に、第３検
出器５２がインクリメンタルパターン６１を検出し、ま
た、第４検出器５３がインクリメンタルパターン６２を
検出する。

【００３６】その結果、第３検出器５２は、Ａ１及びＢ
１を発生し、また、第４検出器５３は、Ａ２及びＢ２を
発生する。そして、Ａ１及びＢ１は、マルチプレクサ７
を介して１６分割回路１２に出力され、４ビットのバイ
ナリーデータ７２に変換される。その後、位相調整回路
１４に出力される。

【００３７】また、Ａ２及びＢ２は、マルチプレクサ７
を介して１６０分割回路１３に出力され、１６０進の８
ビットのバイナリーデータ７４と１周期１６μｍの矩形
波７３とに変換される。バイナリーデータ７４は、ラッ
チ１５に出力されると同時に、矩形波７３は、位相調整
回路１４に出力される。

【００３８】位相調整回路１４における動作を図４のタ
イミングチャートに示す。（ａ）はＭ系列パターン６０
を検出する第１検出器５０の出力信号を矩形波で表した
ものであり、（ｂ）はＭ系列パターン６０を検出する第
２検出器５１の出力信号を矩形波で表したものである。
（ｃ）はＡ１を１周期１２８μｍの矩形波で表したもの
である。

【００３９】（ｄ）はＢ１を１周期１２８μｍの矩形波
で表したものである。（ｅ）はＡ１及びＢ１を内挿し、
バイナリー化した信号である。（ｆ）は１６０分割回路
１３で変換された１周期１６μｍの矩形波７３である。
そして、（ｅ）と（ｆ）と表１による演算方法とを用い
て、Ｍ系列データ７０の位相と、４ビットのバイナリー
データ７２の位相と、８ビットのバイナリーデータ７４
の位相とが一致した３ビットのバイナリーデータ７５
（ｇ）を演算する。

【００４０】

【表１】

【００４１】演算方法の具体例を次に示す。（ｅ）の値
が偶数で６、（ｆ）がＬｏである場合は、演算式は、（ｇ）＝〔（ｅ）−２〕／２を使用する。従って、（ｇ）＝〔６−２〕／２となり、（ｇ）＝２となる。

【００４２】（ｈ）は、（ｇ）のＭＳＢ (２²)であり、
Ｍ系列パターン６０を検出する第１検出器５０と第２検
出器５１とを切り換えるＸ／Ｙ信号である。（ｉ）は、
（ａ）及び（ｂ）を（ｈ）によって切り換えたものであ
り、位相を一致させたＭ系列データ７０を矩形波で表し
たものである。（ｊ）は、Ａ２及びＢ２が１６０分割回
路１３で分割された１６０進の８ビットのバイナリーデ
ータ７４である。

【００４３】そして、（ｇ）と（ｉ）と（ｊ）とを合成
することによって、０．１μｍ単位の絶対位置データを
得ることができる。位相調整回路１４で演算された３ビ
ットのバイナリーデータ７５は、ラッチ１５に出力され
る。ラッチ１５は、１６０分割回路１３で内挿された１
６０進のバイナリーデータ７４と、位相調整回路１４で
演算された３ビットのバイナリーデータ７５とをコント
ローラ８からのラッチ指令信号８３により、一時保持す
るものである。

【００４４】ラッチ１１は、ＲＯＭテーブル１０でＭ系
列データ７０が変換されたバイナリーデータ７１をコン
トローラ８からのラッチ指令信号８３により、一時保持
するものである。ラッチ１１及びラッチ１５に出力され
た各バイナリーデータ７４、７５は、順次コントローラ
８に読み込まる。〔ステップ５０４〕各バイナリーデータ７４、７５は、
０．１μｍ単位の絶対位置データ８５ａになるようにコ
ントローラ８内で演算処理された後、コントローラ８が
有する第１チャンネルＣＨ１用の内部メモリーに絶対位
置データ８５ａが記憶される。

【００４５】ここで、絶対位置データ８５ａ（ＡＢＳ）
を次式（１）で計算する。尚、ここでは分かりやすくす
る為に１０進法で説明を行う。（ＡＢＳ）＝Ｕ＋Ｍ＋Ｎ（１）Ｕ＝ｕ×２³×１６０Ｍ＝ｍ×１６０Ｎ＝ｎ但し、ｕはＲＯＭテーブル１０からの出力値、ｍは位相
調整回路１４からの出力値、ｎは１６０分割回路１３か
らの出力値である。

【００４６】以上、第１チャンネルＣＨ１が有するリニ
アスケール１の絶対位置データ８５ａが演算され、コン
トローラ８の内部メモリーに記憶される。〔ステップ５０５〕次に、コントローラ８は、マルチプ
レクサ７にチャンネル選択信号Ｃ２を出力し、第２チャ
ンネルＣＨ２を選択する。〔ステップ５０６〕ステップ５０５と同様の信号処理を
行い、各バイナリーデータは、順次コントローラ８に読
み込まれる。〔ステップ５０７〕各バイナリーデータは、０．１μｍ
単位の絶対位置データ８５ｂになるようにコントローラ
８内で演算処理された後、コントローラ８が有する第２
チャンネルＣＨ２用の内部メモリーに絶対位置データ８
５ｂが記憶される。〔ステップ５０８〕次に、コントローラ８は、マルチプ
レクサ７にチャンネル選択信号Ｃ３を出力し、第３チャ
ンネルＣＨ３を選択する。〔ステップ５０９〕ステップ５０５、５０６と同様の信
号処理を行い、各バイナリーデータは、順次コントロー
ラ８に読み込まれる。〔ステップ５１０〕各バイナリーデータは、０．１μｍ
単位の絶対位置データ８５ｃになるようにコントローラ
８内で演算処理された後、コントローラ８が有する第３
チャンネルＣＨ３用の内部メモリーに絶対位置データ８
５ｃが記憶される。

【００４７】以上で初期設定を終了する。〔ステップ５１１〕コントローラ８は、マルチプレクサ
７にチャンネル選択信号Ｃ１を出力し、第１チャンネル
ＣＨ１を選択する。〔ステップ５１２〕そして、第３検出器５２からのＡ
２、Ｂ２を１６０分割回路１３に出力すると同時に、第
４検出器５３からのＡ１、Ｂ２を１６分割回路１２に出
力する。

【００４８】そして、Ａ２、Ｂ２は、１６０分割回路１
３で１６０進の８ビットのバイナリーデータ７４と１周
期１６μｍの矩形波７３とに変換される。バイナリーデ
ータ７４はラッチ１５に出力されと同時に、矩形波７３
は位相調整回路１４に出力される。また、Ａ１、Ｂ１
は、１６分割回路１２で４ビットのバイナリーデータ７
２に変換され、位相調整回路１４に出力される。

【００４９】位相調整回路１４は、初期設定と同様にＭ
系列データ７０の位相と、４ビットのバイナリーデータ
７２の位相と、８ビットのバイナリーデータ７４の位相
とが一致した３ビットのバイナリーデータ７５に変換さ
れ、ラッチ１５に出力される。ラッチ１５は、１６０分
割回路１３で内挿されたバイナリーデータ７４と、位相
調整回路１４で演算されたバイナリーデータ７５とをコ
ントローラ８からのラッチ指令信号８３により、一時保
持するものである。

【００５０】そして、ラッチ１５に保持された各バイナ
リデータ７４、７５はコントローラ８に読み込まれる。
コントローラ８は、位相調整回路１４から出力される３
ビットのバイナリーデータ７５を用いて、表２の演算表
から位置データｕを補正するための係数を求める。

【００５１】

【表２】

【００５２】表２において、（ｍ_t-1）はコントローラ
８の内部メモリーに記憶されている一回前の位相調整回
路１４の出力値（３ビットのバイナリーデータの値）で
あり、（ｍ_t）は今回コントローラ８が読み込んだ位相
調整回路１４からの出力値である。ただし、表２におけ
る×印は、オーバースピードを示すものである。

【００５３】オーバースピードとは、リニアスケールの
許容移動範囲を越える速度である。本発明におけるリニ
アスケールの許容移動範囲は、図４の（ｇ）において、
例えば現在リニアスケールが示す位置を１番とした時、
左に３つ目の６番と右に３つ目の４番との間を示し、そ
の範囲を越えてしまうような速度であると検出ができな
くなってしまうことである。

【００５４】（ｍ_t）と（ｍ_t-1）を用いて、表２より
求める値をｋとすると、次式（２）により絶対位置デー
タ（ＡＢＳ_t) が求まる。（ＡＢＳ_t) ＝Ｕ_t＋Ｍ_t＋Ｎ_t （２）Ｕ_t＝Ｕ_t-1＋ｋＭ_t＝ｍ_t×１６０Ｎ_t＝ｎ_t 但し、Ｕ_tは計算で得られる値であり、Ｕ_t-1は、内部
メモリーに記憶されている絶対位置データである。ｎ_t
は１６０分割回路１３からの出力値である。

【００５５】例えば、Ｘ_t-1＝１の時、Ｘ_t＝７であっ
たとすると、表２よりｋ＝−１となる。従って、Ｕ_t＝
Ｕ_t-1−１となり、（ＡＢＳ_t) ＝〔（Ｕ_t-1−１）×２³×１６０〕＋ｍ_t×１６０＋ｎ_t となり、今回の絶対位置データ８７ａが求まる。〔ステップ５１３〕コントローラ８は、ＡＮＤゲート１
６に検出信号８１を出力し、ＡＮＤゲート１６を開く。

【００５６】ＡＮＤゲート１６が開くことによって、Ｓ
ＣＫ信号と、第１検出器５０と第２検出器５１とを切り
換える為のＸ／Ｙ信号とがマルチプレクサ７を介して、
Ｍ系列パターン６０を検出する第１検出器５０または第
２検出器５１に出力される。そして、最小読み取り単位
の境界にない検出器（ここでは第１検出器５０とする）
が検出したＭ系列データ７０は、ＳＣＫ信号に同期し、
マルチプレクサ７を介してシリアルにシフトレジスタ９
に出力される。

【００５７】シフトレジスタ９は、Ｍ系列データ７０を
パラレル変換し、パラレル変換されたＭ系列データ７０
はＲＯＭテーブル１０で１４ビットのバイナリーデータ
７１に変換され、ラッチ１１に格納される。〔ステップ５１４〕コントローラ８は、ラッチ１１より
バイナリーデータ７１を読み込み、ステップ５１２で求
めた計算値Ｕ_tとバイナリデータ７１とを比較する。

【００５８】尚、計算値Ｕ_tとバイナリデータ７１との
比較は、データ全体を比較しても良いし、所定のビット
数分だけを比較しても良い。コントローラ８は、計算値
Ｕ_tとバイナリーデータ７１とが一致しいてるか否かを
確認し、一致していればステップ５１６に進む。また、
一致していなければ、ステップ５１５に進む。〔ステップ５１５〕コントローラ８は、オーバースピー
ド検出回路２２を監視し、相対移動速度がオーバースピ
ードとなり、オーバースピード検出信号が出力されてい
る時は、オーバースピードにより計算値Ｕ_tとバイナリ
ーデータ７１とが一致しないと判断し、ステップ５１６
に進む。

【００５９】もし、オーバースピード検出信号が出力さ
れていない時は、計算値Ｕ_tとバイナリーデータ７１と
の不一致は、ノイズ等が原因であると判断し、ステップ
５１６に進む。また、コントローラ８は、計算値Ｕ_tと
バイナリーデータ７１との不一致が認識されたら、計算
値Ｕ_tとバイナリーデータ７１との差を算出し、その算
出されたデータを補正値として、計算値Ｕ_tを補正する
こともできると共に、次の計算値Ｕ_tとバイナリーデー
タ７１との比較まで、その補正値を認識でき、正確な計
算値Ｕ_tを得ることかできる。〔ステップ５１６〕コントローラ８は、絶対位置データ
８７ａまたはエラー情報を内部メモリーに新たに記憶
し、シフトレジスタ１９に絶対位置データ８７ａまたは
エラー情報を出力する。

【００６０】そして、シフトレジスタ１９は、絶対位置
データ８７ａまたはエラー情報をＣＬＫ１信号がＡＮＤ
ゲート１８から出力されるまで格納している。〔ステップ５１７〕次に、コントローラ８は、マルチプ
レクサ７にチャンネル選択信号Ｃ２を出力し、第２チャ
ンネルＣＨ２を選択する。〔ステップ５１８〕ステップ５１２と同様の信号処理を
行い、絶対位置データ８７ｂを求める。〔ステップ５１９〕ステップ５１３と同様に、Ｍ系列デ
ータをラッチ１１に格納する。〔ステップ５２０〕ステップ５１４と同様に、計算値Ｕ
_tとバイナリーデータ７１との比較を行う。〔ステップ５２１〕ステップ５１５と同様に、オーバー
スピードを監視する。〔ステップ５２２〕コントローラ８は、絶対位置データ
８７ｂまたはエラー情報を内部メモリーに新たに記憶
し、シフトレジスタ２０に絶対位置データ８７ｂまたは
エラー情報を出力する。

【００６１】そして、シフトレジスタ２０は、絶対位置
データ８７ｂまたはエラー情報をＣＬＫ１信号がＡＮＤ
ゲート１８から出力されるまで、格納している。〔ステップ５２３〕次に、コントローラ８は、マルチプ
レクサ７にチャンネル選択信号Ｃ３を出力し、第３チャ
ンネルＣＨ３を選択する。〔ステップ５２４〕ステップ５１２及びステップ５１８
と同様の信号処理を行い、絶対位置データ８７ｃを求め
る。〔ステップ５２５〕ステップ５１３及びステップ５１９
と同様に、Ｍ系列データをラッチ１１に格納する。〔ステップ５２６〕ステップ５１４及びステップ５２０
と同様に、計算値Ｕ_tとバイナリーデータ７１との比較
を行う。〔ステップ５２７〕ステップ５１５及びステップ５２１
と同様に、オーバースピードを監視する。〔ステップ５２８〕コントローラ８は、絶対位置データ
８７ｃまたはエラー情報を内部メモリーに新たに記憶
し、シフトレジスタ２１に絶対位置データ８７ｃまたは
エラー情報を出力する。

【００６２】そして、シフトレジスタ２１は、絶対位置
データ８７ｃまたはエラー情報をＣＬＫ１信号がＡＮＤ
ゲート１８から出力されるまで、格納している。以上、
３つのリニアスケール１、２、３の絶対位置データ８７
ａ、８７ｂ、８７ｃが各々シフトレジスタ１９、２０、
２１に格納された後、コントローラ８は、信号８６をＡ
ＮＤゲート１８に出力し、ＡＮＤゲート１８を開く。

【００６３】シフトレジスタ１９、２０、２１は、ＡＮ
Ｄゲート１８から出力される信号ＣＬＫ１に同期させ
て、順次絶対位置データ８７ａ、８７ｂ、８７ｃを出力
する。そして、各リニアスケール１、２、３の絶対位置
データ８７ａ、８７ｂ、８７ｃが出力された後、コント
ローラ８はＡＮＤゲート１８を閉じる。その後、ステッ
プ５１１からステップ５２８を繰り返せば、絶対位置デ
ータを次々に求めることができる。

【００６４】ここで、許容移動範囲を越えないようにす
る為には、次の関係式を満足していればよい。Ｔ＜｛〔（ａ／２）−１〕／ａ｝×（λ／Ｖ_MAX）但し、Ｔは読み込み周期、Ｖ_MAXはリニアスケールの最
大速度を速度、λはインクリメンタルパターンが複数あ
る場合、粗いインクリメンタルパターンを検出した時の
インクリメンタル信号のピッチ、ａは粗いインクリメン
タルパターンを検出した時のインクリメンタル信号の分
割数である。

【００６５】また、Ｍ系列データ７０が変換された１４
ビットのバイナリーデータは、リニアスケールの長さに
よってビット数が変わるもので、本実施例におけるリニ
アスケールの長さは、１２８μｍ×（２¹⁴−１）で２．
０９７０２４ｍである（但し、１２８μｍはＭ系列パタ
ーンの最小読み取り単位、２の乗数である１４はＭ系列
データが変換されたバイナリーデーターのビット数）。

【００６６】さらに、コントローラ８は、ＣＰＵであっ
てもよい。そして、絶対位置データだけを記憶するもの
ではなく、バイナリーデータも同時に記憶できる内部メ
モリーを有するものでもよい。また、本実施例では、１
６μｍピッチのインクリメンタルパターンを１６０分割
して、０．１μｍ単位の絶対位置データを求めている
が、単位の大きさは、これに限定されることはない。な
ぜなら、単位の大きさは、分割回路の分割数に応じて換
えることができるからである（例えば、１６μｍピッチ
のインクリメンタルパターンの場合は、１６分割すれば
１μｍ単位の絶対位置データとなる）。

【００６７】また、本実施例におけるインクリメンタル
パターンは、１６μｍピッチのパターンと１２８μｍピ
ッチのパターンとが形成されたものであるが、これ以外
のピッチのパターンでも構わない。言い換えれば、粗い
インクリメンタルパターンのピッチの大きさをα、細い
インクリメンタルパターンのピッチの大きさをβとした
場合、α／βが２以外の正の実数になるようなピッチの
大きさであれば良い。但し、アブソリュートパターンの
最小読み取り単位をγとするとα＝γである。

【００６８】図５は本発明の第２実施例を示す。第２実
施例は、第１実施例の構成にサンプルホールド回路を付
加したものである。この構成を図５に示す。図５に示す
様に、インクリメンタルパターン６１を検出する第３検
出器５２及びインクリメンタルパターン６２を検出する
第４検出器５３と、マルチプレクサ７との間に、サンプ
ルホールド回路を各チャンネル毎に設けたものである。

【００６９】尚、第２実施例は、第１実施例の機能及び
動作と同じ構成部分に関しては、説明簡略化のため省略
し、要点部分のみを説明する。第１チャンネルＣＨ１
は、第３検出器５２からのインクリメンタルＡ相信号Ａ
１及びＢ相信号Ｂ１と、第４検出器５３からのインクリ
メンタルＡ相信号Ａ２とＢ相信号Ｂ２とをサンプルホー
ルド回路４に出力している。

【００７０】同様に、第２チャンネルＣＨ２及び第３チ
ャンネルＣＨ３は、リニアスケール２又はリニアスケー
ル３からのインクリメンタル信号Ａ１、Ｂ１、Ａ２、Ｂ
２をサンプルホールド回路５又はサンプルホールド回路
６に出力する。サンプルホールド回路４は、第１チャン
ネルＣＨ１からのインクリメンタル信号Ａ１、Ａ２、Ｂ
１、Ｂ２を一時保持するものである。

【００７１】同様にサンプルホールド回路５、６は、第
２チャンネルＣＨ２や第３チャンネルＣＨ３からの４つ
のインクリメンタル信号をそれぞれ一時保持するもので
ある。コントローラ８からマルチプレクサ７にチャンネ
ル選択信号Ｃ１が入力されたときに、第１チャンネルＣ
Ｈ１を選択し、サンプルホールド回路４からのインクリ
メンタルＡ相信号Ａ２及びＢ相信号Ｂ２を１６０分割回
路１３に送出すると同時に、インクリメンタルＡ相信号
Ａ１及びＢ相信号Ｂ１を１６分割回路１２に送出する。

【００７２】また、マルチプレクサ７は、コントローラ
８から選択信号Ｃ２または選択信号Ｃ３を受けたとき
に、第２チャンネルＣＨ２または第３チャンネルＣＨ３
を選択し、第２チャンネルＣＨ２または第３チャンネル
ＣＨ３のサンプルホールド回路５またはサンプルホール
ド回路６からのインクリメンタルＡ相信号Ａ２及びＢ相
信号Ｂ２を１６０分割回路１３に送出すると同時に、イ
ンクリメンタルＡ相信号Ａ１及びＢ相信号Ｂ１を１６分
割回路１２に送出する。

【００７３】各サンプルホールド回路４、５、６は、コ
ントローラ８からのホールド指令信号８２によって保持
するものである。従って、第２実施例は、３個の符号板
及び３個の検出器に対して、一つの信号処理部及び一つ
の比較手段しかなくとも、同一時刻の絶対位置データの
処理と、その絶対位置データの誤り検出が行える。

【００７４】第２実施例において、サンプルホールド回
路４、５、６を設けることにより、チャンネルが切り換
えられる毎に、誤り検出を行えるのはもちろん、１回目
のサンプルホールドでは、例えば第１チャンネルＣＨ１
の誤り検出を行い、２回目のサンプルホールドでは、第
２チャンネルＣＨ２の誤り検出を行い、３回目のサンプ
ルホールドでは、第３チャンネルＣＨ３の誤り検出を行
ってもよい。即ち、各チャンネルの誤り検出は、３回に
１度行われることになる。

【００７５】また、実施例では、アブソリュートパター
ンとしてＭ系列を用いたが、これに限定されることはな
い。本発明においては、リニアスケールについて述べた
が、ロータリエンコーダであっても構わない。また、絶
対位置データの出力は、各チャンネルのリニアスケール
毎にシフトレジスタを設けていたが、一つのシフトレジ
スタで、各チャンネル情報（３チャンネルにおいては２
ビット）を付加して、３チャンネル分を一つの信号線で
外部回路（数値制御装置等）に出力してもよい。

【００７６】

【発明の効果】以上に様に本発明によれば、少なくとも
２つのアブソリュート及びインクリメンタル検出手段に
対して、一つの信号処理部及び比較手段で時系列的に絶
対位置信号に変換されると共に、その絶対位置信号の誤
り検出が行えるので、信号線及びスペースを減少するこ
とができる。

【００７７】また、少なくとも２つの保持手段を設ける
ことにより、少なくとも２つのアブソリュート及びイン
クリメンタル検出手段に対して、一つの信号処理部及び
比較手段で同一時刻の絶対位置信号に変換されると共
に、その絶対位置信号の誤り検出が行えるので、信号線
及びスペースを減少することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示す図である。

【図２】本発明の第１実施例のリニアスケールと検出器
とを示す図である。

【図３】第１実施例の動作を示すフローチャートであ
る。

【図４】第１実施例の位相調整回路のタイミングチャー
トである。

【図５】本発明の第２実施例を示す図である。

【符号の説明】

１、２、３リニアスケール７マルチプレクサ８コントローラ９シフトレジスタ１０ＲＯＭテーブル１１、１５ラッチ１２１６分割回路１３１６０分割回路１４位相調整回路１６、１８ＡＮＤゲート１９、２０、２１シフトレジスタ２２オーバースピード検出回路５０第１検出器５１第２検出器５２第３検出器５３第４検出器４、５、６サンプルホールド回路

Claims

【特許請求の範囲】

【請求項１】アブソリュートパターンとインクリメンタ
ルパターンとがそれぞれ形成された少なくとも２つの符
号板と、前記少なくとも２つの符号板に対してそれぞれ相対移動
し、前記アブソリュートパターンを検出してアブソリュ
ート信号を出力する少なくとも２つのアブソリュート検
出手段と、前記少なくとも２つの符号板に対してそれぞれ相対移動
し、前記インクリメンタルパターンを検出してインクリ
メンタル信号を出力する少なくとも２つのインクリメン
タル検出手段と、前記同一符号板から検出される前記インクリメンタル信
号と前記アブソリュート信号との組み合わせを順次選択
する信号選択手段と、前記信号選択手段で選択された前記インクリメンタル信
号と前記アブソリュート信号とから絶対位置信号に変換
する信号処理部と、前記信号処理部から得られた前記絶対位置信号と、前記
アブソリュート検出手段が検出した前記アブソリュート
信号の少なくとも一部とを比較し、前記絶対位置信号と
前記アブソリュート信号の少なくとも一部とが不一致の
場合に異常信号を出力する比較手段と、を備えているこ
とを特徴とするアブソリュートエンコーダ。
【請求項２】アブソリュートパターンとインクリメンタ
ルパターンとがそれぞれ形成された少なくとも２つの符
号板と、前記符号板に対してそれぞれ相対移動し、前記アブソリ
ュートパターンを検出してアブソリュート信号を出力す
る少なくとも２つのアブソリュート検出手段と、前記符号板に対してそれぞれ相対移動し、前記インクリ
メンタルパターンを検出してインクリメンタル信号を出
力する少なくとも２つのインクリメンタル検出手段と、前記インクリメンタル信号をそれぞれ同時に保持する少
なくとも２つの保持手段と、前記保持手段によって保持された前記インクリメンタル
信号と前記アブソリュート信号との中から、前記同一符
号板から検出される前記インクリメンタル信号と前記ア
ブソリュート信号との組み合わせを順次選択する信号選
択手段と、前記信号選択手段で選択された前記インクリメンタル信
号と前記アブソリュート信号とから絶対位置信号に変換
する信号処理部と、前記信号処理部から得られた前記絶対位置信号と、前記
アブソリュート検出手段が検出した前記アブソリュート
信号の少なくとも一部とを比較し、前記絶対位置信号と
前記アブソリュート信号の少なくとも一部とが不一致の
場合に異常信号を出力する比較手段と、を備えているこ
とを特徴とするアブソリュートエンコーダ。