JPH06204904A

JPH06204904A - ディジタル通信機

Info

Publication number: JPH06204904A
Application number: JP34813992A
Authority: JP
Inventors: Naoki Matsuo; 直紀松尾
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1992-12-28
Filing date: 1992-12-28
Publication date: 1994-07-22

Abstract

(57)【要約】【目的】復調されたディジタル信号の誤り率の検出結
果を元に、フィルタに対して設けたマッチング回路のイ
ンピーダンスを制御することにより、誤り率の増加を抑
制することを可能とするディジタル通信機を提供するこ
とを目的としている。【構成】ディジタル変調信号を復調して出力するディ
ジタル通信器機において、前記ディジタル変調信号から
不要なスプリアスを除去するフィルタ４と、前記フィル
タ４の入力側及び／又は出力側に設けられ、インピーダ
ンスの可変なマッチング回路３、５と、前記マッチング
回路３、５及びフィルタ４を通過し、復調されたディジ
タルデータの誤り率を検出する誤り検出回路８と、前記
誤り検出回路８の検出結果を元に、前記マッチング回路
３、５のインピーダンスを制御する制御回路１１とを備
えたことを特徴とするディジタル通信機。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル変調信号か
ら不要なスプリアスを除去するフィルタの入力側及び／
又は出力側に設けられ、インピーダンスのマッチングを
行うマッチング回路を有するディジタル通信機に関す
る。

【０００２】

【従来の技術】一般に、高周波伝送回路を使用して行わ
れる無線通信においては、無線受信機としてスーパーヘ
テロダイン受信機がよく使用されている。スーパーヘテ
ロダイン受信機では、受信電波を、混合回路と局部発振
回路からなる周波数変換回路にて取り扱いやすい周波数
（中間周波数）に変換し、更に、感度の向上をはかるた
めの増幅回路や、不要なスプリアス（即ち、不要なイメ
ージ信号や隣接チャンネル信号等）を除去するフィルタ
回路で処理した後、検波回路で復調するようになってい
る。

【０００３】一方、かかる高周波伝送回路では、伝送線
路の端末に接続する負荷インピーダンスを、使用回路の
特性インピーダンスにマッチングさせることが必要とな
る。このようにすれば、伝送線路は無限に延長したと同
じ効果を有することとなり、伝搬される電波は何ら障害
されることなく前進することができ、反射波が発生せ
ず、定在波の発生も起こらない。このため、高周波伝送
回路で使用される上記フィルタ回路についても、その保
有する負荷インピーダンスを調整することが必要とな
る。

【０００４】従来より、使用するフィルタ自体が、回路
の特性インピーダンスを保有している場合には、わざわ
ざインピーダンスをマッチングさせるマッチング回路を
使用する必要はなく、受信回路に直接挿入できるように
なっている。しかし、フィルタ自体が、かかる特性イン
ピーダンスを保有していない場合や、受信回路に挿入す
るフィルタの入力側或いは出力側からみたインピーダン
ス特性が使用回路の特性インピーダンスを保有していな
いような場合には、フィルタの入力側及び出力側に、マ
ッチング回路を設ける必要がある。このようにすれば、
反射波の発生が抑えられるので、回路を損傷せず、しか
も、電力の伝達を効率よく行うことが可能となる。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
たマッチング回路は、通常、固定リアクタンス素子で構
成されているため、該リアクタンス素子自体に初めから
性能バラツキがあった場合や、使用中に、温度変化等に
よってその性能変化を招いたような場合には、マッチン
グ状態が変化するおそれがある。

【０００６】そのような場合には、使用するフィルタの
群遅延特性（位相を周波数で微分したものを、周波数を
横軸として表記した特性のことであり、波形の再現性の
面からは、所定帯域内において平坦であることが要求さ
れる）や振幅特性（ある周波数におけるパワーレベルの
値を、周波数を横軸として表記した特性のことである）
の変化を招いてしまう。その結果、伝送系における伝達
特性に歪みが生じてしまう（具体的には、ある周波数に
対する、フィルタの有する群遅延特性及び振幅特性が一
定とならなくなってしまう）。

【０００７】また、無線回路は、基本的にはアップ及び
ダウンコンバータ、フィルタ、アンプ等を主たる構成要
素としており、これらの各要素は、個々に伝達特性を有
している。そして、送信伝達特性（送信側の構成要素の
全てが有する伝達特性をまとめたもの）と受信伝達特性
（受信側の構成要素の全てが有する伝達特性をまとめた
もの）を総括した送受信伝達特性は、仮に送信側におい
て伝達特性の歪みが発生した場合に、いかに受信側の伝
達特性を理想的なものとしても、発生した伝達特性の歪
みを解消することは不可能である。

【０００８】ディジタル通信機では、上述した伝達特性
に歪みが発生した場合、処理するディジタル信号に符号
間干渉という不具合を招いてしまい、その状態のままデ
ィジタル変調信号を復調すると、復号誤り率を大きく増
加させてしまうことになる（即ち、復調エラーレートが
劣化してしまう）。本発明は、かかる現状に鑑みてなさ
れたものであり、復調されたディジタル信号の誤り率の
検出結果を元に、フィルタに対して設けたマッチング回
路のインピーダンスを制御することにより、誤り率の増
加を抑制することを可能とするディジタル通信機を提供
することを目的としている。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、ディジタル変調信号を復調して出力する
ディジタル通信機において、前記ディジタル変調信号か
ら不要なスプリアスを除去するフィルタと、前記フィル
タの入力側及び／又は出力側に設けられ、インピーダン
スの可変なマッチング回路と、前記マッチング回路及び
フィルタを通過し、復調されたディジタルデータの誤り
を検出する誤り検出回路と、前記誤り検出回路の検出結
果を元に、前記マッチング回路のインピーダンスを制御
する制御回路とを備えたことを特徴としている。

【００１０】また、本発明は、前記ディジタル変調信号
の強度レベルを検出する強度レベル検出回路と、該強度
レベル検出回路の検出結果を元にして該強度レベルを一
定値となす強度レベル制御回路を有し、前記制御回路
が、該ディジタル変調信号の強度レベルの変動に影響さ
れることなく前記マッチング回路のインピーダンスを制
御することを特徴としている。

【００１１】また、本発明は、前記ディジタル変調信号
の強度レベルを検出する強度レベル検出回路を有し、前
記制御回路が、更に、該強度レベル検出回路の検出結果
を元にして前記マッチング回路の動作を制御することを
特徴としている。

【００１２】

【作用】上記構成によれば、位相変調されたディジタル
変調信号を復調して出力するために、フィルタにより、
前記ディジタル変調信号から不要な信号が除去される。
また、該フィルタの入力側及び／又は出力側にマッチン
グ回路が設けられる。このマッチング回路は、入力され
る電圧値によってそのインピーダンスを変化させること
が可能であり、そのインピーダンス変化により、フィル
タの有する伝達特性が変化する。

【００１３】次に、前記マッチング回路及びフィルタを
通過して復調されるディジタルデータは、誤り検出回路
によって、その誤りが検出される。そこで、この検出結
果を元にして、制御回路によって、上述したマッチング
回路のインピーダンスの制御が行われる。その結果、伝
達特性の歪みが改善され、出力されるディジタルデータ
の誤り率の増加が抑制される。

【００１４】また、強度レベル検出回路によって、ディ
ジタル変調信号の強度レベルを検出し、その検出結果を
元に、強度レベル制御回路がディジタル変調信号の強度
レベルを一定値となすように制御すれば、ディジタル変
調信号の強度レベルの変動が抑制される。この結果、前
記制御回路は、ディジタル変調信号の強度レベル変動に
影響されることなく前記マッチング回路を制御すること
が可能となる。

【００１５】また、強度レベル検出回路によって、ディ
ジタル変調信号の強度レベルを検出し、その検出結果を
元に、前記制御回路は、ディジタル変調信号の強度レベ
ルが大きく変動した場合に、前記マッチング回路の動作
を停止させるようにすることが可能となる。

【００１６】

【実施例】以下、本発明の一実施例を図面に従って具体
的に説明する。図１は、本発明にかかるディジタル通信
機の受信回路における復調部の回路構成の第１の実施例
を示すブロック図である。この復調部は、位相変調（π
／４シフトＱＰＳＫによる）されたディジタル変調信号
の入力端子１と、入力信号のレベル調整を行うＡＧＣ
（auto gain control ；自動利得調整）回路２と、高調
波成分を除去するフィルタ４と、該フィルタ４の入力側
及び出力側に設けられ、インピーダンスを調整する入力
マッチング回路３及び出力マッチング回路５と、出力マ
ッチング回路５から出力される信号の電界強度（ＲＳＳ
Ｉ）を検出して、前記ＡＧＣ回路にフィードバックをか
けるデータを出力するＲＳＳＩ検出回路６と、入力信号
を復調してディジタルデータを出力する復調回路７と、
出力されたディジタルデータの誤りを検出する誤り検出
回路８と、誤り検出回路８からの検出結果を元に、前記
入力マッチング回路３及び出力マッチング回路５に印加
べき電圧を制御する制御回路１１と、制御回路１１から
の制御信号をＤ／Ａ変換するＤ／Ａ変換器９及び１０
と、復調された前記ディジタルデータの出力端子１２と
から構成されている。

【００１７】以上のブロック構成によれば、ＲＳＳＩ検
出回路６の検出結果を元に、ＡＧＣ回路２により、入力
端子１から入力されたディジタル変調信号のレベルが安
定化される。また、誤り検出回路８にて、復調回路７で
復調されたディジタルデータの誤り率が増加したことが
検出された場合には、制御回路１１により、Ｄ／Ａ変換
器９及び１０を通し、入力マッチング回路３及び出力マ
ッチング回路５に対して印加される制御電圧の調整が行
われる。この結果、出力されるディジタルデータの誤り
率は減少され、出力データが安定化される。

【００１８】なお、前記出力端子１２から出力されるデ
ィジタルデータは、それ以降、図示しないＴＤＭＡ処理
回路、Ｄ／Ａ変換回路、音声処理回路を経てリンガー及
びスピーカから音声出力されるようになっている。図２
は、本発明にかかるディジタル通信機の受信回路におけ
る復調部の回路構成の第２の実施例を示すブロック図で
ある。図面から明らかなように、ここでは図１に示すＡ
ＧＣ回路２が除去されており、更に、ＲＳＳＩ検出回路
６からの検出データが制御回路１１に入力されるように
なっている。他のブロック構成については、図１に示す
構成と全く同様な構成となっているため、同一番号を付
している。

【００１９】この回路構成は、ＡＧＣ回路２が無い場合
に、受信信号レベルが大きく変動したときのことを考慮
したものである。この場合における出力されるディジタ
ルデータの誤り率増加の原因については、明らかに、受
信信号レベルの変動の影響を受けている。従って、ＲＳ
ＳＩ検出回路６からの検出データにより受信信号レベル
が大きく変動したことを確認した場合には、制御回路１
１では、各マッチング回路３、５の制御を停止し、別
途、受信信号レベルの変動を速やかに抑えるための制御
を行うようになっている。

【００２０】また、受信信号レベルの変動が通常範囲に
ある場合には、図１で説明したと同様にして、制御回路
１１は、誤り検出回路８からの検出データを元に、Ｄ／
Ａ変換器９及び１０を介し、入力マッチング回路３及び
出力マッチング回路５に印加すべき制御電圧の調整を行
う。その結果、復調されたディジタルデータの誤り率は
減少され、出力データは安定化される。

【００２１】図３は、図１及び図２に示すマッチング回
路の具体的構成例を示す回路図である。図中、端子ａは
入力回路側に、端子ｂはフィルタ４の入力側に、端子ｃ
はフィルタ４の出力側に、端子ｄは出力回路側に接続さ
れ、更に、端子ｅ及び端子ｆは夫々Ｄ／Ａ変換器９及び
１０を通して制御回路１１に接続されるようになってい
る。図面から明らかなように、この入力マッチング回路
３と出力マッチング回路４の回路構成（図中、一点鎖線
で囲む内部の構成）は、フィルタ４に対して線対称な関
係になっている。また、いずれの回路にも、直流電圧に
よって容量を変化させるバリキャップダイオード（バリ
クタとも言う）ＶＤが使用されている。

【００２２】例えば、入力マッチング回路３について、
回路インピーダンスのマッチング方法を説明すると、次
のようになる。端子ａに接続される結合コンデンサの容
量をＣ₁、コイルのインダクタンスをＬ₁、バリキャッ
プダイオードＶＤに接続されるコンデンサの容量を
Ｃ₂、バリキャップダイオードＶＤにおける容量変化を
ΔＣとし、更に、入力端子ａから入力側を見たインピー
ダンスＺin、端子ｂから出力側を見たインピーダンスを
Ｚf 、端子ａからマッチング回路３を見たインピーダン
スをＺa 、端子ｂからマッチング回路３を見たインピー
ダンスをＺb とすれば、Ｚa 及びＺb は、次式〔数１〕
によって計算される。〔数１〕Ｚa ＝〔１／ｊωＣ₁＋ｊωＬ₁（Ｃ₂＋ΔＣ）／｛（Ｃ₂＋ΔＣ）−ω²Ｌ ₁ Ｃ₂ΔＣ｝〕//Ｚf ・・・・・・・・・・・・・・・・・・・・・・・・Ｚb ＝〔ｊωＬ₁（Ｃ₂＋ΔＣ）／｛（Ｃ₂＋ΔＣ）−ω²Ｌ₁Ｃ₂ΔＣ｝〕 //（Ｚin＋１／ｊωＣ₁）・・・・・・・・・・・・・・・・・・・・・・但し、上式及びにおいて、ωは角周波数とし、計算
記号「//」は、Ａ//Ｂ＝Ａ・Ｂ／Ａ＋Ｂの計算を行うも
のとする。即ち、〔１／ｊωＣ₁＋ｊωＬ₁（Ｃ₂＋Δ
Ｃ）／｛（Ｃ₂＋ΔＣ）−ω²Ｌ₁Ｃ₂ΔＣ｝〕＝Ｚx
とすれば、Ｚa＝Ｚx ・Ｚf ／Ｚx ＋Ｚf となる。

【００２３】ここで、マッチング回路３がマッチング状
態の時、端子ａでは、Ｚa の共役インピーダンスがＺin
に等しくなり、且つ、端子ｂでは、Ｚb の共役インピー
ダンスがＺf に等しくなる。従って、このような関係が
実現されるように、上式及びにおけるΔＣの値を変
化させれば、インピーダンスをマッチングさせることが
可能となる。即ち、制御回路１１により、入力マッチン
グ回路３に印加する直流電圧を変化させると、バリキャ
ップダイオードＶＤの容量変化（ΔＣ）が起きるので、
インピーダンスをマッチングできる。同様にして、出力
マッチング回路５においても、インピーダンスのマッチ
ングが可能となる。その結果、先述したフィルタ４の振
幅及び群遅延特性が変化し、理想的な伝達特性が実現さ
れる。そして、復調されて出力されるディジタルデータ
の誤り率は減少される。

【００２４】なお、上記入力マッチング回路３及び出力
マッチング回路５は、必ずしもこれら２つを同時に使用
する必要はなく、回路特性によっては、片方のマッチン
グ回路だけを使用することも可能である。次に、図１及
び図２に示すマッチング回路に対し、印加すべき電圧を
決定する場合について説明する。かかる印加電圧を決定
するのは、〔１〕各マッチング回路を製造した時点と、
〔２〕各マッチング回路を使用する上で、出力データの
誤り率が予め記憶してあるしきい値を越えた時点の２つ
の時点において行われるようになっている。〔１〕の場
合は、設計仕様としての基準制御電圧値Ｖref を決定す
ることを目的としており、〔２〕の場合は、かかる基準
制御電圧値Ｖref に加えるべき微小変化制御電圧値を決
定することを目的としている。具体的には、〔２〕の場
合、固定リアクタンス素子で構成されたマッチング回路
のインピーダンス特性が温度変化等によって変動するこ
とを吸収して、フィルタの特性（即ち、ディジタル変調
データを復調する際に必要となるデータの周波数に対応
した出力波形のこと）を補償すること等を目的として印
加電圧の決定が行われるようになっている。なお、フィ
ルタの特性が補償されれば、データを識別する時点にお
ける曖昧部分が除去されることとなり、出力データの誤
り率増加の原因は解消される。

【００２５】図４及び図５（図４に示すフローチャート
の続き）は、図２に示すマッチング回路に対する印加電
圧の制御処理を示すフローチャートである。図４におい
て、先ず、ＲＳＳＩ検出回路６におけるＲＳＳＩ（電界
強度）の検出結果を元に、以後の処理を継続するか否か
について判断する。即ち、ＲＳＳＩ≧Ｐth（ただし、Ｐ
thは処理を終了するために、予め決められたＲＳＳＩ値
である）である場合（Ｓ１においてＹｅｓの場合）に
は、受信信号のレベルが決められた値以上となっている
ため、処理を終了する。これに対し、ＲＳＳＩ＜Ｐthで
ある場合（Ｓ１においてＮｏの場合）には、基準制御電
圧値（Ｖref ）からΔＶだけ減算した値をＤ／Ａ変換器
９或いは１０に出力する。

【００２６】なお、ディジタル通信機の電源がオンされ
た時点においては、入力マッチング回路３或いは出力マ
ッチング回路５に印加すべき制御電圧値Ｖpre として、
Ｖpre ＝Ｖref （基準制御電圧値）なるＶpre が印加さ
れるようになっている。次に、夫々のマッチング回路を
使用中（この時、夫々のマッチング回路に対しては、Ｖ
pre の電圧が印加されている）に、復調回路７からの復
調データについて、その誤り率が増加した場合（Ｓ３に
おいてＹｅｓの場合であって、具体的には、予め記憶し
てあるしきい値を越えた場合となる）には、制御電圧増
加フラグを立てる（Ｓ４）。そして、制御電圧増加フラ
グが立っているか否かの確認を行った後（Ｓ５）、制御
電圧増加フラグが立っていることが確認された場合（Ｓ
５においてＹｅｓの場合）には、制御電圧値Ｖvar をＶ
var ＝Ｖpre ＋ΔＶとして、Ｄ／Ａ変換器９或いは１０
に対し出力する（Ｓ６）。これに対し、制御電圧増加フ
ラグが立っていないことが確認された場合（Ｓ５におい
てＮｏの場合）には、制御電圧値Ｖvar をＶvar ＝Ｖpr
e −ΔＶとして、同じくＤ／Ａ変換器９及び１０に対し
出力する（Ｓ７）。

【００２７】続いて、誤り検出回路８から得られるデー
タの誤り率が増加したか否かを確認し（Ｓ８）、誤り率
が増加しなかった場合（Ｓ８においてＮｏの場合）に
は、更に、誤り率が減少したか否かの確認を行う（Ｓ
９）。そして、誤り率が減少した場合（Ｓ９においてＹ
ｅｓの場合）には、現在出力している電圧値Ｖpre を制
御電圧値Ｖvar として（即ち、Ｖvar ＝Ｖpre ）として
記憶する（Ｓ１０）。更に、処理の終了を示すファイナ
ルフラグが立っているか否かの確認を行い（Ｓ１１）、
ファイナルフラグが立っていることを確認した場合（Ｓ
１１においてＹｅｓの場合）には、制御電圧増加フラグ
及びファイナルフラグの各フラグをリセットし（Ｓ１
２）、上記一連の処理を終える。

【００２８】上記のＳ８→Ｓ９→Ｓ１０→Ｓ１１→Ｓ５
→Ｓ６又はＳ７の一連の処理は、誤り率が減少する限り
連続的に行われ、制御電圧値Ｖvar は順次更新されてゆ
く。そして、以上の処理を続けていくことにより、やが
て誤り率が再び増加することとなった場合（即ち、ステ
ップ８の判断においてＹｅｓとなるケース）には、処理
を図５に示すステップ１４に移行する。また、誤り率が
一定の状態となった場合（即ち、ステップ９の判断にお
いてＮｏとなるケース）には、処理を図５に示すステッ
プ１９に移行する。

【００２９】以上の処理の結果、誤り率が増加したり、
或いは一定となった場合（Ｓ８においてＹｅｓの場合、
或いはＳ９においてＮｏの場合）には、現在出力されて
いるＶpre の値が制御電圧値Ｖvar とされ、誤り率が減
少した場合（Ｓ９においてＹｅｓの場合）には、Ｖpre
の値をあらためてＶvar として記憶するように常に制御
されてゆくことになる。

【００３０】一方、ステップ３において、誤り率が増加
しなかった場合（Ｓ３においてＮｏの場合であり、具体
的には、記憶してあるしきい値を越えなかった場合とな
る）には、更に、誤り率が減少したか否か（具体的に
は、誤り率が該しきい値を下回ったか否か）の確認を行
い（Ｓ１３）、誤り率が減少した場合（Ｓ１３において
Ｙｅｓの場合）には、ステップ１０に処理を移行する。
これに対し、誤り率が減少しなかった場合（Ｓ１３にお
いてＮｏの場合であり、具体的には、誤り率が一定値と
なって変化していない場合となる）には、処理を図５に
示すステップ２１に移行する。

【００３１】図５において、ステップ１４では、ファイ
ナルフラグが立っているか否かの確認を行い、ファイナ
ルフラグが立っている場合（Ｓ１４においてＹｅｓの場
合）には、処理を図４に示すステップ１２に移行する。
これに対し、ファイナルフラグが立っていない場合（Ｓ
１４においてＮｏの場合）には、ファイナルフラグを立
て（Ｓ１５）、更に、制御電圧増加フラグが立っている
か否かの確認を行う（Ｓ１６）。そして、制御電圧増加
フラグが立っている場合（Ｓ１６においてＹｅｓの場
合）には、制御電圧値Ｖvar をＶvar ＝Ｖpre ＋１／２
ΔＶとして、Ｄ／Ａ変換器９及び１０に出力し（Ｓ１
７）、制御電圧増加フラグが立っていない場合（Ｓ１６
においてＮｏの場合）には、Ｖvar ＝Ｖpre −１／２Δ
ＶとしてＤ／Ａ変換器９及び１０に出力し（Ｓ１８）、
処理を図４に示すステップ８に移行する。

【００３２】また、ステップ１９では、同じくファイナ
ルフラグが立っているか否かの確認を行い、ファイナル
フラグが立っている場合（Ｓ１９においてＹｅｓの場
合）には、処理を図４に示すステップ１２に移行する。
これに対し、ファイナルフラグが立っていない場合（Ｓ
１９においてＮｏの場合）には、ファイナルフラグを立
て（Ｓ２０）、更に、制御電圧増加フラグが立っている
か否かの確認を行う（Ｓ２１）。そして、制御電圧増加
フラグが立っている場合（Ｓ２１においてＹｅｓの場
合）には、制御電圧値Ｖvar をＶvar ＝Ｖpre ＋２ΔＶ
として、Ｄ／Ａ変換器９及び１０に出力し（Ｓ２１）、
制御電圧増加フラグが立っていない場合（Ｓ２１におい
てＮｏの場合）には、Ｖvar ＝Ｖpre −２ΔＶとして、
同じくＤ／Ａ変換器９及び１０に出力し（Ｓ２３）、処
理を同じく図４に示すステップ８に移行する。

【００３３】なお、上記の図５に示すフローチャート
は、制御電圧値Ｖvar の補正幅が、印加される電圧に対
して略２次関数的に変化する傾向があることを前提とし
ており、２次関数以外（例えば３次関数）の変化傾向を
示すような場合には、回路特性に応じた補正幅を設定
し、フローチャート自体を変更する必要がある。

【００３４】

【発明の効果】以上の本発明によれば、ディジタル通信
機の受信回路において発生した伝達特性の歪みによるデ
ィジタル信号符号間干渉の影響を、誤り率を検出してフ
ィルタに対して設けたマッチング回路を微調整すること
により、最小限に抑えることが可能となる。その結果、
誤り率の極めて少ないディジタル復調を行い得るディジ
タル通信機を提供することができるようになる。

【００３５】また、送信側伝達特性の歪みを吸収できる
という副次的効果も奏する。

【図面の簡単な説明】

【図１】本発明にかかるディジタル通信機の受信回路に
おける復調部の回路構成の第１の実施例を示すブロック
図である。

【図２】同じく本発明にかかるディジタル通信機の受信
回路における復調部の回路構成の第２の実施例を示すブ
ロック図である。

【図３】図１及び図２に示すマッチング回路の具体的構
成を示す回路図である。

【図４】図２に示すマッチング回路に対する印加電圧の
制御処理を示すフローチャートである。

【図５】図４に示すフローチャートの続きである。

【符号の説明】

２ＡＧＣ３入力マッチング回路４フィルタ５出力マッチング回路７復調回路８誤り検出回路９、１０Ｄ／Ａ変換器１１制御回路

Claims

【特許請求の範囲】

【請求項１】ディジタル変調信号を復調して出力する
ディジタル通信機において、前記ディジタル変調信号から不要なスプリアスを除去す
るフィルタと、前記フィルタの入力側及び／又は出力側に設けられ、イ
ンピーダンスの可変なマッチング回路と、前記マッチング回路及びフィルタを通過し、復調された
ディジタルデータの誤りを検出する誤り検出回路と、前記誤り検出回路の検出結果を元に、前記マッチング回
路のインピーダンスを制御する制御回路とを備えたこと
を特徴とするディジタル通信機。
【請求項２】前記ディジタル変調信号の強度レベルを
検出する強度レベル検出回路と、該強度レベル検出回路
の検出結果を元にして該強度レベルを一定値となす強度
レベル制御回路を有し、前記制御回路が、該ディジタル
変調信号の強度レベルの変動に影響されることなく前記
マッチング回路のインピーダンスを制御することを特徴
とする請求項１記載のディジタル通信機。
【請求項３】前記ディジタル変調信号の強度レベルを
検出する強度レベル検出回路を有し、前記制御回路が、
更に、該強度レベル検出回路の検出結果を元にして前記
マッチング回路の動作を制御することを特徴とする請求
項１記載のディジタル通信機。