JPH06204829A - パルス幅変調信号の復調回路 - Google Patents
パルス幅変調信号の復調回路Info
- Publication number
- JPH06204829A JPH06204829A JP3190160A JP19016091A JPH06204829A JP H06204829 A JPH06204829 A JP H06204829A JP 3190160 A JP3190160 A JP 3190160A JP 19016091 A JP19016091 A JP 19016091A JP H06204829 A JPH06204829 A JP H06204829A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse width
- transfer characteristic
- width modulation
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
- H03M1/822—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、ＰＷＭ信号を制御対象の
制御特性に適合した傾き特性を有するアナログ信号に復
調し得るパルス幅変調信号の復調回路を提供することで
ある。 【構成】 本発明は、ＰＷＭ信号を流入するためのＰＷ
Ｍ入力端子と、このＰＷＭ信号を線形的なアナログ信号
に変換させる積分手段２０と、積分手段２０の伝達特性
の傾きを変化させる伝達特性変換手段３０を含むことを
特徴とする。
制御特性に適合した傾き特性を有するアナログ信号に復
調し得るパルス幅変調信号の復調回路を提供することで
ある。 【構成】 本発明は、ＰＷＭ信号を流入するためのＰＷ
Ｍ入力端子と、このＰＷＭ信号を線形的なアナログ信号
に変換させる積分手段２０と、積分手段２０の伝達特性
の傾きを変化させる伝達特性変換手段３０を含むことを
特徴とする。
Description
【０００１】
【産業上の利用分野】本発明はパルス幅変調信号を復調
する回路に関する。
する回路に関する。
【０００２】
【従来の技術】パルス幅変調（Pulse Width Modulatio
n；以下ＰＷＭと称する）は固定された周波数の矩形波
搬送波信号のデユーテイサイクル(Duty cycle)を変調す
ることにより数値の列を符号化する方法である。特に搬
送波信号の各持続期間のデユーテイサイクルはその列に
おいて該等数値に比例されるように変調される。数値の
列により表示される情報は、通常的に個別の測定結果の
連続か、或いは連続的な波形の周期的なサンプルであ
る。
n；以下ＰＷＭと称する）は固定された周波数の矩形波
搬送波信号のデユーテイサイクル(Duty cycle)を変調す
ることにより数値の列を符号化する方法である。特に搬
送波信号の各持続期間のデユーテイサイクルはその列に
おいて該等数値に比例されるように変調される。数値の
列により表示される情報は、通常的に個別の測定結果の
連続か、或いは連続的な波形の周期的なサンプルであ
る。
【０００３】ＰＷＭ復調回路の目的は通常変調された信
号に十分に比例するアナログ信号を発生することにより
復調された信号から本来の符号化された数値の列を復旧
することにある。通常のＰＷＭ復調回路は抵抗−コンデ
ンサ積分回路を含む。また、ＰＷＭ復調回路はＰＷＭ変
調器と共にデイジタル制御装置に適用され制御対象を制
御するようになる。これを添付図面を参照して説明す
る。
号に十分に比例するアナログ信号を発生することにより
復調された信号から本来の符号化された数値の列を復旧
することにある。通常のＰＷＭ復調回路は抵抗−コンデ
ンサ積分回路を含む。また、ＰＷＭ復調回路はＰＷＭ変
調器と共にデイジタル制御装置に適用され制御対象を制
御するようになる。これを添付図面を参照して説明す
る。
【０００４】図１はＰＷＭ信号を用いた制御回路であ
る。図１のうちマイクロコンピユータ（Micro Compute
r；以下“マイコン”と称する）１はＰＷＭ信号を発生
するＰＷＭ信号源である。ダイオードＤ１、２つの抵抗
Ｒ１，Ｒ２及び３つのコンデンサＣ１〜Ｃ３より成る部
分２はＰＷＭ信号を線形特性を有するアナログ信号を復
調するための積分手段である。信号処理部３は積分手段
２の出力を流入して制御対象（図示していない）を駆動
する。ここで信号処理部３は制御対象を駆動するにおい
て、ＰＷＭ信号の傾きと他の傾きの特性を有する場合が
ある。この場合、マイコン１で出力されるＰＷＭ信号が
制御対象の制御特性を有するか、積分手段２の復調特性
が制御対象の制御特性を有するべきである。
る。図１のうちマイクロコンピユータ（Micro Compute
r；以下“マイコン”と称する）１はＰＷＭ信号を発生
するＰＷＭ信号源である。ダイオードＤ１、２つの抵抗
Ｒ１，Ｒ２及び３つのコンデンサＣ１〜Ｃ３より成る部
分２はＰＷＭ信号を線形特性を有するアナログ信号を復
調するための積分手段である。信号処理部３は積分手段
２の出力を流入して制御対象（図示していない）を駆動
する。ここで信号処理部３は制御対象を駆動するにおい
て、ＰＷＭ信号の傾きと他の傾きの特性を有する場合が
ある。この場合、マイコン１で出力されるＰＷＭ信号が
制御対象の制御特性を有するか、積分手段２の復調特性
が制御対象の制御特性を有するべきである。
【０００５】
【発明が解決しようとしている課題】しかし、現在のマ
イコンは制御対象の制御特性に適合したＰＷＭ信号を発
生するためには複雑な回路構成を具備すべき問題点を抱
えることになる。また、ＰＷＭ信号を復調するための現
在の積分器は、線形復調特性を有して、マイコンは傾き
の異なる制御特性の制御対象を正確に制御できない問題
点があつた。
イコンは制御対象の制御特性に適合したＰＷＭ信号を発
生するためには複雑な回路構成を具備すべき問題点を抱
えることになる。また、ＰＷＭ信号を復調するための現
在の積分器は、線形復調特性を有して、マイコンは傾き
の異なる制御特性の制御対象を正確に制御できない問題
点があつた。
【０００６】従って、本発明の目的は、ＰＷＭ信号を制
御対象の制御特性に適合した傾き特性を有するアナログ
信号に復調し得るパルス幅変調信号の復調回路を提供す
ることである。
御対象の制御特性に適合した傾き特性を有するアナログ
信号に復調し得るパルス幅変調信号の復調回路を提供す
ることである。
【０００７】
【課題を解決するための手段】この課題を解決するた
め、本発明のパルス幅変調信号の復調回路は以下に示す
構成を備える。すなわち、パルス幅変調信号を入力する
入力手段と、入力したパルス幅変調信号をアナログ信号
に変換させる積分手段と、該積分手段の伝達特性の傾き
を変化させる伝達特性変換手段を備える。
め、本発明のパルス幅変調信号の復調回路は以下に示す
構成を備える。すなわち、パルス幅変調信号を入力する
入力手段と、入力したパルス幅変調信号をアナログ信号
に変換させる積分手段と、該積分手段の伝達特性の傾き
を変化させる伝達特性変換手段を備える。
【０００８】
【作用】かかる本発明の構成において、入力したパルス
幅変調信号を積分してアナログ信号に変換させ、そのア
ナログ信号の傾きを変化させる。
幅変調信号を積分してアナログ信号に変換させ、そのア
ナログ信号の傾きを変化させる。
【０００９】
【実施例】以下、添付した図面を参照して本発明の実施
例を詳細に説明する。
例を詳細に説明する。
【００１０】図２は実施例におけるパルス幅変調信号の
復調回路の一例のブロツク図である。
復調回路の一例のブロツク図である。
【００１１】図２によれば、ＰＷＭ信号発生手段１０
は、パルス幅変調信号を発生させ、それを積分手段２０
に供給する。ＰＷＭ信号発生手段１０の一例としてはマ
イコンが挙げられる。
は、パルス幅変調信号を発生させ、それを積分手段２０
に供給する。ＰＷＭ信号発生手段１０の一例としてはマ
イコンが挙げられる。
【００１２】積分手段２０はＰＷＭ信号発生手段１０か
ら出力されるパルス幅変調信号を線形特性を有するアナ
ログ信号に復調して伝達特性変換手段３０に供給する。
ら出力されるパルス幅変調信号を線形特性を有するアナ
ログ信号に復調して伝達特性変換手段３０に供給する。
【００１３】伝達特性変換手段３０は、積分手段２０か
らの線形的な伝達特性を有するアナログ信号の傾きを変
化させる。
らの線形的な伝達特性を有するアナログ信号の傾きを変
化させる。
【００１４】分圧手段４０は伝達特性変換手段３０の出
力信号を信号処理部５０に適正に入力されるように固定
された分圧比で分圧する。
力信号を信号処理部５０に適正に入力されるように固定
された分圧比で分圧する。
【００１５】信号処理部５０は分圧手段４０から流入さ
れる復調されたＰＷＭ信号を処理して制御対象（図示し
ていない）を駆動する。
れる復調されたＰＷＭ信号を処理して制御対象（図示し
ていない）を駆動する。
【００１６】図３は図２に図示されたパルス幅変調信号
の復調回路の詳細回路図である。
の復調回路の詳細回路図である。
【００１７】図３において、積分手段２０はＰＷＭ信号
発生手段１０の出力端子１１及び基準電源ＧＮＤとの間
に直列接続された抵抗Ｒ１１及びコンデンサＣ１２とＰ
ＷＭ信号発生手段１０の出力端子１１及び基準電源ＧＮ
Ｄとの間に接続されたコンデンサＣ１１よりなされてい
る。
発生手段１０の出力端子１１及び基準電源ＧＮＤとの間
に直列接続された抵抗Ｒ１１及びコンデンサＣ１２とＰ
ＷＭ信号発生手段１０の出力端子１１及び基準電源ＧＮ
Ｄとの間に接続されたコンデンサＣ１１よりなされてい
る。
【００１８】伝達特性変換手段３０は、抵抗Ｒ１１及び
コンデンサＣ１２との接続点に正転端子（＋端子）が接
続されている演算増幅器ＯＰ１、基準電源ＧＮＤの間に
接続された抵抗Ｒ１２、演算増幅器ＯＰ１の反転端子
（−端子）及び基準電源ＧＮＤとの間に接続された抵抗
Ｒ１３、演算増幅器ＯＰ１の反転端子及びその出力端子
との間に接続された抵抗Ｒ１４、演算増幅器ＯＰ１の供
給電源入力端子及び基準電源ＧＮＤとの間に接続された
コンデンサＣ１３より構成されている。
コンデンサＣ１２との接続点に正転端子（＋端子）が接
続されている演算増幅器ＯＰ１、基準電源ＧＮＤの間に
接続された抵抗Ｒ１２、演算増幅器ＯＰ１の反転端子
（−端子）及び基準電源ＧＮＤとの間に接続された抵抗
Ｒ１３、演算増幅器ＯＰ１の反転端子及びその出力端子
との間に接続された抵抗Ｒ１４、演算増幅器ＯＰ１の供
給電源入力端子及び基準電源ＧＮＤとの間に接続された
コンデンサＣ１３より構成されている。
【００１９】分圧手段４０は演算増幅器ＯＰ１の出力端
子及び基準電源ＧＮＤとの間に直列接続された２つの抵
抗Ｒ１５，Ｒ１６と、この２つの抵抗Ｒ１５，Ｒ１６の
接続点及び基準電源との間に接続されたコンデンサＣ１
４よりなされている。
子及び基準電源ＧＮＤとの間に直列接続された２つの抵
抗Ｒ１５，Ｒ１６と、この２つの抵抗Ｒ１５，Ｒ１６の
接続点及び基準電源との間に接続されたコンデンサＣ１
４よりなされている。
【００２０】信号処理部５０の入力端子は２つの抵抗Ｒ
１５，Ｒ１６の接続点に接続されている。
１５，Ｒ１６の接続点に接続されている。
【００２１】図３の作動において、ＰＷＭ信号発生手段
１０は出力端子１１を通じてＰＷＭ信号を出力する。
１０は出力端子１１を通じてＰＷＭ信号を出力する。
【００２２】ＰＷＭ信号は抵抗Ｒ１１及びコンデンサＣ
１２により線形的なアナログ信号に変換され出力され
る。
１２により線形的なアナログ信号に変換され出力され
る。
【００２３】この変換されたアナログ信号は演算増幅器
ＯＰ１の正転端子に入力される。この演算増幅器ＯＰ１
の入力電圧をＶｉとし、演算増幅器ＯＰ１の出力電圧を
Ｖo とすれば、演算増幅器ＯＰ１の出力利得は となり、Ｒ13＝Ｒ14で、Ｖo ＝２・Ｖｉである。
ＯＰ１の正転端子に入力される。この演算増幅器ＯＰ１
の入力電圧をＶｉとし、演算増幅器ＯＰ１の出力電圧を
Ｖo とすれば、演算増幅器ＯＰ１の出力利得は となり、Ｒ13＝Ｒ14で、Ｖo ＝２・Ｖｉである。
【００２４】従って、演算増幅器ＯＰ１に入力される入
力信号に対して出力信号が変換する量、すなわち傾きが
２になる。これは、入力に対して出力が敏感に変化する
ので伝達特性が改善されることを意味している。
力信号に対して出力信号が変換する量、すなわち傾きが
２になる。これは、入力に対して出力が敏感に変化する
ので伝達特性が改善されることを意味している。
【００２５】分圧手段４０は演算増幅器ＯＰ１の出力電
圧を抵抗Ｒ１５及び抵抗Ｒ１６の抵抗値により決定され
た分圧比で分圧し、信号処理部５０の入力端子５１に供
給する。
圧を抵抗Ｒ１５及び抵抗Ｒ１６の抵抗値により決定され
た分圧比で分圧し、信号処理部５０の入力端子５１に供
給する。
【００２６】この時、演算増幅器ＯＰ１の供給電源入力
端子及び基準電源ＧＮＤとの間に連結されたコンデンサ
Ｃ１３、信号処理部５０の入力端子５１及び基準電圧Ｇ
ＮＤとの間に連結されたコンデンサＣ１４及びＰＷＭ信
号発生手段１０の出力端子１１及び基準電源ＧＮＤとの
間に接続されたコンデンサＣ１１は雑音を除去するため
のバイパス用コンデンサである。
端子及び基準電源ＧＮＤとの間に連結されたコンデンサ
Ｃ１３、信号処理部５０の入力端子５１及び基準電圧Ｇ
ＮＤとの間に連結されたコンデンサＣ１４及びＰＷＭ信
号発生手段１０の出力端子１１及び基準電源ＧＮＤとの
間に接続されたコンデンサＣ１１は雑音を除去するため
のバイパス用コンデンサである。
【００２７】以上説明したように本実施例によれば、伝
達特性変換手段によりパルス幅変調信号の伝達特性、す
なわち傾きを変化させることにより、マイコンの内部集
積回路の設計変更なしにマイコンと信号処理プロセツサ
をインターフエースしうる効果がある。
達特性変換手段によりパルス幅変調信号の伝達特性、す
なわち傾きを変化させることにより、マイコンの内部集
積回路の設計変更なしにマイコンと信号処理プロセツサ
をインターフエースしうる効果がある。
【００２８】
【発明の効果】以上説明したように本発明によれば、Ｐ
ＷＭ信号を制御対象の制御特性に適合した傾き特性を有
するアナログ信号に復調し得るパルス幅変調信号の復調
回路を提供することができる。
ＷＭ信号を制御対象の制御特性に適合した傾き特性を有
するアナログ信号に復調し得るパルス幅変調信号の復調
回路を提供することができる。
【図１】従来のパルス幅変調信号の復調回路の構成ブロ
ツク図である。
ツク図である。
【図２】本発明によるパルス幅変調信号の復調回路の構
成ブロツク図である。
成ブロツク図である。
【図３】図２に図示されたパルス幅変調信号の復調回路
の詳細回路図である。
の詳細回路図である。
１ マイコン １０ ＰＷＭ信号発生手段 ２，２０ 積分手段 ３，５０ 信号処理部 ３０ 伝達特性変換手段 ４０ 分圧手段 Ｒ１１〜Ｒ１６ 抵抗 Ｃ１１〜Ｃ１４ コンデンサ ＯＰ１ 演算増幅器
Claims (3)
- 【請求項１】 パルス幅変調信号を入力する入力手段
と、 入力したパルス幅変調信号を積分してアナログ信号に変
換させる積分手段と、 該積分手段の伝達特性の傾きを変化させる伝達特性変換
手段を備えることを特徴とするパルス幅変調信号の復調
回路。 - 【請求項２】 更に、前記伝達特性変換手段の出力信号
を信号処理部で適正に入力されるように分圧する分圧手
段を備えることを特徴とする請求項第１項に記載のパル
ス幅変調信号の復調回路。 - 【請求項３】 前記伝達特性手段は演算増幅器を用いた
増幅回路を含むことを特徴とする請求項第１項に記載の
パルス幅変調信号の復調回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR735/1991 | 1991-01-17 | ||
| KR1019910000735A KR930008423B1 (ko) | 1991-01-17 | 1991-01-17 | 펄스폭 변조신호의 복조회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204829A true JPH06204829A (ja) | 1994-07-22 |
Family
ID=19309967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3190160A Pending JPH06204829A (ja) | 1991-01-17 | 1991-07-30 | パルス幅変調信号の復調回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5175549A (ja) |
| JP (1) | JPH06204829A (ja) |
| KR (1) | KR930008423B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7103110B2 (en) * | 2003-10-10 | 2006-09-05 | Atmel Corporation | Dual phase pulse modulation encoder circuit |
| US7283011B2 (en) * | 2003-10-10 | 2007-10-16 | Atmel Corporation | Method for performing dual phase pulse modulation |
| US6947493B2 (en) * | 2003-10-10 | 2005-09-20 | Atmel Corporation | Dual phase pulse modulation decoder circuit |
| ES2245576B1 (es) * | 2003-11-27 | 2007-04-01 | Instituto Cientifico Y Tecnologico De Guipuzcoa, S.A. | Circuito electronico para medida de tension generada mediante tecnicas de modulacion de anchura de pulsos (pwm). |
| KR100553077B1 (ko) * | 2004-04-21 | 2006-02-15 | 매그나칩 반도체 유한회사 | 디스플레이 구동 장치 및 구동 방법 |
| US7079577B2 (en) * | 2004-09-08 | 2006-07-18 | Atmel Corporation | Wide window decoder circuit for dual phase pulse modulation |
| KR101007617B1 (ko) * | 2008-10-28 | 2011-01-12 | 한전케이디엔주식회사 | 광대역 ｐｗｍ 신호 복조 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51117561A (en) * | 1975-03-19 | 1976-10-15 | Honeywell Inc | Pulse durationntoocurrent converter |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547263A (en) * | 1977-06-20 | 1979-01-19 | Hitachi Ltd | D-a converter |
| JPH063878B2 (ja) * | 1981-10-08 | 1994-01-12 | ソニ−株式会社 | デジタル・アナログ変換装置 |
-
1991
- 1991-01-17 KR KR1019910000735A patent/KR930008423B1/ko not_active IP Right Cessation
- 1991-07-15 US US07/730,005 patent/US5175549A/en not_active Expired - Fee Related
- 1991-07-30 JP JP3190160A patent/JPH06204829A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51117561A (en) * | 1975-03-19 | 1976-10-15 | Honeywell Inc | Pulse durationntoocurrent converter |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920015722A (ko) | 1992-08-27 |
| KR930008423B1 (ko) | 1993-08-31 |
| US5175549A (en) | 1992-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006502626A5 (ja) | ||
| JPH06204829A (ja) | パルス幅変調信号の復調回路 | |
| JP2918578B2 (ja) | デジタル復調器 | |
| JPH05259920A (ja) | デルタ−シグマ−アナログ／ディジタル変換器 | |
| US5375031A (en) | Vehicle electromagnetic clutch control device | |
| JP2003318666A (ja) | デジタルオーディオアンプ | |
| JP2976610B2 (ja) | Ｄ／ａコンバータのオフセット・ドリフト補償回路 | |
| JP2754540B2 (ja) | パルスカウント型検波装置 | |
| SU534032A1 (ru) | Преобразователь параметров двухэлементных нерезонансных электрических цепей в унифицированные сигналы | |
| JP2689712B2 (ja) | Ｐｗｍ変換回路 | |
| Daglio et al. | A multiplier-free digital rms calculation unit for integrated microsystems | |
| SU1374253A2 (ru) | Устройство дл умножени напр жений | |
| JPS64613Y2 (ja) | ||
| JP3985157B2 (ja) | ディジタル−アナログ変換回路 | |
| JPH01243608A (ja) | 検波装置 | |
| EP1223483A1 (en) | A digital control circuit of the proportional integral type | |
| SU868783A1 (ru) | Широтно-импульсное множительное устройство | |
| JPS6142014A (ja) | デイジタル式速度制御装置 | |
| JPS5920692Y2 (ja) | ｆ／ｖ変換回路 | |
| JPH0295023A (ja) | Σ△変調形ａ／ｄ変換器 | |
| JPH01125126A (ja) | ディジタル／アナログ変換装置 | |
| SU970419A1 (ru) | Преобразователь угла поворота вала в частоту следовани импульсов | |
| SU1181151A1 (ru) | Преобразователь код-напр жение с широтно-импульсной модул цией | |
| JP2539157B2 (ja) | 乗算器 | |
| JP2508472Y2 (ja) | 無停電電源装置用正弦波発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970225 |