JPH06204344A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH06204344A JPH06204344A JP35902792A JP35902792A JPH06204344A JP H06204344 A JPH06204344 A JP H06204344A JP 35902792 A JP35902792 A JP 35902792A JP 35902792 A JP35902792 A JP 35902792A JP H06204344 A JPH06204344 A JP H06204344A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- layer
- polyimide resin
- coupler
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法に
係り，特に多層配線の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a multi-layer wiring.
【０００２】[0002]
【従来の技術】半導体集積回路が大規模化すると，各素
子間の接続長は増大し，配線領域の面積がチップ面積の
多くの部分を占めるため，同一面積のチップに収容でき
るゲート数を増加させるには配線領域の面積を小さくす
る必要がある。そのため多層配線技術が採用されてい
る。従来の多層配線技術を図２の二層配線を形成する工
程の断面図により説明する。まず半導体基板１の上面に
あるＳiＯ2膜２上に第一層のアルミニウム配線３を形成
し図２（ａ），その上にカップラー４を形成し図２
（ｂ），ポリイミド系樹脂膜６を形成する図２（ｃ）。
層間絶縁膜にポリイミド系樹脂膜６を使用して多層配線
を行う場合，ＳiＯ2膜２とポリイミド系樹脂膜６の接着
性が悪いため，ＳiＯ2膜２とポリイミド系樹脂膜６の間
にカップラー４を形成することにより，ＳiＯ2膜２とポ
リイミド系樹脂膜６の接着性を向上させている。その後
ポリイミド系樹脂膜６にスルーホールを形成し図２
（ｄ），ホトレジスト膜７を取り除き図２（ｅ），カッ
プラー４を取り除く図２（ｆ）。しかしスルーホールを
形成する時に，ポリイミド系樹脂膜６とカップラー４ま
たはポリイミド系樹脂膜６と第一層のアルミニウム配線
３の接触抵抗が大きいこともあり，ポリイミド系樹脂膜
６がエッチングされきれずに残ってしまう。その上に第
二層のアルミニウム配線８を形成図２（ｇ）しても，第
一層のアルミニウム配線３と第二層のアルミニウム配線
８は，例えばスルーホールが約１０μｍ□以上なければ
導通しにくい。2. Description of the Related Art As a semiconductor integrated circuit increases in size, the connection length between elements increases, and the area of the wiring region occupies a large part of the chip area. To do so, it is necessary to reduce the area of the wiring region. Therefore, multi-layer wiring technology is adopted. A conventional multi-layer wiring technique will be described with reference to a sectional view of the step of forming the two-layer wiring in FIG. First S i O 2 film is formed on the 2 aluminum wires 3 of the first layer Figure 2 on the top of the semiconductor substrate 1 (a), to form a coupler 4 thereon Figure 2
(B), FIG. 2 (c) in which the polyimide resin film 6 is formed.
When performing multi-layer wiring using a polyimide resin film 6 in the interlayer insulating film, since adhesion of S i O 2 film 2 and the polyimide resin film 6 is poor, S i O 2 film 2 and the polyimide resin film 6 by forming the coupler 4 between, thereby improving the adhesion of S i O 2 film 2 and the polyimide resin film 6. After that, a through hole is formed in the polyimide resin film 6 and then, as shown in FIG.
(D), FIG. 2 (e) in which the photoresist film 7 is removed, and FIG. 2 (f) in which the coupler 4 is removed. However, when the through hole is formed, the contact resistance between the polyimide resin film 6 and the coupler 4 or the polyimide resin film 6 and the aluminum wiring 3 of the first layer may be large, so that the polyimide resin film 6 cannot be completely etched. I will remain. Even if the second layer aluminum wiring 8 is formed on it, the first layer aluminum wiring 3 and the second layer aluminum wiring 8 are electrically connected unless the through hole is about 10 μm square or more. Hateful.
【０００３】[0003]
【発明が解決しようとする課題】従来技術において，ポ
リイミド系樹脂膜にスルーホールを形成するのにポリイ
ミド系樹脂膜が完全にはエッチングされず，例えばスル
ーホールの大きさが約１０μｍ□以上でないとマスク通
りに形成できないという欠点がある。本発明はこれらの
欠点を解決するため，第一層アルミニウム配線上のスル
ーホール形成部分でポリイミド系樹脂膜及びカップラー
を完全に取り除き，第一層のアルミニウム配線と第二層
のアルミニウム配線を導通しやすくすることを目的とす
る。In the prior art, the polyimide resin film is not completely etched to form a through hole in the polyimide resin film, and for example, the size of the through hole must be about 10 μm □ or more. It has a drawback that it cannot be formed according to the mask. In order to solve these drawbacks, the present invention completely removes the polyimide resin film and the coupler at the through hole forming portion on the first layer aluminum wiring, and electrically connects the first layer aluminum wiring and the second layer aluminum wiring. The purpose is to make it easier.
【０００４】[0004]
【課題を解決するための手段】本発明は上記の目的を達
成するのに，スルーホール形成部分のポリイミド系樹脂
膜とカップラーを完全に取り除くために，スルーホール
形成部分の第一層のアルミニウム配線とカップラーの間
にアルミニウム酸化物膜を形成し，スルーホールを形成
する時，ポリイミド系樹脂膜をエッチングしカップラー
を取り除いてからアルミニウム酸化物膜をエッチングす
るようにしたものである。In order to achieve the above-mentioned object, the present invention is intended to completely remove the polyimide resin film and the coupler in the through hole forming portion so that the aluminum wiring of the first layer in the through hole forming portion is removed. The aluminum oxide film is formed between the coupler and the coupler, and when the through hole is formed, the polyimide resin film is etched to remove the coupler and then the aluminum oxide film is etched.
【０００５】[0005]
【作用】本発明の作用について説明するとアルミニウム
酸化物膜は非常に膜質が弱くエッチレートもアルミニウ
ムにくらべて速い。例えばＮＨ4Ｆ：ＨＦ＝６：１液に
１０秒浸せば第一層のアルミニウム配線をエッチングす
ることなくアルミニウム酸化物膜をエッチングすること
ができ，同時にスルーホール形成部分のポリイミド系樹
脂膜とカップラーを完全に取り除くことができる。その
結果第一層のアルミニウム配線と第二層のアルミニウム
配線は導通しやすくなる。The function of the present invention will be described. The aluminum oxide film has a very weak film quality and an etching rate faster than that of aluminum. For example, by immersing in NH 4 F: HF = 6: 1 solution for 10 seconds, the aluminum oxide film can be etched without etching the aluminum wiring of the first layer, and at the same time the polyimide resin film and the coupler of the through hole formation portion Can be completely removed. As a result, the first-layer aluminum wiring and the second-layer aluminum wiring are likely to be electrically connected.
【０００６】[0006]
【実施例】以下この発明の一実施例を，図１に示す二層
配線を形成する半導体装置の断面図により説明する。ま
ず半導体基板１の上面にＳiＯ2膜２，第一層のアルミニ
ウム配線３を形成する図１（ａ）。その上面にアルミニ
ウム酸化物膜５を形成する図１（ｂ）。この手段として
は公知の陽極酸化または化学化成法等を用いるのが有利
である。その上面にＳiＯ2膜２とポリイミド系樹脂膜６
の接着性を良くするためのカップラー４を形成する図１
（ｃ）。次にポリイミド系樹脂膜６を形成し，その上に
スルーホールを形成するためにホトレジスト膜７を形成
する図１（ｄ）。次にスルーホールを形成するためにポ
リイミド系樹脂膜６のエッチングを行う図１（ｅ）。そ
の後にホトレジスト膜７を取り除き図１（ｆ），次にカ
ップラーを取り除き，この後アルミニウム酸化物膜のエ
ッチングを行う図１（ｇ）。そして最後に第二層のアル
ミニウム配線８を形成する図１（ｈ）。本実施例ではス
ルーホール形成部分の第一層のアルミニウム配線上のポ
リイミド系樹脂膜とカップラーを完全に取り除くため
に，スルーホール形成部分の第一層のアルミニウム配線
とカップラーの間にアルミニウム酸化物膜を形成する。
そしてスルーホールを形成する時最後にアルミニウム酸
化物膜のエッチングを行う。この工程を加えることによ
り，マスク通りのスルーホールが形成しやすくなり，第
一層のアルミニウム配線３と，第二層のアルミニウム配
線８は導通しやすくなる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to a sectional view of a semiconductor device forming a two-layer wiring shown in FIG. S i O 2 film 2 is first on the upper surface of the semiconductor substrate 1, FIG. 1 to form the aluminum wiring 3 of the first layer (a). An aluminum oxide film 5 is formed on the upper surface of FIG. As this means, it is advantageous to use a known anodic oxidation or chemical conversion method. S i O 2 film 2 and the polyimide resin film 6 on the upper surface
1 to form a coupler 4 for improving the adhesiveness of
(C). Next, a polyimide resin film 6 is formed, and a photoresist film 7 is formed thereon to form a through hole, as shown in FIG. 1D. Next, the polyimide resin film 6 is etched to form through holes, as shown in FIG. After that, the photoresist film 7 is removed, as shown in FIG. 1 (f), and then the coupler is removed, after which the aluminum oxide film is etched as shown in FIG. 1 (g). Finally, the aluminum wiring 8 of the second layer is formed as shown in FIG. In this embodiment, in order to completely remove the polyimide resin film and the coupler on the first layer aluminum wiring in the through hole forming portion, an aluminum oxide film is formed between the first layer aluminum wiring and the coupler in the through hole forming portion. To form.
Then, when forming the through hole, the aluminum oxide film is finally etched. By adding this step, it is easy to form a through hole according to the mask, and it is easy for the first layer aluminum wiring 3 and the second layer aluminum wiring 8 to be electrically connected.
【０００７】[0007]
【発明の効果】本発明は以上説明したように，第一層の
アルミニウム配線上のスルーホール形成部分にアルミニ
ウム酸化物膜を形成することにより，これまで完全には
形成できなかったスルーホールが形成できるようにな
る。そしてスルーホールが１０μｍ□以下で，例えば５
μｍ□であっても第一層のアルミニウム配線と第二層の
アルミニウム配線を導通させることができるようにな
る。As described above, according to the present invention, by forming an aluminum oxide film in a portion where a through hole is formed on the first layer aluminum wiring, a through hole which could not be formed completely until now is formed. become able to. If the through hole is 10 μm □ or less, for example, 5
Even if the thickness is μm, the aluminum wiring of the first layer and the aluminum wiring of the second layer can be electrically connected.
【図１】本発明である半導体装置の製造方法を示す断面
図。FIG. 1 is a sectional view showing a method of manufacturing a semiconductor device according to the present invention.
【図２】従来例による半導体装置の製造方法を示す断面
図である。FIG. 2 is a cross-sectional view showing a method of manufacturing a semiconductor device according to a conventional example.
１ 半導体基板 ２ ＳiＯ2膜 ３ 第一層のアルミニウム配線 ４ カップラー ５ アルミニウム酸化物膜 ６ ポリイミド系樹脂膜 ７ ホトレジスト膜 ８ 第二層のアルミニウム配線1 semiconductor substrate 2 S i O 2 film 3 first layer aluminum interconnection 4 coupler 5 aluminum oxide film 6 aluminum wiring polyimide resin film 7 photoresist film 8 second layer of
Claims (1)
第一層のアルミニウム配線上のスルーホール形成部分に
アルミニウム酸化物膜を形成する工程，次にカップラー
を形成する工程，次にポリイミド系樹脂膜を形成し，そ
の後スルーホールを形成する工程，次にスルーホール形
成部分のカップラーを除去し，アルミニウム酸化物膜を
除去する工程，最後に第二層のアルミニウム配線を形成
する工程から成ることを特徴とする多層配線をもちいた
半導体装置の製造方法。First, the step of forming the first layer aluminum wiring, then the step of forming an aluminum oxide film in the through hole formation portion on the first layer aluminum wiring, then the step of forming the coupler, then the polyimide resin A step of forming a film and then forming a through hole, a step of removing the coupler in the through hole forming portion, a step of removing the aluminum oxide film, and a step of finally forming a second layer of aluminum wiring. A method for manufacturing a semiconductor device using a characteristic multilayer wiring.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35902792A JPH06204344A (en) | 1992-12-25 | 1992-12-25 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35902792A JPH06204344A (en) | 1992-12-25 | 1992-12-25 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204344A true JPH06204344A (en) | 1994-07-22 |
Family
ID=18462369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35902792A Pending JPH06204344A (en) | 1992-12-25 | 1992-12-25 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204344A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100207271A1 (en) * | 2009-02-19 | 2010-08-19 | Toshihiko Omi | Semiconductor device |
-
1992
- 1992-12-25 JP JP35902792A patent/JPH06204344A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100207271A1 (en) * | 2009-02-19 | 2010-08-19 | Toshihiko Omi | Semiconductor device |
| CN101814476A (en) * | 2009-02-19 | 2010-08-25 | 精工电子有限公司 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04359518A (en) | Manufacture of semiconductor device | |
| JPH06204281A (en) | Improved semiconductor bonding pad constituent body and its manufacture | |
| JP3523815B2 (en) | Semiconductor device | |
| JPH06204344A (en) | Manufacture of semiconductor device | |
| JPH0555228A (en) | Semiconductor device | |
| JPS6046543B2 (en) | Through-hole formation method in resin film | |
| JPS59205735A (en) | Manufacture of semiconductor device | |
| JP2705111B2 (en) | Method for manufacturing multilayer wiring structure of semiconductor integrated circuit | |
| JPH0290623A (en) | Manufacture of semiconductor device | |
| JPS62245650A (en) | Manufacture of multilayer interconnection structure | |
| JPH04217324A (en) | Manufacture of semiconductor device | |
| JPH04307737A (en) | Manufacture of semiconductor device | |
| JPS60227444A (en) | Semiconductor device | |
| JPS63305533A (en) | Manufacture of semiconductor device | |
| JPS5867043A (en) | Manufacture of semiconductor device | |
| JPH01264239A (en) | Manufacture of semiconductor device | |
| JPH0244145B2 (en) | ||
| JP2538245Y2 (en) | Semiconductor device | |
| JPS58213451A (en) | Forming method for multilayer wiring | |
| JPH03126246A (en) | Semiconductor device | |
| JPS60192348A (en) | Method for forming multilayer wiring of semiconductor integrated circuit | |
| JPH06125012A (en) | Wiring structure of semiconductor device | |
| JPH0521608A (en) | Manufacture of semiconductor device | |
| JPS62249451A (en) | Manufacture of multilayer interconnection structure | |
| JPH06104344A (en) | Manufacture of semiconductor device |