JPH06201768A - スイツチング特性測定装置 - Google Patents
スイツチング特性測定装置Info
- Publication number
- JPH06201768A JPH06201768A JP4358927A JP35892792A JPH06201768A JP H06201768 A JPH06201768 A JP H06201768A JP 4358927 A JP4358927 A JP 4358927A JP 35892792 A JP35892792 A JP 35892792A JP H06201768 A JPH06201768 A JP H06201768A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- time
- comparison
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】本発明は、スイツチング特性測定装置におい
て、従来と同一の周波数及び精度の検査信号を被測定回
路に与え、被測定回路のスイツチング特性を一段と高速
かつ高精度に測定する。 【構成】被測定回路の出力信号を与えた第１、第２の比
較器の出力を第１、第２の論理回路を介して第１、第２
の積分回路に与えて得た第１、第２の積分信号の差分が
被測定回路のスイツチング特性に直線的に比例する。こ
の差分を換算することにより、スイツチング特性を検査
信号の１周期以下から整数倍周期の中間の時間に至るま
で検査信号の周波数及び精度に依存しないで一段と高速
かつ高精度かつ直線的に測定し得る。
て、従来と同一の周波数及び精度の検査信号を被測定回
路に与え、被測定回路のスイツチング特性を一段と高速
かつ高精度に測定する。 【構成】被測定回路の出力信号を与えた第１、第２の比
較器の出力を第１、第２の論理回路を介して第１、第２
の積分回路に与えて得た第１、第２の積分信号の差分が
被測定回路のスイツチング特性に直線的に比例する。こ
の差分を換算することにより、スイツチング特性を検査
信号の１周期以下から整数倍周期の中間の時間に至るま
で検査信号の周波数及び精度に依存しないで一段と高速
かつ高精度かつ直線的に測定し得る。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図８） 発明が解決しようとする課題 課題を解決するための手段（図１〜図７） 作用（図１〜図７） 実施例（図１〜図７） 発明の効果
【０００２】
【産業上の利用分野】本発明はスイツチング特性測定装
置に関し、例えば集積回路の立ち上がり、立ち下がり及
び伝搬遅延時間等を測定するスイツチング特性測定装置
に適用して好適なものである。
置に関し、例えば集積回路の立ち上がり、立ち下がり及
び伝搬遅延時間等を測定するスイツチング特性測定装置
に適用して好適なものである。
【０００３】
【従来の技術】従来、集積回路の検査装置は、ウエハ上
の多数のチツプの形で製造された集積回路や、ウエハよ
り互いに分離され容器内にモールドして組み立てられた
集積回路を各種の検査項目により検査し、選別してい
る。
の多数のチツプの形で製造された集積回路や、ウエハよ
り互いに分離され容器内にモールドして組み立てられた
集積回路を各種の検査項目により検査し、選別してい
る。
【０００４】検査項目のうち立ち上がり時間、立ち下が
り時間、伝搬遅延時間等を測定する場合、検査装置は内
部で基準クロツクＳC （図８（Ｃ））を発生し、測定対
象の集積回路の出力信号ＳT （図８（Ａ））等を比較回
路等で高低２つのしきい値でそれぞれトリガし、ゲート
信号ＳG を得る。これによりトリガされた２つのしきい
値の間に入る基準クロツクＳC の個数Ｎを計数し、この
基準クロツクの個数Ｎと基準クロツクの１周期の時間と
を乗じて例えば立ち上がり時間ΔｔR を測定していた。
り時間、伝搬遅延時間等を測定する場合、検査装置は内
部で基準クロツクＳC （図８（Ｃ））を発生し、測定対
象の集積回路の出力信号ＳT （図８（Ａ））等を比較回
路等で高低２つのしきい値でそれぞれトリガし、ゲート
信号ＳG を得る。これによりトリガされた２つのしきい
値の間に入る基準クロツクＳC の個数Ｎを計数し、この
基準クロツクの個数Ｎと基準クロツクの１周期の時間と
を乗じて例えば立ち上がり時間ΔｔR を測定していた。
【０００５】
【発明が解決しようとする課題】ところでこの方式によ
る測定限界の最小時間及び精度は検査装置の内部の基準
クロツクＳC の周波数及び精度に依存するので、例えば
測定限界の最小時間を１〔ns〕とするためには１〔ＧH
z〕の基準クロツクＳC が必要となる。
る測定限界の最小時間及び精度は検査装置の内部の基準
クロツクＳC の周波数及び精度に依存するので、例えば
測定限界の最小時間を１〔ns〕とするためには１〔ＧH
z〕の基準クロツクＳC が必要となる。
【０００６】ところが基準クロツクＳC が高周波になる
程、分布定数等の影響が現れ、この方式で基準クロツク
ＳC の周波数が 100〔MHz 〕を越える時間測定装置を実
現することは実際上困難であり、基準クロツクＳC の周
波数が 100〔MHz 〕の測定装置が一般に用いられてい
る。すなわち従来の時間測定における測定限界の最小時
間が10〔μｓ〕となつているという問題があつた。
程、分布定数等の影響が現れ、この方式で基準クロツク
ＳC の周波数が 100〔MHz 〕を越える時間測定装置を実
現することは実際上困難であり、基準クロツクＳC の周
波数が 100〔MHz 〕の測定装置が一般に用いられてい
る。すなわち従来の時間測定における測定限界の最小時
間が10〔μｓ〕となつているという問題があつた。
【０００７】本発明は以上の点を考慮してなされたもの
で、従来と同一の周波数及び精度の検査信号を被測定回
路に与え、被測定回路のスイツチング特性を一段と高速
かつ高精度に測定できるスイツチング特性測定装置を提
案するものである。
で、従来と同一の周波数及び精度の検査信号を被測定回
路に与え、被測定回路のスイツチング特性を一段と高速
かつ高精度に測定できるスイツチング特性測定装置を提
案するものである。
【０００８】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、被測定回路２に検査信号Ｓ１を入
力し、検査信号Ｓ１及び又は被測定回路２より出力され
る出力信号Ｓ２に基づいて被測定回路２のスイツチング
特性ΔｔR （又はΔｔPD）を測定するスイツチング特性
測定装置１（又は１５）において、出力信号Ｓ２を第１
のしきい値ＶREF1と比較し、第１の比較信号Ｓ３を出力
する第１の比較回路４と、検査信号Ｓ１又は出力信号Ｓ
２を第２のしきい値ＶREF2と比較し、第２の比較信号Ｓ
４を出力する第２の比較回路５と、第１の比較信号Ｓ３
を入力し、第１の比較信号Ｓ３とタイミング信号Ｓ５と
の論理積Ｓ６又は論理和を出力する第１の論理回路８
と、第２の比較信号Ｓ４を入力し、第２の比較信号Ｓ４
とタイミング信号Ｓ５との論理積Ｓ７又は論理和を出力
する第２の論理回路９と、検査信号Ｓ１と同一の周期Ｔ
によつて立ち上がる又は立ち下がるタイミング信号Ｓ５
を出力し、第１及び第２の論理回路８及び９より出力さ
れる論理値Ｓ６及びＳ７を同時に立ち上げる又は立ち下
げるタイミング信号出力回路１０と、第１の論理回路８
の出力Ｓ６を入力して積分し、第１の積分信号Ｖ1 とし
て出力する第１の積分回路１１と、第２の論理回路の出
力Ｓ７を入力して積分し、第２の積分信号Ｖ2 として出
力する第２の積分回路１２とを設け、第１及び第２の積
分信号Ｖ1 及びＶ2 （又はＶ3 及びＶ4 ）の差分Ｖ
D1（又はＶD2）に基づいてスイツチング特性ΔｔR （又
はΔｔPD）を測定する。
め本発明においては、被測定回路２に検査信号Ｓ１を入
力し、検査信号Ｓ１及び又は被測定回路２より出力され
る出力信号Ｓ２に基づいて被測定回路２のスイツチング
特性ΔｔR （又はΔｔPD）を測定するスイツチング特性
測定装置１（又は１５）において、出力信号Ｓ２を第１
のしきい値ＶREF1と比較し、第１の比較信号Ｓ３を出力
する第１の比較回路４と、検査信号Ｓ１又は出力信号Ｓ
２を第２のしきい値ＶREF2と比較し、第２の比較信号Ｓ
４を出力する第２の比較回路５と、第１の比較信号Ｓ３
を入力し、第１の比較信号Ｓ３とタイミング信号Ｓ５と
の論理積Ｓ６又は論理和を出力する第１の論理回路８
と、第２の比較信号Ｓ４を入力し、第２の比較信号Ｓ４
とタイミング信号Ｓ５との論理積Ｓ７又は論理和を出力
する第２の論理回路９と、検査信号Ｓ１と同一の周期Ｔ
によつて立ち上がる又は立ち下がるタイミング信号Ｓ５
を出力し、第１及び第２の論理回路８及び９より出力さ
れる論理値Ｓ６及びＳ７を同時に立ち上げる又は立ち下
げるタイミング信号出力回路１０と、第１の論理回路８
の出力Ｓ６を入力して積分し、第１の積分信号Ｖ1 とし
て出力する第１の積分回路１１と、第２の論理回路の出
力Ｓ７を入力して積分し、第２の積分信号Ｖ2 として出
力する第２の積分回路１２とを設け、第１及び第２の積
分信号Ｖ1 及びＶ2 （又はＶ3 及びＶ4 ）の差分Ｖ
D1（又はＶD2）に基づいてスイツチング特性ΔｔR （又
はΔｔPD）を測定する。
【０００９】また本発明においては、被測定回路２に検
査信号Ｓ１を入力し、検査信号Ｓ１及び又は被測定回路
２より出力される出力信号Ｓ２に基づいて被測定回路２
のスイツチング特性ΔｔR 及びΔｔF を測定するスイツ
チング特性測定装置１８において、出力信号Ｓ２を第１
又は第２のしきい値ＶREF1又はＶREF2と比較し、第１の
比較信号Ｓ３を出力する第１の比較回路４と、出力信号
Ｓ２を第１又は第２のしきい値ＶREF1又はＶREF2と比較
し、第２の比較信号Ｓ４を出力する第２の比較回路５
と、第１の比較回路４に与えられるしきい値を第１又は
第２のしきい値ＶREF1又はＶREF2に切り換える第１の切
換回路２０と、第２の比較回路５に与えられるしきい値
を第２の比較信号Ｓ４に基づいて第１又は第２のしきい
値ＶREF1又はＶREF2に切り換える第２の切換回路２１
と、第１の比較信号Ｓ３を入力して積分し、第１の積分
信号Ｖ5 （又はＶ7 ）として出力する第１の積分回路１
１と、第２の比較信号Ｓ４を入力して積分し、第２の積
分信号Ｖ6 （又はＶ8 ）として出力する第２の積分回路
１２とを設け、第１及び第２の積分信号Ｖ5 及びＶ
6 （又はＶ7 及びＶ8 ）の差分ＶD3（又はＶD4）に基づ
いてスイツチング特性ΔｔR及びΔｔF を測定する。
査信号Ｓ１を入力し、検査信号Ｓ１及び又は被測定回路
２より出力される出力信号Ｓ２に基づいて被測定回路２
のスイツチング特性ΔｔR 及びΔｔF を測定するスイツ
チング特性測定装置１８において、出力信号Ｓ２を第１
又は第２のしきい値ＶREF1又はＶREF2と比較し、第１の
比較信号Ｓ３を出力する第１の比較回路４と、出力信号
Ｓ２を第１又は第２のしきい値ＶREF1又はＶREF2と比較
し、第２の比較信号Ｓ４を出力する第２の比較回路５
と、第１の比較回路４に与えられるしきい値を第１又は
第２のしきい値ＶREF1又はＶREF2に切り換える第１の切
換回路２０と、第２の比較回路５に与えられるしきい値
を第２の比較信号Ｓ４に基づいて第１又は第２のしきい
値ＶREF1又はＶREF2に切り換える第２の切換回路２１
と、第１の比較信号Ｓ３を入力して積分し、第１の積分
信号Ｖ5 （又はＶ7 ）として出力する第１の積分回路１
１と、第２の比較信号Ｓ４を入力して積分し、第２の積
分信号Ｖ6 （又はＶ8 ）として出力する第２の積分回路
１２とを設け、第１及び第２の積分信号Ｖ5 及びＶ
6 （又はＶ7 及びＶ8 ）の差分ＶD3（又はＶD4）に基づ
いてスイツチング特性ΔｔR及びΔｔF を測定する。
【００１０】
【作用】差分ＶD1及びＶD2（又はＶD3及びＶD4）がスイ
ツチング特性すなわち立ち上がり時間ΔｔR 及び伝搬遅
延時間ΔｔPD（又は立ち下がり時間ΔｔF ）に直線的に
比例する。これにより差分ＶD1及びＶD2（又はＶD3及び
ＶD4）を換算することにより、スイツチング特性ΔｔR
及びΔｔPD（又はΔｔR 及びΔｔF ）を従来と同一の周
波数及び精度の検査信号Ｓ１の１周期以下から整数倍周
期の中間の時間に至るまで検査信号Ｓ１の周波数及び精
度に依存しないで一段と高速かつ高精度かつ直線的に測
定し得る。
ツチング特性すなわち立ち上がり時間ΔｔR 及び伝搬遅
延時間ΔｔPD（又は立ち下がり時間ΔｔF ）に直線的に
比例する。これにより差分ＶD1及びＶD2（又はＶD3及び
ＶD4）を換算することにより、スイツチング特性ΔｔR
及びΔｔPD（又はΔｔR 及びΔｔF ）を従来と同一の周
波数及び精度の検査信号Ｓ１の１周期以下から整数倍周
期の中間の時間に至るまで検査信号Ｓ１の周波数及び精
度に依存しないで一段と高速かつ高精度かつ直線的に測
定し得る。
【００１１】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１２】図１は第１実施例を示すもので、タイムテ
スタ１は、測定対象の集積回路２に信号発生器３が発生
した基準クロツクＳ１を与え、集積回路２の被測定対象
信号Ｓ２の立ち上がり時間ΔｔR を直線的に測定するよ
うになされている。
スタ１は、測定対象の集積回路２に信号発生器３が発生
した基準クロツクＳ１を与え、集積回路２の被測定対象
信号Ｓ２の立ち上がり時間ΔｔR を直線的に測定するよ
うになされている。
【００１３】ここで信号発生器３から論理「Ｈ」又は
「Ｌ」レベルの基準クロツク信号Ｓ１が集積回路２に与
えられると、集積回路２の被測定対象信号Ｓ２は、同一
の立ち上がり遅延時間Δｔ1 及び立ち下がり遅延時間Δ
ｔ2 を有するコンパレータ４及び５の非反転入力端Ｐ１
及びＰ２に与えられ、基準電圧源６及び７から反転入力
端Ｐ３及びＰ４にそれぞれ入力される低高２種の基準電
圧ＶREF1及びＶREF2と比較される。
「Ｌ」レベルの基準クロツク信号Ｓ１が集積回路２に与
えられると、集積回路２の被測定対象信号Ｓ２は、同一
の立ち上がり遅延時間Δｔ1 及び立ち下がり遅延時間Δ
ｔ2 を有するコンパレータ４及び５の非反転入力端Ｐ１
及びＰ２に与えられ、基準電圧源６及び７から反転入力
端Ｐ３及びＰ４にそれぞれ入力される低高２種の基準電
圧ＶREF1及びＶREF2と比較される。
【００１４】すると被測定対象信号Ｓ２は、その電圧が
基準電圧ＶREF1及びＶREF2以上になつた時からさらに立
ち上がり遅延時間Δｔ1 後に論理「Ｈ」レベルに立ち上
がる比較出力信号Ｓ３及びＳ４として、コンパレータ４
及び５から同一の立ち上がり遅延時間Δｔ3 及び立ち下
がり遅延時間Δｔ4 を有する２入力アンド回路８及び９
に第１の条件入力としてそれぞれ送出される。
基準電圧ＶREF1及びＶREF2以上になつた時からさらに立
ち上がり遅延時間Δｔ1 後に論理「Ｈ」レベルに立ち上
がる比較出力信号Ｓ３及びＳ４として、コンパレータ４
及び５から同一の立ち上がり遅延時間Δｔ3 及び立ち下
がり遅延時間Δｔ4 を有する２入力アンド回路８及び９
に第１の条件入力としてそれぞれ送出される。
【００１５】因に、被測定対象信号Ｓ２の立ち上がり時
間ΔｔR は、被測定対象信号Ｓ２の電圧が被測定対象信
号Ｓ２の論理「Ｈ」及び「Ｌ」レベルの差分電圧の10％
になつた時から90％に上昇した時までの差分時間とす
る。このため基準電圧ＶREF1及び基準電圧ＶREF2の値
は、被測定対象信号Ｓ２の論理「Ｈ」及び「Ｌ」レベル
の差分電圧の10％及び90％に設定されている。
間ΔｔR は、被測定対象信号Ｓ２の電圧が被測定対象信
号Ｓ２の論理「Ｈ」及び「Ｌ」レベルの差分電圧の10％
になつた時から90％に上昇した時までの差分時間とす
る。このため基準電圧ＶREF1及び基準電圧ＶREF2の値
は、被測定対象信号Ｓ２の論理「Ｈ」及び「Ｌ」レベル
の差分電圧の10％及び90％に設定されている。
【００１６】一方、基準クロツク信号Ｓ１は遅延回路１
０にも与えられ、遅延回路１０で所定の遅延時間を与え
られ、遅延クロツク信号Ｓ５としてアンド回路８及び９
に第２の条件入力としてそれぞれ出力されるようになさ
れている。
０にも与えられ、遅延回路１０で所定の遅延時間を与え
られ、遅延クロツク信号Ｓ５としてアンド回路８及び９
に第２の条件入力としてそれぞれ出力されるようになさ
れている。
【００１７】因に、遅延クロツク信号Ｓ５の立ち上がり
時刻及び立ち下がり時刻は、被測定対象信号Ｓ２の立ち
上がり時刻及び立ち下がり時刻の後で、かつ比較出力信
号Ｓ３及びＳ４の立ち上がり時刻及び立ち下がり時刻よ
り十分前に設定されている。
時刻及び立ち下がり時刻は、被測定対象信号Ｓ２の立ち
上がり時刻及び立ち下がり時刻の後で、かつ比較出力信
号Ｓ３及びＳ４の立ち上がり時刻及び立ち下がり時刻よ
り十分前に設定されている。
【００１８】遅延クロツク信号Ｓ５が論理「Ｈ」レベル
に立ち上がつた後、比較出力信号Ｓ３及びＳ４は論理
「Ｈ」レベルに立ち上がつた時からさらに立ち上がり遅
延時間Δｔ3 後に論理「Ｈ」レベルに立ち上がる論理出
力信号Ｓ６及びＳ７としてアンド回路８及び９から積分
回路１１及び１２に出力される。
に立ち上がつた後、比較出力信号Ｓ３及びＳ４は論理
「Ｈ」レベルに立ち上がつた時からさらに立ち上がり遅
延時間Δｔ3 後に論理「Ｈ」レベルに立ち上がる論理出
力信号Ｓ６及びＳ７としてアンド回路８及び９から積分
回路１１及び１２に出力される。
【００１９】これに対し、遅延クロツク信号Ｓ５が論理
「Ｌ」レベルに立ち下がつた後、比較出力信号Ｓ３及び
Ｓ４は論理「Ｌ」レベルに立ち下がつた時からさらに立
ち下がり遅延時間Δｔ4 後に論理「Ｌ」レベルに立ち下
がる論理出力信号Ｓ６及びＳ７として積分回路１１及び
１２に出力される。
「Ｌ」レベルに立ち下がつた後、比較出力信号Ｓ３及び
Ｓ４は論理「Ｌ」レベルに立ち下がつた時からさらに立
ち下がり遅延時間Δｔ4 後に論理「Ｌ」レベルに立ち下
がる論理出力信号Ｓ６及びＳ７として積分回路１１及び
１２に出力される。
【００２０】すると論理出力信号Ｓ６及びＳ７は抵抗Ｒ
１及びコンデンサＣ１及び、抵抗Ｒ２及びコンデンサＣ
２の直列回路で構成された積分回路１１及び１２でそれ
ぞれ波形整形されて直流化し、その直流出力電圧Ｖ1 及
びＶ2 がコンデンサＣ１及びＣ２に蓄えられる。
１及びコンデンサＣ１及び、抵抗Ｒ２及びコンデンサＣ
２の直列回路で構成された積分回路１１及び１２でそれ
ぞれ波形整形されて直流化し、その直流出力電圧Ｖ1 及
びＶ2 がコンデンサＣ１及びＣ２に蓄えられる。
【００２１】これによりタイムテスタ１は、コンデンサ
Ｃ１及びＣ２のそれぞれの出力端に接続された直流電圧
計１３及び１４によつてそれぞれの直流出力電圧Ｖ1 及
びＶ2 を表示し、その差分電圧ＶD1を適宜に換算するこ
とによつて被測定対象信号Ｓ２の立ち上がり時間ΔｔR
を直線的に測定し得るようになされている。
Ｃ１及びＣ２のそれぞれの出力端に接続された直流電圧
計１３及び１４によつてそれぞれの直流出力電圧Ｖ1 及
びＶ2 を表示し、その差分電圧ＶD1を適宜に換算するこ
とによつて被測定対象信号Ｓ２の立ち上がり時間ΔｔR
を直線的に測定し得るようになされている。
【００２２】図１の構成において、タイムテスタ１は図
４に示すタイミングで動作する。
４に示すタイミングで動作する。
【００２３】時刻ｔ00に論理「Ｈ」レベルに立ち上がつ
た基準クロツク信号Ｓ１（図４（Ａ））が集積回路２に
与えられると、被測定対象信号Ｓ２（図４（Ｂ））は時
刻ｔ01にコンパレータ４によつて予め設定された基準電
圧ＶREF1でトリガされる。これにより時刻ｔ01からさら
に立ち上がり遅延時間Δｔ1 後の時刻ｔ02に比較出力信
号Ｓ３（図４（Ｃ））が論理「Ｈ」レベルに立ち上が
る。
た基準クロツク信号Ｓ１（図４（Ａ））が集積回路２に
与えられると、被測定対象信号Ｓ２（図４（Ｂ））は時
刻ｔ01にコンパレータ４によつて予め設定された基準電
圧ＶREF1でトリガされる。これにより時刻ｔ01からさら
に立ち上がり遅延時間Δｔ1 後の時刻ｔ02に比較出力信
号Ｓ３（図４（Ｃ））が論理「Ｈ」レベルに立ち上が
る。
【００２４】また被測定対象信号Ｓ２は時刻ｔ03にコン
パレータ５によつて予め設定された基準電圧ＶREF2でト
リガされる。これにより時刻ｔ03からさらに立ち上がり
遅延時間Δｔ1 後の時刻ｔ04に比較出力信号Ｓ４（図４
（Ｄ））が論理「Ｈ」レベルに立ち上がる。ここで立ち
上がり時間ΔｔR は時刻ｔ01及びｔ03を用いて次式
パレータ５によつて予め設定された基準電圧ＶREF2でト
リガされる。これにより時刻ｔ03からさらに立ち上がり
遅延時間Δｔ1 後の時刻ｔ04に比較出力信号Ｓ４（図４
（Ｄ））が論理「Ｈ」レベルに立ち上がる。ここで立ち
上がり時間ΔｔR は時刻ｔ01及びｔ03を用いて次式
【数１】 で表現し得る。
【００２５】また比較出力信号Ｓ３及びＳ４の立ち上が
り時刻ｔ02及びｔ04は時刻ｔ01及びｔ03から同一の立ち
上がり遅延時間Δｔ1 後になるので次式
り時刻ｔ02及びｔ04は時刻ｔ01及びｔ03から同一の立ち
上がり遅延時間Δｔ1 後になるので次式
【数２】 で求め得る。
【００２６】すると（１）式及び（２）式より次式
【数３】 となり、立ち上がり時間ΔｔR が比較出力信号Ｓ３及び
Ｓ４の立ち上がり時刻ｔ02及びｔ04の差分時間にそのま
ま移されていることが分かる。
Ｓ４の立ち上がり時刻ｔ02及びｔ04の差分時間にそのま
ま移されていることが分かる。
【００２７】一方、遅延クロツク信号Ｓ５（図４
（Ｅ））は、比較出力信号Ｓ３及びＳ４が立ち上がつた
時刻ｔ02及びｔ04以前に論理「Ｈ」レベルに立ち上がつ
て、すでにアンド回路８及び９に与えられている。
（Ｅ））は、比較出力信号Ｓ３及びＳ４が立ち上がつた
時刻ｔ02及びｔ04以前に論理「Ｈ」レベルに立ち上がつ
て、すでにアンド回路８及び９に与えられている。
【００２８】これにより論理出力信号Ｓ６（図４
（Ｆ））は、比較出力信号Ｓ３が論理「Ｈ」レベルに立
ち上がつた時刻ｔ02からさらに立ち上がり遅延時間Δｔ
3 後の時刻ｔ05に、論理「Ｈ」レベルに立ち上がる。ま
た論理出力信号Ｓ７（図４（Ｇ））は、比較出力信号Ｓ
４が論理「Ｈ」レベルに立ち上がつた時刻ｔ04からさら
に立ち上がり遅延時間Δｔ3 後の時刻ｔ06に、論理
「Ｈ」レベルに立ち上がる。
（Ｆ））は、比較出力信号Ｓ３が論理「Ｈ」レベルに立
ち上がつた時刻ｔ02からさらに立ち上がり遅延時間Δｔ
3 後の時刻ｔ05に、論理「Ｈ」レベルに立ち上がる。ま
た論理出力信号Ｓ７（図４（Ｇ））は、比較出力信号Ｓ
４が論理「Ｈ」レベルに立ち上がつた時刻ｔ04からさら
に立ち上がり遅延時間Δｔ3 後の時刻ｔ06に、論理
「Ｈ」レベルに立ち上がる。
【００２９】ここで論理出力信号Ｓ６及びＳ７の立ち上
がり時刻ｔ05及びｔ06は時刻ｔ02及びｔ04から同一の立
ち上がり遅延時間Δｔ3 後になるので次式
がり時刻ｔ05及びｔ06は時刻ｔ02及びｔ04から同一の立
ち上がり遅延時間Δｔ3 後になるので次式
【数４】 で求め得る。
【００３０】すると（３）式及び（４）式より次式
【数５】 となり、立ち上がり時間ΔｔR が論理出力信号Ｓ６及び
Ｓ７の立ち上がり時刻ｔ05及びｔ06の差分時間にそのま
ま移されていることが分かる。
Ｓ７の立ち上がり時刻ｔ05及びｔ06の差分時間にそのま
ま移されていることが分かる。
【００３１】やがて遅延クロツク信号Ｓ５が時刻ｔ07に
立ち下がると、その時刻からさらに立ち下がり遅延時間
Δｔ4 後の時刻ｔ08に論理出力信号Ｓ６及びＳ７は同時
に論理「Ｌ」レベルに立ち下がる。
立ち下がると、その時刻からさらに立ち下がり遅延時間
Δｔ4 後の時刻ｔ08に論理出力信号Ｓ６及びＳ７は同時
に論理「Ｌ」レベルに立ち下がる。
【００３２】そこで論理出力信号Ｓ６及びＳ７の論理
「Ｈ」レベルのときの電圧をＶH とすると、論理出力信
号Ｓ６が図４（Ｆ）において論理「Ｈ」レベルであると
きの波形の面積ＳA は次式
「Ｈ」レベルのときの電圧をＶH とすると、論理出力信
号Ｓ６が図４（Ｆ）において論理「Ｈ」レベルであると
きの波形の面積ＳA は次式
【数６】 で求め得る。
【００３３】また論理出力信号Ｓ６及びＳ７の周期をＴ
とすると、論理出力信号Ｓ６の積分後の直流出力電圧Ｖ
1 は次式
とすると、論理出力信号Ｓ６の積分後の直流出力電圧Ｖ
1 は次式
【数７】 で求め得る。
【００３４】同様にして論理出力信号Ｓ７が図４（Ｇ）
において論理「Ｈ」レベルであるときの波形の面積ＳB
は次式
において論理「Ｈ」レベルであるときの波形の面積ＳB
は次式
【数８】 で求め得、論理出力信号Ｓ７の積分後の直流出力電圧Ｖ
2 は次式
2 は次式
【数９】 で求め得る。
【００３５】直流出力電圧Ｖ1 及びＶ2 の差分電圧ＶD1
は（７）式、（９）式及び（５）式より次式
は（７）式、（９）式及び（５）式より次式
【数１０】 と表現し得る。
【００３６】かくして論理出力信号Ｓ６及びＳ７がそれ
ぞれ論理「Ｈ」レベルに立ち上がつていた時間に直線的
に比例する直流出力電圧Ｖ1 及びＶ2 がコンデンサＣ１
及びＣ２に現れ、直流電圧計１３及び１４によつて読み
取り得る。
ぞれ論理「Ｈ」レベルに立ち上がつていた時間に直線的
に比例する直流出力電圧Ｖ1 及びＶ2 がコンデンサＣ１
及びＣ２に現れ、直流電圧計１３及び１４によつて読み
取り得る。
【００３７】立ち上がり時間ΔｔR は、（10）式に示す
ように直流出力電圧Ｖ1 及びＶ2 の差分電圧ＶD1が被測
定対象信号Ｓ２の立ち上がり時間ΔｔR に直線的に比例
することにより、差分電圧ＶD1を適宜に換算して直線的
に測定し得る。
ように直流出力電圧Ｖ1 及びＶ2 の差分電圧ＶD1が被測
定対象信号Ｓ２の立ち上がり時間ΔｔR に直線的に比例
することにより、差分電圧ＶD1を適宜に換算して直線的
に測定し得る。
【００３８】図１の構成によれば、被測定対象信号Ｓ２
の立ち上がり時間ΔｔR に直線的に比例する差分電圧Ｖ
D1を適宜に換算することにより、立ち上がり時間ΔｔR
を基準クロツクＳ１の１周期以下から整数倍周期の中間
の時間に至るまで基準クロツクＳ１の周波数及び精度に
依存しないで一段と高速かつ高精度かつ直線的に測定し
得るタイムテスタ１を実現できる。
の立ち上がり時間ΔｔR に直線的に比例する差分電圧Ｖ
D1を適宜に換算することにより、立ち上がり時間ΔｔR
を基準クロツクＳ１の１周期以下から整数倍周期の中間
の時間に至るまで基準クロツクＳ１の周波数及び精度に
依存しないで一段と高速かつ高精度かつ直線的に測定し
得るタイムテスタ１を実現できる。
【００３９】図１との対応部分に同一符号を付した図２
は第２実施例を示すもので、タイムテスタ１５は、タイ
ムテスタ１の構成のうち被測定対象信号Ｓ２の代りに基
準クロツクＳ１をコンパレータ５の非反転入力端Ｐ２に
与え、集積回路２の立ち上がるときの伝搬遅延時間Δｔ
PDをタイムテスタ１と同様の動作で直線的に測定するよ
うになされている。
は第２実施例を示すもので、タイムテスタ１５は、タイ
ムテスタ１の構成のうち被測定対象信号Ｓ２の代りに基
準クロツクＳ１をコンパレータ５の非反転入力端Ｐ２に
与え、集積回路２の立ち上がるときの伝搬遅延時間Δｔ
PDをタイムテスタ１と同様の動作で直線的に測定するよ
うになされている。
【００４０】因に、伝搬遅延時間ΔｔPDは、基準クロツ
ク信号Ｓ１の電圧が論理「Ｈ」及び「Ｌ」レベルの差分
電圧の50％になつた時から、被測定対象信号Ｓ２の電圧
が被測定対象信号Ｓ２の論理「Ｈ」及び「Ｌ」レベルの
差分電圧の50％になつた時までの差分時間とする。
ク信号Ｓ１の電圧が論理「Ｈ」及び「Ｌ」レベルの差分
電圧の50％になつた時から、被測定対象信号Ｓ２の電圧
が被測定対象信号Ｓ２の論理「Ｈ」及び「Ｌ」レベルの
差分電圧の50％になつた時までの差分時間とする。
【００４１】このため基準電圧源１６の基準電圧ＶREF3
の値は被測定対象信号Ｓ２の論理「Ｈ」及び「Ｌ」レベ
ルの差分電圧の50％に設定され、基準電圧源１７の基準
電圧ＶREF4の値は、基準クロツク信号Ｓ１の論理「Ｈ」
及び「Ｌ」レベルの差分電圧の50％に設定されている。
また遅延クロツク信号Ｓ５は１周期前の信号を用い、そ
の立ち上がり時刻及び立ち下がり時刻は、被測定対象信
号Ｓ２の立ち上がり時刻及び立ち下がり時刻の前となる
よう設定されている。
の値は被測定対象信号Ｓ２の論理「Ｈ」及び「Ｌ」レベ
ルの差分電圧の50％に設定され、基準電圧源１７の基準
電圧ＶREF4の値は、基準クロツク信号Ｓ１の論理「Ｈ」
及び「Ｌ」レベルの差分電圧の50％に設定されている。
また遅延クロツク信号Ｓ５は１周期前の信号を用い、そ
の立ち上がり時刻及び立ち下がり時刻は、被測定対象信
号Ｓ２の立ち上がり時刻及び立ち下がり時刻の前となる
よう設定されている。
【００４２】図２の構成において、タイムテスタ１５は
図５に示すタイミングで動作する。
図５に示すタイミングで動作する。
【００４３】時刻ｔ00に論理「Ｈ」レベルに立ち上がつ
た基準クロツク信号Ｓ１（図５（Ａ））は、コンパレー
タ５に与えられ、時刻ｔ00にコンパレータ５によつて予
め設定された基準電圧ＶREF4でトリガされる。これによ
り時刻ｔ00からさらに立ち上がり遅延時間Δｔ1 後の時
刻ｔ09に比較出力信号Ｓ４（図５（Ｃ））が論理「Ｈ」
レベルに立ち上がる。
た基準クロツク信号Ｓ１（図５（Ａ））は、コンパレー
タ５に与えられ、時刻ｔ00にコンパレータ５によつて予
め設定された基準電圧ＶREF4でトリガされる。これによ
り時刻ｔ00からさらに立ち上がり遅延時間Δｔ1 後の時
刻ｔ09に比較出力信号Ｓ４（図５（Ｃ））が論理「Ｈ」
レベルに立ち上がる。
【００４４】また被測定対象信号Ｓ２（図５（Ｂ））は
時刻ｔ10にコンパレータ４によつて予め設定された基準
電圧ＶREF3でトリガされる。これにより時刻ｔ10からさ
らに立ち上がり遅延時間Δｔ1 後の時刻ｔ11に比較出力
信号Ｓ３（図５（Ｄ））が論理「Ｈ」レベルに立ち上が
る。
時刻ｔ10にコンパレータ４によつて予め設定された基準
電圧ＶREF3でトリガされる。これにより時刻ｔ10からさ
らに立ち上がり遅延時間Δｔ1 後の時刻ｔ11に比較出力
信号Ｓ３（図５（Ｄ））が論理「Ｈ」レベルに立ち上が
る。
【００４５】一方、遅延クロツク信号Ｓ５（図５
（Ｅ））は、比較出力信号Ｓ４及びＳ３が立ち上がつた
時刻ｔ09及びｔ11以前に論理「Ｈ」レベルに立ち上がつ
て、すでにアンド回路８及び９に与えられている。
（Ｅ））は、比較出力信号Ｓ４及びＳ３が立ち上がつた
時刻ｔ09及びｔ11以前に論理「Ｈ」レベルに立ち上がつ
て、すでにアンド回路８及び９に与えられている。
【００４６】これにより論理出力信号Ｓ７（図５
（Ｆ））は、比較出力信号Ｓ４が論理「Ｈ」レベルに立
ち上がつた時刻ｔ09からさらに立ち上がり遅延時間Δｔ
3 後の時刻ｔ12に、論理「Ｈ」レベルに立ち上がる。ま
た論理出力信号Ｓ６（図５（Ｇ））は、比較出力信号Ｓ
３が論理「Ｈ」レベルに立ち上がつた時刻ｔ11からさら
に立ち上がり遅延時間Δｔ3 後の時刻ｔ13に、論理
「Ｈ」レベルに立ち上がる。
（Ｆ））は、比較出力信号Ｓ４が論理「Ｈ」レベルに立
ち上がつた時刻ｔ09からさらに立ち上がり遅延時間Δｔ
3 後の時刻ｔ12に、論理「Ｈ」レベルに立ち上がる。ま
た論理出力信号Ｓ６（図５（Ｇ））は、比較出力信号Ｓ
３が論理「Ｈ」レベルに立ち上がつた時刻ｔ11からさら
に立ち上がり遅延時間Δｔ3 後の時刻ｔ13に、論理
「Ｈ」レベルに立ち上がる。
【００４７】やがて遅延クロツク信号Ｓ５が時刻ｔ14に
立ち下がると、その時刻からさらに立ち下がり遅延時間
Δｔ4 後の時刻ｔ15に論理出力信号Ｓ６及びＳ７は同時
に論理「Ｌ」レベルに立ち下がる。
立ち下がると、その時刻からさらに立ち下がり遅延時間
Δｔ4 後の時刻ｔ15に論理出力信号Ｓ６及びＳ７は同時
に論理「Ｌ」レベルに立ち下がる。
【００４８】こうして論理出力信号Ｓ６及びＳ７がそれ
ぞれ論理「Ｈ」レベルに立ち上がつていた時間に直線的
に比例した直流出力電圧Ｖ3 及びＶ4 がコンデンサＣ１
及びＣ２に現れ、直流電圧計１３及び１４によつて表示
される。
ぞれ論理「Ｈ」レベルに立ち上がつていた時間に直線的
に比例した直流出力電圧Ｖ3 及びＶ4 がコンデンサＣ１
及びＣ２に現れ、直流電圧計１３及び１４によつて表示
される。
【００４９】伝搬遅延時間ΔｔPDは、タイムテスタ１の
場合と同様、比較出力信号Ｓ３及びＳ４の立ち上がり時
刻ｔ11及びｔ09の差分時間に移され、さらに論理出力信
号Ｓ６及びＳ７の立ち上がり時刻ｔ13及びｔ12の差分時
間に移されている。
場合と同様、比較出力信号Ｓ３及びＳ４の立ち上がり時
刻ｔ11及びｔ09の差分時間に移され、さらに論理出力信
号Ｓ６及びＳ７の立ち上がり時刻ｔ13及びｔ12の差分時
間に移されている。
【００５０】伝搬遅延時間ΔｔPDは、直流出力電圧Ｖ4
及びＶ3 の差分電圧ＶD2が伝搬遅延時間ΔｔPDに直線的
に比例することにより差分電圧ＶD2を適宜に換算して直
線的に測定し得る。因に、このときの差分電圧ＶD2は、
タイムテスタ１の場合と同様、次式
及びＶ3 の差分電圧ＶD2が伝搬遅延時間ΔｔPDに直線的
に比例することにより差分電圧ＶD2を適宜に換算して直
線的に測定し得る。因に、このときの差分電圧ＶD2は、
タイムテスタ１の場合と同様、次式
【数１１】 により表現できる。
【００５１】図２の構成によれば、集積回路２の伝搬遅
延時間ΔｔPDに直線的に比例する差分電圧ＶD2を適宜に
換算することにより、伝搬遅延時間ΔｔPDを基準クロツ
クＳ１の１周期以下から整数倍周期の中間の時間に至る
まで基準クロツクＳ１の周波数及び精度に依存しないで
一段と高速かつ高精度かつ直線的に測定し得るタイムテ
スタ１５を実現できる。
延時間ΔｔPDに直線的に比例する差分電圧ＶD2を適宜に
換算することにより、伝搬遅延時間ΔｔPDを基準クロツ
クＳ１の１周期以下から整数倍周期の中間の時間に至る
まで基準クロツクＳ１の周波数及び精度に依存しないで
一段と高速かつ高精度かつ直線的に測定し得るタイムテ
スタ１５を実現できる。
【００５２】図１との対応部分に同一符号を付した図３
は第３実施例を示すもので、タイムテスタ１８は、集積
回路２に基準クロツクＳ１を与え、被測定対象信号Ｓ２
の立ち上がり時間ΔｔR 及び立ち下がり時間ΔｔF を直
線的に測定するようになされている。
は第３実施例を示すもので、タイムテスタ１８は、集積
回路２に基準クロツクＳ１を与え、被測定対象信号Ｓ２
の立ち上がり時間ΔｔR 及び立ち下がり時間ΔｔF を直
線的に測定するようになされている。
【００５３】ここで立ち上がり時間ΔｔR を測定する場
合、論理「Ｌ」レベルの基準電圧ＶREF1が制御用電圧源
１９の制御電圧ＶCONTによつて制御されるスイツチ回路
２０を介してコンパレータ４の反転入力端Ｐ３に入力さ
れる。
合、論理「Ｌ」レベルの基準電圧ＶREF1が制御用電圧源
１９の制御電圧ＶCONTによつて制御されるスイツチ回路
２０を介してコンパレータ４の反転入力端Ｐ３に入力さ
れる。
【００５４】一方、基準電圧源６又は７の基準電圧Ｖ
REF1又はＶREF2が比較出力信号Ｓ４によつて制御される
スイツチ回路２１を介してコンパレータ５の反転入力端
Ｐ４に入力されるようになされている。
REF1又はＶREF2が比較出力信号Ｓ４によつて制御される
スイツチ回路２１を介してコンパレータ５の反転入力端
Ｐ４に入力されるようになされている。
【００５５】スイツチ回路２０は基準電圧入力端Ｐ５及
びＰ６を有し、基準電圧入力端Ｐ５側に切り換えられた
とき、基準電圧源６の基準電圧ＶREF1をコンパレータ４
の反転入力端Ｐ３に送出するようになされている。これ
に対し、制御用電圧源１９の制御電圧ＶCONTによつて基
準電圧入力端Ｐ６側に切り換えられたとき、論理「Ｈ」
レベルの基準電圧ＶREF2をコンパレータ４の反転入力端
Ｐ３に送出するようになされている。
びＰ６を有し、基準電圧入力端Ｐ５側に切り換えられた
とき、基準電圧源６の基準電圧ＶREF1をコンパレータ４
の反転入力端Ｐ３に送出するようになされている。これ
に対し、制御用電圧源１９の制御電圧ＶCONTによつて基
準電圧入力端Ｐ６側に切り換えられたとき、論理「Ｈ」
レベルの基準電圧ＶREF2をコンパレータ４の反転入力端
Ｐ３に送出するようになされている。
【００５６】スイツチ回路２１は基準電圧入力端Ｐ７及
びＰ８を有し、比較出力信号Ｓ４が論理「Ｌ」レベルに
立ち下がると、その時から切り換え遅延時間Δｔ5 後に
基準電圧入力端Ｐ７側に切り換えられ、論理「Ｈ」レベ
ルの基準電圧ＶREF2をコンパレータ５の反転入力端Ｐ４
に送出するようになされている。
びＰ８を有し、比較出力信号Ｓ４が論理「Ｌ」レベルに
立ち下がると、その時から切り換え遅延時間Δｔ5 後に
基準電圧入力端Ｐ７側に切り換えられ、論理「Ｈ」レベ
ルの基準電圧ＶREF2をコンパレータ５の反転入力端Ｐ４
に送出するようになされている。
【００５７】これに対し、比較出力信号Ｓ４が論理
「Ｈ」レベルに立ち上がると、その時から切り換え遅延
時間Δｔ5 後に基準電圧入力端Ｐ８側に切り換えられ、
論理「Ｌ」レベルの基準電圧ＶREF1をコンパレータ５の
反転入力端Ｐ４に送出するようになされている。
「Ｈ」レベルに立ち上がると、その時から切り換え遅延
時間Δｔ5 後に基準電圧入力端Ｐ８側に切り換えられ、
論理「Ｌ」レベルの基準電圧ＶREF1をコンパレータ５の
反転入力端Ｐ４に送出するようになされている。
【００５８】図３の構成において、タイムテスタ１８は
図６に示すタイミングで動作し、立ち上がり時間ΔｔR
を測定する。
図６に示すタイミングで動作し、立ち上がり時間ΔｔR
を測定する。
【００５９】時刻ｔ00に論理「Ｈ」レベルに立ち上がつ
た基準クロツク信号Ｓ１（図６（Ａ））が集積回路２に
与えられると、被測定対象信号Ｓ２（図６（Ｂ））は時
刻ｔ16にコンパレータ４によつて予め設定された基準電
圧ＶREF1でトリガされる。これにより時刻ｔ16からさら
に立ち上がり遅延時間Δｔ1 後の時刻ｔ17に比較出力信
号Ｓ３（図６（Ｃ））は論理「Ｈ」レベルに立ち上が
る。
た基準クロツク信号Ｓ１（図６（Ａ））が集積回路２に
与えられると、被測定対象信号Ｓ２（図６（Ｂ））は時
刻ｔ16にコンパレータ４によつて予め設定された基準電
圧ＶREF1でトリガされる。これにより時刻ｔ16からさら
に立ち上がり遅延時間Δｔ1 後の時刻ｔ17に比較出力信
号Ｓ３（図６（Ｃ））は論理「Ｈ」レベルに立ち上が
る。
【００６０】また被測定対象信号Ｓ２は時刻ｔ18にコン
パレータ５によつて予め設定された基準電圧ＶREF2でト
リガされる。これにより時刻ｔ18からさらに立ち上がり
遅延時間Δｔ1 後の時刻ｔ19に比較出力信号Ｓ４（図６
（Ｄ））は論理「Ｈ」レベルに立ち上がる。
パレータ５によつて予め設定された基準電圧ＶREF2でト
リガされる。これにより時刻ｔ18からさらに立ち上がり
遅延時間Δｔ1 後の時刻ｔ19に比較出力信号Ｓ４（図６
（Ｄ））は論理「Ｈ」レベルに立ち上がる。
【００６１】すると論理「Ｈ」レベルの比較出力信号Ｓ
４が与えられたスイツチ回路２１は、時刻ｔ19からさら
に切り換え遅延時間Δｔ5 後の時刻ｔ20に論理「Ｌ」レ
ベルの基準電圧ＶREF1をコンパレータ５の反転入力端Ｐ
４に送出する（図６（Ｅ））。しかしこの時、被測定対
象信号Ｓ２は論理「Ｈ」レベルにあるため、そのまま論
理「Ｈ」レベルに維持される。
４が与えられたスイツチ回路２１は、時刻ｔ19からさら
に切り換え遅延時間Δｔ5 後の時刻ｔ20に論理「Ｌ」レ
ベルの基準電圧ＶREF1をコンパレータ５の反転入力端Ｐ
４に送出する（図６（Ｅ））。しかしこの時、被測定対
象信号Ｓ２は論理「Ｈ」レベルにあるため、そのまま論
理「Ｈ」レベルに維持される。
【００６２】やがて被測定対象信号Ｓ２は立ち下がり、
時刻ｔ21にコンパレータ４及び５によつて基準電圧Ｖ
REF1でトリガされる。これにより時刻ｔ21からさらに立
ち下がり遅延時間Δｔ2 後の時刻ｔ22に比較出力信号Ｓ
３及びＳ４は同時に論理「Ｌ」レベルに立ち下がる。
時刻ｔ21にコンパレータ４及び５によつて基準電圧Ｖ
REF1でトリガされる。これにより時刻ｔ21からさらに立
ち下がり遅延時間Δｔ2 後の時刻ｔ22に比較出力信号Ｓ
３及びＳ４は同時に論理「Ｌ」レベルに立ち下がる。
【００６３】すると論理「Ｌ」レベルの比較出力信号Ｓ
４が与えられたスイツチ回路２１は、時刻ｔ22からさら
に切り換え遅延時間Δｔ5 後の時刻ｔ23に論理「Ｈ」レ
ベルの基準電圧ＶREF2をコンパレータ５の反転入力端Ｐ
４に送出する（図６（Ｅ））。しかしこの時、被測定対
象信号Ｓ２は論理「Ｌ」レベルにあるため、そのまま論
理「Ｌ」レベルに維持される。
４が与えられたスイツチ回路２１は、時刻ｔ22からさら
に切り換え遅延時間Δｔ5 後の時刻ｔ23に論理「Ｈ」レ
ベルの基準電圧ＶREF2をコンパレータ５の反転入力端Ｐ
４に送出する（図６（Ｅ））。しかしこの時、被測定対
象信号Ｓ２は論理「Ｌ」レベルにあるため、そのまま論
理「Ｌ」レベルに維持される。
【００６４】かくして比較出力信号Ｓ３及びＳ４は積分
回路１１及び１２に送出され、それぞれ論理「Ｈ」レベ
ルに立ち上がつていた時間に直線的に比例する直流出力
電圧Ｖ5 及びＶ6 がコンデンサＣ１及びＣ２に現れ、コ
ンデンサＣ１及びＣ２の出力端に接続された直流電圧計
２４は直流出力電圧Ｖ5 及びＶ6 の差分電圧ＶD3を表示
する。
回路１１及び１２に送出され、それぞれ論理「Ｈ」レベ
ルに立ち上がつていた時間に直線的に比例する直流出力
電圧Ｖ5 及びＶ6 がコンデンサＣ１及びＣ２に現れ、コ
ンデンサＣ１及びＣ２の出力端に接続された直流電圧計
２４は直流出力電圧Ｖ5 及びＶ6 の差分電圧ＶD3を表示
する。
【００６５】立ち上がり時間ΔｔR は、タイムテスタ１
の場合と同様、比較出力信号Ｓ４及びＳ３の立ち上がり
時刻ｔ19及びｔ17の差分時間に移されており、差分電圧
ＶD3が立ち上がり時間ΔｔR に直線的に比例することに
より差分電圧ＶD3を適宜に換算して直線的に測定し得
る。因に、このときの差分電圧ＶD3は、比較出力信号Ｓ
４及びＳ３の論理「Ｈ」レベルのときの電圧をＶH と
し、比較出力信号Ｓ４及びＳ３の周期をＴとすると、タ
イムテスタ１の場合と同様、次式
の場合と同様、比較出力信号Ｓ４及びＳ３の立ち上がり
時刻ｔ19及びｔ17の差分時間に移されており、差分電圧
ＶD3が立ち上がり時間ΔｔR に直線的に比例することに
より差分電圧ＶD3を適宜に換算して直線的に測定し得
る。因に、このときの差分電圧ＶD3は、比較出力信号Ｓ
４及びＳ３の論理「Ｈ」レベルのときの電圧をＶH と
し、比較出力信号Ｓ４及びＳ３の周期をＴとすると、タ
イムテスタ１の場合と同様、次式
【数１２】 により表現できる。
【００６６】次に、立ち下がり時間ΔｔF を測定する場
合、タイムテスタ１８は、論理「Ｈ」レベルの基準電圧
ＶREF2をスイツチ回路２０を介してコンパレータ４の反
転入力端Ｐ３に入力し、図７に示すタイミングで動作す
る。
合、タイムテスタ１８は、論理「Ｈ」レベルの基準電圧
ＶREF2をスイツチ回路２０を介してコンパレータ４の反
転入力端Ｐ３に入力し、図７に示すタイミングで動作す
る。
【００６７】すると比較出力信号Ｓ３及びＳ４がそれぞ
れ論理「Ｈ」レベルに立ち上がつていた時間に直線的に
比例する直流出力電圧Ｖ7 及びＶ8 がコンデンサＣ１及
びＣ２に現れ、コンデンサＣ１及びＣ２の出力端に接続
された直流電圧計２４は直流出力電圧Ｖ8 及びＶ7 の差
分電圧ＶD4を表示する。
れ論理「Ｈ」レベルに立ち上がつていた時間に直線的に
比例する直流出力電圧Ｖ7 及びＶ8 がコンデンサＣ１及
びＣ２に現れ、コンデンサＣ１及びＣ２の出力端に接続
された直流電圧計２４は直流出力電圧Ｖ8 及びＶ7 の差
分電圧ＶD4を表示する。
【００６８】このとき立ち下がり時間ΔｔF は、立ち上
がり時間ΔｔR の場合と同様、比較出力信号Ｓ４及びＳ
３の立ち下がり時刻ｔ30及びｔ28の差分時間に移されて
おり、差分電圧ＶD4が立ち下がり時間ΔｔF に直線的に
比例することにより差分電圧ＶD4を適宜に換算して直線
的に測定し得る。因に、このときの差分電圧ＶD4は、立
ち上がり時間ΔｔR の場合と同様、次式
がり時間ΔｔR の場合と同様、比較出力信号Ｓ４及びＳ
３の立ち下がり時刻ｔ30及びｔ28の差分時間に移されて
おり、差分電圧ＶD4が立ち下がり時間ΔｔF に直線的に
比例することにより差分電圧ＶD4を適宜に換算して直線
的に測定し得る。因に、このときの差分電圧ＶD4は、立
ち上がり時間ΔｔR の場合と同様、次式
【数１３】 により表現できる。
【００６９】図３の構成によれば、集積回路２の立ち上
がり時間ΔｔR 及び立ち下がり時間ΔｔF に直線的に比
例する差分電圧ＶD3及びＶD4を適宜に換算することによ
り、立ち上がり時間ΔｔR 及び立ち下がり時間ΔｔF を
基準クロツクＳ１の１周期以下から整数倍周期の中間の
時間に至るまで基準クロツクＳ１の周波数及び精度に依
存しないで一段と高速かつ高精度かつ直線的に測定し得
るタイムテスタ１８を実現できる。
がり時間ΔｔR 及び立ち下がり時間ΔｔF に直線的に比
例する差分電圧ＶD3及びＶD4を適宜に換算することによ
り、立ち上がり時間ΔｔR 及び立ち下がり時間ΔｔF を
基準クロツクＳ１の１周期以下から整数倍周期の中間の
時間に至るまで基準クロツクＳ１の周波数及び精度に依
存しないで一段と高速かつ高精度かつ直線的に測定し得
るタイムテスタ１８を実現できる。
【００７０】なお図１の実施例においては、立ち上がり
時間ΔｔR を測定する場合について述べたが、本発明は
これに限らず、遅延クロツク信号Ｓ５の立ち上がり時刻
及び立ち下がり時刻を被測定対象信号Ｓ２の立ち上がり
時刻及び立ち下がり時刻の後で、かつ比較出力信号Ｓ３
及びＳ４の立ち上がり時刻及び立ち下がり時刻より十分
後に設定することにより立ち下がり時間ΔｔF を直線的
に測定する場合にも適用し得る。
時間ΔｔR を測定する場合について述べたが、本発明は
これに限らず、遅延クロツク信号Ｓ５の立ち上がり時刻
及び立ち下がり時刻を被測定対象信号Ｓ２の立ち上がり
時刻及び立ち下がり時刻の後で、かつ比較出力信号Ｓ３
及びＳ４の立ち上がり時刻及び立ち下がり時刻より十分
後に設定することにより立ち下がり時間ΔｔF を直線的
に測定する場合にも適用し得る。
【００７１】また図２の実施例においては、立ち上がる
ときの伝搬遅延時間ΔｔPDを測定する場合について述べ
たが、本発明はこれに限らず、遅延クロツク信号Ｓ５の
立ち上がり時刻及び立ち下がり時刻を基準クロツク信号
Ｓ１の立ち上がり時刻及び立ち下がり時刻の後で、かつ
比較出力信号Ｓ３及びＳ４の立ち上がり時刻及び立ち下
がり時刻より十分後に設定することにより立ち下がると
きの伝搬遅延時間を直線的に測定する場合にも適用し得
る。
ときの伝搬遅延時間ΔｔPDを測定する場合について述べ
たが、本発明はこれに限らず、遅延クロツク信号Ｓ５の
立ち上がり時刻及び立ち下がり時刻を基準クロツク信号
Ｓ１の立ち上がり時刻及び立ち下がり時刻の後で、かつ
比較出力信号Ｓ３及びＳ４の立ち上がり時刻及び立ち下
がり時刻より十分後に設定することにより立ち下がると
きの伝搬遅延時間を直線的に測定する場合にも適用し得
る。
【００７２】さらに図１及び図２の実施例においては、
比較出力信号Ｓ３、Ｓ４及び遅延クロツク信号Ｓ５をア
ンド回路８及び９に入力する場合について述べたが、本
発明はこれに限らず、同一の立ち上がり遅延時間及び立
ち下がり遅延時間を有するナンド回路等の他の論理回路
に入力する場合にも適用し得る。
比較出力信号Ｓ３、Ｓ４及び遅延クロツク信号Ｓ５をア
ンド回路８及び９に入力する場合について述べたが、本
発明はこれに限らず、同一の立ち上がり遅延時間及び立
ち下がり遅延時間を有するナンド回路等の他の論理回路
に入力する場合にも適用し得る。
【００７３】さらに上述の実施例においては、抵抗Ｒ１
及びコンデンサＣ１及び、抵抗Ｒ２及びコンデンサＣ２
の直列回路で構成された積分回路１１及び１２を用いる
場合について述べたが、本発明はこれに限らず、他の構
成の積分回路を用いる場合にも適用し得る。
及びコンデンサＣ１及び、抵抗Ｒ２及びコンデンサＣ２
の直列回路で構成された積分回路１１及び１２を用いる
場合について述べたが、本発明はこれに限らず、他の構
成の積分回路を用いる場合にも適用し得る。
【００７４】さらに上述の実施例においては、集積回路
２の立ち上がり時間ΔｔR 、立ち下がり時間ΔｔF 及び
伝搬遅延時間ΔｔPDを測定する場合について述べたが、
本発明はこれに限らず、広く任意の回路の立ち上がり時
間、立ち下がり時間及び伝搬遅延時間等のスイツチング
特性を測定する場合にも適用し得る。
２の立ち上がり時間ΔｔR 、立ち下がり時間ΔｔF 及び
伝搬遅延時間ΔｔPDを測定する場合について述べたが、
本発明はこれに限らず、広く任意の回路の立ち上がり時
間、立ち下がり時間及び伝搬遅延時間等のスイツチング
特性を測定する場合にも適用し得る。
【００７５】
【発明の効果】上述のように本発明によれば、第１及び
第２の積分信号の差分がスイツチング特性すなわち立ち
上がり時間、立ち下がり時間及び伝搬遅延時間に直線的
に比例する。この差分を換算することにより、スイツチ
ング特性を従来と同一の周波数及び精度の検査信号の１
周期以下から整数倍周期の中間の時間に至るまで検査信
号の周波数及び精度に依存しないで一段と高速かつ高精
度かつ直線的に測定し得るスイツチング特性測定装置を
実現できる。
第２の積分信号の差分がスイツチング特性すなわち立ち
上がり時間、立ち下がり時間及び伝搬遅延時間に直線的
に比例する。この差分を換算することにより、スイツチ
ング特性を従来と同一の周波数及び精度の検査信号の１
周期以下から整数倍周期の中間の時間に至るまで検査信
号の周波数及び精度に依存しないで一段と高速かつ高精
度かつ直線的に測定し得るスイツチング特性測定装置を
実現できる。
【図１】本発明によるスイツチング特性測定装置の一実
施例を示す接続図である。
施例を示す接続図である。
【図２】他の実施例によるスイツチング特性測定装置を
示す接続図である。
示す接続図である。
【図３】他の実施例によるスイツチング特性測定装置を
示す接続図である。
示す接続図である。
【図４】図１の実施例による立ち上がり時間を測定する
ときの各信号処理の説明に供するタイミングチヤート図
である。
ときの各信号処理の説明に供するタイミングチヤート図
である。
【図５】図２の実施例による伝搬遅延時間を測定すると
きの各信号処理の説明に供するタイミングチヤート図で
ある。
きの各信号処理の説明に供するタイミングチヤート図で
ある。
【図６】図３の実施例による立ち上がり時間を測定する
ときの各信号処理の説明に供するタイミングチヤート図
である。
ときの各信号処理の説明に供するタイミングチヤート図
である。
【図７】図３の実施例による立ち下がり時間を測定する
ときの各信号処理の説明に供するタイミングチヤート図
である。
ときの各信号処理の説明に供するタイミングチヤート図
である。
【図８】従来の時間測定における各信号処理の説明に供
するタイミングチヤート図である。
するタイミングチヤート図である。
１、１５、１８、……タイムテスタ、２……集積回路、
３……信号発生器、４、５……コンパレータ、６、７、
１６、１７、……基準電圧源、８、９……アンド回路、
１０……遅延回路、１１、１２……積分回路、１３、１
４、２２……直流電圧計、１９……制御用電圧源、２
０、２１……スイツチ回路。
３……信号発生器、４、５……コンパレータ、６、７、
１６、１７、……基準電圧源、８、９……アンド回路、
１０……遅延回路、１１、１２……積分回路、１３、１
４、２２……直流電圧計、１９……制御用電圧源、２
０、２１……スイツチ回路。
Claims (5)
- 【請求項１】被測定回路に検査信号を入力し、当該検査
信号及び又は当該被測定回路より出力される出力信号に
基づいて上記被測定回路のスイツチング特性を測定する
スイツチング特性測定装置において、 上記出力信号を第１のしきい値と比較し、第１の比較信
号を出力する第１の比較回路と、 上記検査信号又は上記出力信号を第２のしきい値と比較
し、第２の比較信号を出力する第２の比較回路と、 上記第１の比較信号を入力し、上記第１の比較信号とタ
イミング信号との論理積又は論理和を出力する第１の論
理回路と、 上記第２の比較信号を入力し、上記第２の比較信号と上
記タイミング信号との論理積又は論理和を出力する第２
の論理回路と、 上記検査信号と同一の周期によつて立ち上がる又は立ち
下がる上記タイミング信号を出力し、上記第１及び第２
の論理回路より出力される論理値を同時に立ち上げる又
は立ち下げるタイミング信号出力回路と、 上記第１の論理回路の出力を入力して積分し、第１の積
分信号として出力する第１の積分回路と、 上記第２の論理回路の出力を入力して積分し、第２の積
分信号として出力する第２の積分回路とを具え、上記第
１及び第２の積分信号の差分に基づいて上記スイツチン
グ特性を測定することを特徴とするスイツチング特性測
定装置。 - 【請求項２】上記第１及び第２のしきい値を同一とし、
上記被測定回路の伝搬遅延特性を測定することを特徴と
する請求項１に記載のスイツチング特性測定装置。 - 【請求項３】上記タイミング信号出力回路は、上記検査
信号を所定時間遅延して出力することを特徴とする請求
項１に記載のスイツチング特性測定装置。 - 【請求項４】被測定回路に検査信号を入力し、当該検査
信号及び又は当該被測定回路より出力される出力信号に
基づいて上記被測定回路のスイツチング特性を測定する
スイツチング特性測定装置において、 上記出力信号を第１又は第２のしきい値と比較し、第１
の比較信号を出力する第１の比較回路と、 上記出力信号を上記第１又は第２のしきい値と比較し、
第２の比較信号を出力する第２の比較回路と、 上記第１の比較回路に与えられるしきい値を上記第１又
は第２のしきい値に切り換える第１の切換回路と、 上記第２の比較回路に与えられるしきい値を上記第２の
比較信号に基づいて上記第１又は第２のしきい値に切り
換える第２の切換回路と、 上記第１の比較信号を入力して積分し、第１の積分信号
として出力する第１の積分回路と、 上記第２の比較信号を入力して積分し、第２の積分信号
として出力する第２の積分回路とを具え、上記第１及び
第２の積分信号の差分に基づいて上記スイツチング特性
を測定することを特徴とするスイツチング特性測定装
置。 - 【請求項５】上記第１及び第２のしきい値を互いに異な
る値に設定し、上記被測定回路の立ち上がり特性及び又
は立ち下がり特性を測定することを特徴とする請求項１
又は請求項４に記載のスイツチング特性測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4358927A JPH06201768A (ja) | 1992-12-25 | 1992-12-25 | スイツチング特性測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4358927A JPH06201768A (ja) | 1992-12-25 | 1992-12-25 | スイツチング特性測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06201768A true JPH06201768A (ja) | 1994-07-22 |
Family
ID=18461837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4358927A Pending JPH06201768A (ja) | 1992-12-25 | 1992-12-25 | スイツチング特性測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06201768A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007094287A1 (ja) * | 2006-02-17 | 2007-08-23 | Advantest Corporation | 測定装置および測定方法 |
-
1992
- 1992-12-25 JP JP4358927A patent/JPH06201768A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007094287A1 (ja) * | 2006-02-17 | 2007-08-23 | Advantest Corporation | 測定装置および測定方法 |
| JP2007218805A (ja) * | 2006-02-17 | 2007-08-30 | Advantest Corp | 測定装置および測定方法 |
| US7550976B2 (en) | 2006-02-17 | 2009-06-23 | Advantest Corporation | Apparatus/method for measuring the switching time of output signals of a DUT |
| DE112007000397B4 (de) * | 2006-02-17 | 2015-06-03 | Advantest Corp. | Messvorrichtung und Messverfahren |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5294889A (en) | Battery operated capacitance measurement circuit | |
| US4825147A (en) | Capacitance measuring method and apparatus | |
| CN102970007B (zh) | 用于时间电流转换的方法和装置 | |
| US4816745A (en) | Method and arrangement for measuring the resistance ratio in a resistance half-bridge | |
| JPH01502933A (ja) | 周波数カウント装置および方法 | |
| US20040075425A1 (en) | Frequency measuring circuit and resonant pressure sensor type differential pressure/pressure transmitter using the frequency measuring unit | |
| US5200933A (en) | High resolution data acquisition | |
| CN110708047B (zh) | 一种基于tdc芯片测量高速比较器精度的结构及方法 | |
| EP1963870B1 (en) | Current measurement circuit and method | |
| US4527126A (en) | AC parametric circuit having adjustable delay lock loop | |
| US20020041538A1 (en) | Time measuring device and testing apparatus | |
| US5790480A (en) | Delta-T measurement circuit | |
| JPH06201768A (ja) | スイツチング特性測定装置 | |
| EP3806331A1 (en) | Rc oscillator | |
| US20030220758A1 (en) | Method for testing an AD-converter | |
| KR100239928B1 (ko) | 오실로스코프의 수평축 전자눈금 교정하는 방법 및 장치 | |
| JPH03138579A (ja) | ディジタルｉｃ用試験装置 | |
| JPH04225177A (ja) | 半導体装置のスルーレート測定装置 | |
| JPH0779162A (ja) | 信号変換回路 | |
| JPH03172774A (ja) | 波形測定装置 | |
| Määttä et al. | Accurate time interval measurement electronics for pulsed time of flight laser radar | |
| SU798631A1 (ru) | Способ измерени составл ющихКОМплЕКСНыХ СОпРОТиВлЕНий | |
| JPH01187468A (ja) | 積分型電圧計 | |
| JPH03163373A (ja) | パルス信号スキュー測定回路 | |
| Auckland | The measurement of the magnitude of impulse voltages using voltage comparators |