JPH0620119B2 - LSI manufacturing method - Google Patents
LSI manufacturing methodInfo
- Publication number
- JPH0620119B2 JPH0620119B2 JP60034559A JP3455985A JPH0620119B2 JP H0620119 B2 JPH0620119 B2 JP H0620119B2 JP 60034559 A JP60034559 A JP 60034559A JP 3455985 A JP3455985 A JP 3455985A JP H0620119 B2 JPH0620119 B2 JP H0620119B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- circuit
- output
- terminal
- level conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明はＬＳＩ製造方法に係り、更に詳しくはマスター
スライスＬＳＩにメタル配線を施してＬＳＩを製造する
ＬＳＩの製造方法に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an LSI manufacturing method, and more particularly to an LSI manufacturing method for manufacturing an LSI by providing a master slice LSI with metal wiring.
従来のＬＳＩの製造方法によっても、マスタースライス
ＬＳＩのメタル配線の施し方によって、ＥＣＬ（Ｅmitt
er Ｃoupled Ｌogic）レベルの信号は又はＴＴＬ（Ｔ
ransistor Ｔransistor Ｌogic）レベルの信号のいず
れか一方を処理することが可能なＬＳＩを得ることがで
きる。この様な従来例は、例えば「システムＬＳＩ総合
ガイド，1982年，５月，日本テキサス インスツルメン
ツ発行」に記載されている。Even according to the conventional LSI manufacturing method, the ECL (Emitt
er Coupled Logic) level signal or TTL (T
It is possible to obtain an LSI capable of processing either one of ransistor (Transistor Logic) level signals. Such a conventional example is described in, for example, "System LSI Comprehensive Guide, May 1982, published by Texas Instruments Japan".
しかし、上記した従来のＬＳＩの製造方法は、その電源
電圧が一定レベルのものであるとして設計されているた
め、完成したＬＳＩを搭載する使用装置内に上記一定レ
ベルの電源が存在しない場合には、ＬＳＩ用の電源装置
を使用装置内に別個に設ける必要があった。例えば、使
用装置にＴＴＬ回路とＥＣＬ回路が混在している場合に
は、ＬＳＩにＥＣＬ回路が存在しても特別の電源装置を
設ける必要はないが、使用装置にＴＴＬ回路だけしか存
在しない場合には、使用装置にＥＣＬ回路様の電源装置
を特別に設ける必要があった。However, since the above-described conventional LSI manufacturing method is designed so that the power supply voltage is of a constant level, if the power supply of the above-mentioned constant level does not exist in the device used for mounting the completed LSI, It was necessary to separately provide a power supply device for LSI in the device used. For example, when the TTL circuit and the ECL circuit coexist in the used device, it is not necessary to provide a special power supply device even if the ECL circuit exists in the LSI, but when the used device has only the TTL circuit. Had to specially provide a power supply device such as an ECL circuit to the device used.
従って、従来のマスタースライスＬＳＩでは、その使用
装置の設計・製造が面倒で、かつ価格が高価になるとい
う問題点があった。Therefore, in the conventional master slice LSI, there are problems that the design and manufacturing of the device used is troublesome and the price becomes expensive.
本発明は上記した従来技術の問題点に鑑みなされたもの
で、使用装置内の電源で動作し、かつ使用装置にＬＳＩ
用の特別の電源装置を設ける必要がないＬＳＩを、製造
することが可能なＬＳＩの製造方法を提供することを目
的としている。The present invention has been made in view of the above-mentioned problems of the prior art.
It is an object of the present invention to provide an LSI manufacturing method capable of manufacturing an LSI that does not need to be provided with a special power supply device.
本発明のＬＳＩ製造方法は、マスタースライスＬＳＩに
メタル配線を施してＬＳＩを完成させるものであり、特
に、メタル配線の施し方によって電源電圧を選択できる
マスタースライスＬＳＩを用い、入力レベル変換回路と
内部回路と出力レベル変換回路の各電源ラインを分離し
てメタル配線を施し、かつ完成したＬＳＩを搭載する使
用装置に存在する特定レベルの電圧源を選択し、選択し
た電圧源だけで入力レベル変換回路と内部回路と出力レ
ベル変換回路とが動作する様にメタル配線を施すことを
特徴としている。The LSI manufacturing method of the present invention completes an LSI by performing metal wiring on the master slice LSI. In particular, an input level conversion circuit and an internal circuit are used by using a master slice LSI whose power supply voltage can be selected depending on how the metal wiring is provided. The power supply lines of the circuit and the output level conversion circuit are separated and metal wiring is applied, and a voltage source of a specific level existing in the device used to mount the completed LSI is selected, and the input level conversion circuit is selected only by the selected voltage source. Is characterized in that metal wiring is provided so that the internal circuit and the output level conversion circuit operate.
以下、添付の図面に示す実施例により、更に詳細に本発
明について説明する。Hereinafter, the present invention will be described in more detail with reference to the embodiments shown in the accompanying drawings.
第１図から第５図は本発明の実施例を示す回路図であ
る。第１図はマスタースライスＬＳＩの内部回路を示す
図であり、ＥＣＬ回路の構成となっている。この内部回
路は、端子１，２，３への印加電圧をＬＳＩの使用環境
に応じて使い分けることができる。即ち、入出力にＥＣ
Ｌレベルの信号を使用する場合には、端子１をグラン
ド、端子２をＶEE（−５Ｖ）、単３をＶTT（−２Ｖ）と
し、入出力にＴＴＣレベルの信号を使用する場合には、
端子１をＶCC（＋５Ｖ）、端子２，３をグランドとす
る。この様に、使用装置に準備されている電源に応じ
て、使い分けることができる。1 to 5 are circuit diagrams showing an embodiment of the present invention. FIG. 1 is a diagram showing an internal circuit of the master slice LSI, which has an ECL circuit configuration. In this internal circuit, the voltages applied to the terminals 1, 2 and 3 can be selectively used according to the environment in which the LSI is used. That is, EC for input / output
When using an L level signal, when terminal 1 is ground, terminal 2 is V EE (-5V), AA is V TT (-2V), and when a TTC level signal is used for input and output, ,
Terminal 1 is V CC (+ 5V) and terminals 2 and 3 are ground. In this way, it can be used properly according to the power source prepared in the used device.
第２図及び第３図は、共に同一種類のマスタースライス
ＬＳＩから作成したもので、使用装置内の他の回路（図
示せず）からのＴＴＬレベルの信号を第１図に示す内部
回路へ入力する内部信号レベルに変換するためのＬＳＩ
内の入力レベル変換回路である。第２図は使用装置にＥ
ＣＬ回路とＴＴＬ回路が混在していて、＋５Ｖ（端子
６）と−５Ｖ（端子８）の電源が存在する場合の入力レ
ベル変換回路であり、負のＥＣＬレベルの内部信号を出
力する。また、第３図は使用装置にＴＴＬ回路しか存在
せず、＋５Ｖ（端子６）の電源しか存在しない場合の入
力レベル変換回路であり、正のＥＣＬレベルの内部信号
を出力する。この様に、メタル配線を変えることで、同
一種類のマスタースライスＬＳＩから異なる電圧で動作
する入力レベル変換回路を作成することができる。2 and 3 are both created from the same type of master slice LSI, and a TTL level signal from another circuit (not shown) in the device used is input to the internal circuit shown in FIG. LSI for converting to internal signal level
Is an input level conversion circuit inside. Fig. 2 shows the E
This is an input level conversion circuit in the case where a CL circuit and a TTL circuit are mixed and a power source of + 5V (terminal 6) and -5V (terminal 8) exists, and outputs an internal signal of a negative ECL level. Further, FIG. 3 shows an input level conversion circuit in the case where only the TTL circuit is present in the device used and only the power source of + 5V (terminal 6) is present, and outputs an internal signal of a positive ECL level. In this way, by changing the metal wiring, it is possible to create an input level conversion circuit that operates at different voltages from the same type of master slice LSI.
第２図に示す入力レベル変換回路は、次のように動作す
る。即ち、ＤＴＬ（Ｄiode Ｔransistor Ｌogic）回
路13の端子５にダイオード２段分の順方向電圧分よりも
高い電圧が加わると、点９の電位はショートキーダイオ
ードＤ１とダイオードＤ２及びトランジスタＱ１のベー
ス・エミッタ間の順方向電圧分の和以上の値となり、ト
ランジスタＱ１がオン状態になる。端子５の入力電圧が
ダイオード２段分の順方向電圧分よりも低ければ、トラ
ンジスタＱ１はオフ状態を保持する。トランジスタＱ１
のオン／オフは、レベル変換部14に伝達される。ＤＴＬ
回路13の出力10は、ショトキダイオードＤ１，Ｄ２によ
ってグランド端子７にクランプされており、トランジス
タＱ１がオンのとき約＋0.4Ｖとなり、オフのとき−0.4
Ｖとなる。出力10の電位は抵抗Ｒ１によって−0.9Ｖま
たは−1.7Ｖに変更され、レベル変換部14から出力11と
してカレンスイッチ15に入力される。出力11は、カレン
トスイッチ15においてＥＣＬ回路の参照電圧ＶBB（約−
1.3Ｖ）と比較され、エミッタフォロワ16を経て、負の
ＥＣＬレベルの内部信号12として、第１図に示す内部回
路へ出力される。The input level conversion circuit shown in FIG. 2 operates as follows. That is, when a voltage higher than the forward voltage for two diode stages is applied to the terminal 5 of the DTL (Diode Transistor Logic) circuit 13, the potential at the point 9 is short-key diode D1 and diode D2 and the base-emitter of the transistor Q1. The value becomes equal to or larger than the sum of the forward voltage between the two, and the transistor Q1 is turned on. If the input voltage of the terminal 5 is lower than the forward voltage for two diode stages, the transistor Q1 maintains the off state. Transistor Q1
ON / OFF of is transmitted to the level conversion unit 14. DTL
The output 10 of the circuit 13 is clamped to the ground terminal 7 by the Schottky diodes D1 and D2, and becomes about +0.4 V when the transistor Q1 is on, and -0.4 when it is off.
It becomes V. The potential of the output 10 is changed to -0.9V or -1.7V by the resistor R1 and is input from the level conversion unit 14 to the current switch 15 as the output 11. The output 11 is the reference voltage V BB of the ECL circuit (about −
1.3 V), and is output to the internal circuit shown in FIG. 1 as an internal signal 12 of negative ECL level through the emitter follower 16.
第３図に示す入力レベル変換回路の動作は、前記した第
２図に示す入力レベル変換回路の動作と基本的には同様
であるが、第２図に示すレベル変換部14が存在せず、カ
レントスイッチ15への出力11はトランジスタＱ１のコレ
クタ端子から出力する点が異なっている。トランジスタ
Ｑ１がオンの場合には、出力11は約1.5Ｖとなり、オフ
の場合には、出力11は端子６に印加される＋５Ｖから抵
抗Ｒ２の電圧降下分を差し引いて得られる約4.5Ｖの電
圧となる。従って、カレントスイッチ15内のＥＣＬ回路
の参照電圧ＶBBに対し、上記カレントスイッチ15をオン
／オフさせ得る電位となり、エミッタフォロワ16を経
て、正のＥＣＬレベルの内部信号12として、第１図に示
す内部回路へ出力される。The operation of the input level converting circuit shown in FIG. 3 is basically the same as the operation of the input level converting circuit shown in FIG. 2, except that the level converting section 14 shown in FIG. The output 11 to the current switch 15 is different in that it is output from the collector terminal of the transistor Q1. When the transistor Q1 is on, the output 11 is about 1.5V, and when it is off, the output 11 is about 4.5V obtained by subtracting the voltage drop of the resistor R2 from + 5V applied to the terminal 6. Becomes Therefore, with respect to the reference voltage V BB of the ECL circuit in the current switch 15, the potential becomes a potential at which the current switch 15 can be turned on / off, and passes through the emitter follower 16 to generate a positive ECL level internal signal 12 as shown in FIG. Output to the internal circuit shown.
第２図と第３図に示す入力レベル変換回路は、共に同一
種類のマスタースライスＬＳＩから得られるもので、そ
のメタル配線の変更によって容易に実現できるものであ
る。即ち、本実施例では、第２図又は第３図のいずれの
レベル変換回路も形成できる様に、マスタースライスＬ
ＳＩが設計されているのである。The input level conversion circuits shown in FIGS. 2 and 3 are both obtained from the same type of master slice LSI, and can be easily realized by changing the metal wiring. That is, in this embodiment, the master slice L is formed so that the level conversion circuit shown in FIG. 2 or 3 can be formed.
SI is designed.
第４図および第５図は、共に同一種類のマスタースライ
スＬＳＩから作成したもので、第１図に示す内部回路か
ら出力される内部回路出力のレベルをＴＴＬレベルの信
号に変換するための完成ＬＳＩ内の出力レベル変換回路
である。第４図に示す出力レベル変換回路は、使用装置
にＥＣＬ回路とＴＴＬ回路が混在していて、＋５Ｖ（端
子17）と−５Ｖ（端子20）の電源が存在する場合のもの
であり、ＴＴＬレベルの信号を出力する。また、第５図
に示す出力レベル変換回路は、使用装置にＴＴＬ回路し
か存在せず、＋５Ｖ（端子17）の電源しか存在しない場
合のものであり、ＴＴＬレベル信号を出力する。FIGS. 4 and 5 are both made from the same type of master slice LSI, and are completed LSIs for converting the level of the internal circuit output output from the internal circuit shown in FIG. 1 into a TTL level signal. Is an output level conversion circuit inside. The output level conversion circuit shown in FIG. 4 is for a case where an ECL circuit and a TTL circuit are mixed in the device used and there is a power supply of + 5V (terminal 17) and -5V (terminal 20). The signal of is output. The output level conversion circuit shown in FIG. 5 is for the case where only the TTL circuit is present in the device used and only the power source of +5 V (terminal 17) is present, and outputs the TTL level signal.
即ち、第４図に示す出力レベル変換回路は、使用装置に
正電源の外に負電源が存在する場合のものであり、次の
様に動作する。端子18から入力される負のＥＣＬレベル
の信号は、カレントスイッチ23を経て、ＴＴＬ出力部24
に入る。端子17は電源ＶCC（＋５Ｖ）に接続されている
ため、カレントスイッチ23の参照電圧ＶBB（−1.3Ｖ）
よりも高い電圧が端子18に入力されると、トランジスタ
Ｑ１がオンとなり、抵抗Ｒ５に電流が流れる。そのた
め、ＴＴＬ出力部24への出力21は、トランジスタＱ５，
Ｑ６，ダイオードＤ４，トランジスタＱ７，Ｑ８の順方
向電圧分の和より低い電位となり、トランジスタＱ７，
Ｑ８はオフとなる。従って、出力22は、電源ＶCCの電圧
（＋５Ｖ）よりもトランジスタＱ９，Ｑ10の順方向電圧
分のみ下がった電位となり、ＴＴＬのハイレベル出力に
なる。逆に、端子18に、カレントスイッチ23の参照電圧
ＶBB（−1.3Ｖ）よりも低い電圧が入力されると、トラ
ンジスタＱ１はオフし、抵抗Ｒ１に電流は流れない。そ
のため、ＴＴＬ出力部24への出力21は、トランジスタＱ
５，Ｑ６，ダイオードＤ４，トランジスタＱ７，Ｑ８の
順方向電圧分の和よりも高くなり、トランジスタＱ７，
Ｑ８をオンにし、トランジスタＱ10をオフにする。この
ため、出力22は、ＴＴＬのローレベル出力となる。That is, the output level conversion circuit shown in FIG. 4 is for the case where the device used has a negative power supply in addition to the positive power supply, and operates as follows. The negative ECL level signal input from the terminal 18 passes through the current switch 23 and is then sent to the TTL output section 24.
to go into. Since the terminal 17 is connected to the power supply V CC (+ 5V), the reference voltage V BB (−1.3V) of the current switch 23
When a higher voltage is input to the terminal 18, the transistor Q1 turns on and a current flows through the resistor R5. Therefore, the output 21 to the TTL output unit 24 is the transistor Q5,
The potential becomes lower than the sum of the forward voltage of Q6, the diode D4, the transistors Q7 and Q8, and the transistor Q7,
Q8 is off. Therefore, the output 22 has a potential lower than the voltage (+ 5V) of the power supply V CC by the forward voltage of the transistors Q9 and Q10, and becomes the high level output of TTL. Conversely, when a voltage lower than the reference voltage V BB (-1.3 V) of the current switch 23 is input to the terminal 18, the transistor Q1 turns off and no current flows through the resistor R1. Therefore, the output 21 to the TTL output section 24 is the transistor Q
5, Q6, diode D4, transistors Q7, Q8 becomes higher than the sum of forward voltage components, and transistor Q7,
Turn on Q8 and turn off transistor Q10. Therefore, the output 22 becomes a low level output of TTL.
第５図に示す出力レベル変換回路は、使用装置に正電源
しか存在しない場合のものであり、第４図に示す出力レ
ベル変換回路との差は、カレントスイッチ23を端子17の
電源電圧ＶCC（＋５Ｖ）と端子19のアース電位に接続
し、カレントスイッチ23の参照電圧ＶBBに正電位にした
ことにあり、その動作は第４図に示す出力レベル変換回
路と同一である。The output level conversion circuit shown in FIG. 5 is for the case where the device used has only a positive power supply. The difference from the output level conversion circuit shown in FIG. 4 is that the current switch 23 is connected to the power supply voltage V CC of the terminal 17. It is connected to (+ 5V) and the ground potential of the terminal 19 and is set to a positive potential for the reference voltage V BB of the current switch 23, and its operation is the same as that of the output level conversion circuit shown in FIG.
第４図に示す出力レベル変換回路と第５図に示す出力レ
ベル変換回路は、共に同一種類のマスタースライスＬＳ
Ｉから得られるもので、そのメタル配線の変更によって
容易に実現できるものである。The output level converting circuit shown in FIG. 4 and the output level converting circuit shown in FIG. 5 are the same type of master slice LS.
I, which can be easily realized by changing the metal wiring.
第６図は本発明によるマスタースライスＬＳＩにメタル
配線を施して作成したＬＳＩの一例を示すブロック図で
ある。第６図において、29は第１図に示す内部回路であ
り、30は出力レベル変換回路を示している。尚、入力レ
ベル変換回路は図示していないが、内部回路29の後段に
設けられた出力レベル変換回路と同じ様に、内部回路の
前段に設けられているものとする。第６図に示す様に、
内部回路29の端子１（第１図参照）はＬＳＩの端子25に
よって給電され、同じく内部回路29の端子２（第２図参
照）はＬＳＩの端子27によって給電される。また、内部
回路29の端子３（第２図参照）は、ＬＳＩの端子28によ
って給電される。また、出力レベル変換回路30の端子17
(第４図，第５図参照)は、図示する様にＬＳＩの端子26
によって給電され、同じく出力レベル変換回路30の端子
19(第４図，第５図参照)はＬＳＩの端子25または点線で
示す様に端子27によって給電され、同じく出力レベル変
換回路30の端子20(第４図，第５図参照)はＬＳＩの端子
27によって給電される。FIG. 6 is a block diagram showing an example of an LSI created by applying metal wiring to the master slice LSI according to the present invention. In FIG. 6, 29 is the internal circuit shown in FIG. 1, and 30 is the output level conversion circuit. Although the input level conversion circuit is not shown, it is assumed that the input level conversion circuit is provided in the front stage of the internal circuit 29, similarly to the output level conversion circuit provided in the rear stage of the internal circuit 29. As shown in FIG.
Terminal 1 (see FIG. 1) of the internal circuit 29 is fed by the terminal 25 of the LSI, and terminal 2 (see FIG. 2) of the internal circuit 29 is fed by the terminal 27 of the LSI. Further, the terminal 3 (see FIG. 2) of the internal circuit 29 is fed by the terminal 28 of the LSI. In addition, the terminal 17 of the output level conversion circuit 30
(See FIGS. 4 and 5) is the terminal 26 of the LSI as shown.
Powered by, also the terminal of the output level conversion circuit 30
19 (see FIGS. 4 and 5) is fed by the terminal 25 of the LSI or the terminal 27 as shown by the dotted line, and the terminal 20 (see FIGS. 4 and 5) of the output level conversion circuit 30 is also fed by the LSI. Terminal
Powered by 27.
今、このＬＳＩを搭載する使用装置にＴＴＬ回路とＥＣ
Ｌ回路が混在しており、使用装置に正電源ＶCC（＋５
Ｖ）の他に、負電源ＶEE（−５Ｖ），ＶTT（−２Ｖ）が
存在する場合、端子25をグランド、端子26をＶCC（＋５
Ｖ）、端子27をＶEE（−５Ｖ）、端子28をＶTT（−２
Ｖ）とする。このときには、入力レベル変換回路（図示
せず）と出力レベル変換回路30は、それぞれ第２図、第
４図に示す様にメタル配線される。また、出力レベル変
換回路30の端子19は、実線で示す様に端子25に接続され
る。この様に接続すれば、内部回路29は負電源で動作す
る。また、図示する出力レベル変換回路30は、内部回路
の負の出力をＴＴＬレベルの信号に変換する様に機能す
る。また、入力レベル変換回路（図示せず）と出力レベ
ル変換回路が不要な装置では、端子26を使用しないこと
により、ＥＣＬ入出力のＬＳＩとして使用することがで
きる。Now, the TTL circuit and EC are used in the equipment used to mount this LSI.
L circuits coexist, and the device used has a positive power supply V CC (+5
V) in addition to the negative power supply V EE (-5V) and VTT (-2V), the terminal 25 is grounded and the terminal 26 is V CC (+5).
V), terminal 27 at V EE (-5V), terminal 28 at V TT (-2
V). At this time, the input level conversion circuit (not shown) and the output level conversion circuit 30 are metal-wired as shown in FIGS. 2 and 4, respectively. Further, the terminal 19 of the output level conversion circuit 30 is connected to the terminal 25 as shown by the solid line. With this connection, the internal circuit 29 operates with a negative power supply. The illustrated output level conversion circuit 30 also functions to convert the negative output of the internal circuit into a TTL level signal. Further, in a device that does not require an input level conversion circuit (not shown) and an output level conversion circuit, it is possible to use it as an ECL input / output LSI by not using the terminal 26.
また、完成ＬＳＩを搭載する使用装置にＥＣＬ回路が存
在せず、負電源が存在しない場合には、端子25，26をＶ
CC（＋５Ｖ）、端子27，28をグランドに接続し、入力レ
ベル変換回路（図示せず）と出力レベル変換回路30は、
それぞれ第３図、第５図に示す様にメタル配線する。ま
た、出力レベル変換回路30の端子19は、点線で示す様に
端子27へメタル配線する。この様の接続することによ
り、内部回路29は使用装置に存在する正電源だけで動作
し、出力レベル変換回路30は内部回路の正の出力をＴＴ
Ｌレベルの信号に変換する様に機能する。In addition, when the ECL circuit does not exist in the device used to mount the completed LSI and the negative power supply does not exist, the terminals 25 and 26 are connected to V
CC (+ 5V), terminals 27 and 28 are connected to the ground, and the input level conversion circuit (not shown) and the output level conversion circuit 30 are
Metal wiring is performed as shown in FIGS. 3 and 5, respectively. Further, the terminal 19 of the output level conversion circuit 30 is metal-wired to the terminal 27 as shown by the dotted line. By connecting in this way, the internal circuit 29 operates only with the positive power source existing in the device used, and the output level conversion circuit 30 outputs the positive output of the internal circuit to TT.
It functions to convert to an L level signal.
以上の説明から明らかな様に、本発明のＬＳＩの製造方
法によれば、メタル配線の施し方によって、使用装置に
存在する電源だけで動作するＬＳＩを提供することがで
きる。従って、使用装置にＬＳＩ用の特別の電源を設け
る必要がなく、使用装置の設計・製造を簡単化し、かつ
安価にすることができる。As is clear from the above description, according to the LSI manufacturing method of the present invention, it is possible to provide an LSI that operates only with the power supply existing in the device used, depending on how the metal wiring is provided. Therefore, it is not necessary to provide a special power source for the LSI to the used device, and the design and manufacturing of the used device can be simplified and the cost can be reduced.
第１図は本発明のＬＳＩの製造方法によってメタル配線
を施して得られるＬＳＩの内部回路の一例を示す図、第
２図および第３図は本発明のＬＳＩの製造方法によって
メタル配線を施して得られるＬＳＩの入力レベル変換回
路の一例を示す図、第４図及び第５図は本発明のＬＳＩ
製造方法によってメタル配線を施して得られるＬＳＩの
出力レベル変換回路の一例を示す図、第６図は本発明の
ＬＳＩの製造方法によってメタル配線を施して得られる
ＬＳＩの一例を示すブロック図である。 ５，６，８，17，18，19，25，26，27，28……端子、13
……ＤＴＬ回路、14……レベル変換部、15，23……カレ
ントスイッチ、16……エミッタフォロワ、24……ＴＴＬ
出力部、29……内部回路、30……出力レベル変換回路。FIG. 1 is a diagram showing an example of an internal circuit of an LSI obtained by applying metal wiring by the method for manufacturing an LSI of the present invention, and FIGS. 2 and 3 are diagrams showing metal wiring provided by the method for manufacturing an LSI of the present invention. FIG. 4, FIG. 5 and FIG. 5 showing an example of the input level conversion circuit of the obtained LSI are the LSI of the present invention.
FIG. 6 is a diagram showing an example of an output level conversion circuit of an LSI obtained by applying metal wiring by the manufacturing method, and FIG. 6 is a block diagram showing an example of an LSI obtained by applying metal wiring by the manufacturing method of the present invention. . 5, 6, 8, 17, 18, 19, 25, 26, 27, 28 ... Terminal, 13
...... DTL circuit, 14 …… Level converter, 15,23 …… Current switch, 16 …… Emitter follower, 24 …… TTL
Output part, 29 …… Internal circuit, 30 …… Output level conversion circuit.
Claims (1)
してＬＳＩを完成させるＬＳＩの製造方法において、メ
タル配線の施し方によって動作する電源電圧を選択でき
るマスタースライスＬＳＩを用い、入力レベル変換回路
と内部回路と出力レベル変換回路の各電源ラインを分離
してメタル配線を施し、かつ完成したＬＳＩを搭載する
使用装置に存在する特定レベルの電圧源を選択し、上記
選択した電圧源だけで入力レベル変換回路と内部回路と
出力レベル変換回路が動作する様に、メタル配線を施す
ことを特徴とするＬＳＩの製造方法。1. A method of manufacturing an LSI in which metal wiring is applied to a master slice LSI to complete the LSI, an input level conversion circuit and an internal circuit are used by using a master slice LSI capable of selecting an operating power supply voltage depending on how the metal wiring is applied. And power level lines of the output level conversion circuit are separated from each other and metal wiring is provided, and a voltage source of a specific level existing in a device used to mount the completed LSI is selected, and the input level conversion circuit is selected only by the selected voltage source. A method for manufacturing an LSI, wherein metal wiring is provided so that the internal circuit and the output level conversion circuit operate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60034559A JPH0620119B2 (en) | 1985-02-25 | 1985-02-25 | LSI manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60034559A JPH0620119B2 (en) | 1985-02-25 | 1985-02-25 | LSI manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61194846A JPS61194846A (en) | 1986-08-29 |
| JPH0620119B2 true JPH0620119B2 (en) | 1994-03-16 |
Family
ID=12417667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60034559A Expired - Lifetime JPH0620119B2 (en) | 1985-02-25 | 1985-02-25 | LSI manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620119B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831579B2 (en) * | 1987-03-25 | 1996-03-27 | 日本電気株式会社 | Monolithic integrated circuit |
| US4901590A (en) * | 1987-08-21 | 1990-02-20 | Toyota Jidosha Kabushiki Kaisha | Manual transmission for motor vehicle |
-
1985
- 1985-02-25 JP JP60034559A patent/JPH0620119B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61194846A (en) | 1986-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5539778A (en) | Reception comparator | |
| US4518876A (en) | TTL-ECL Input translation with AND/NAND function | |
| JPH0876901A (en) | Electric current changeover-type bus driver | |
| EP0317143B1 (en) | ECL/TTL level converter with TTL tristate output and ECL control input | |
| GB1367205A (en) | Ternary logic circuits | |
| JPH0620119B2 (en) | LSI manufacturing method | |
| US4977339A (en) | Semiconductor integrated circuit having a MOS transistor with a threshold level to enable a level conversion | |
| KR900006047B1 (en) | Voltage level converter | |
| US4870301A (en) | Differential emitter-coupled-logic bus driver | |
| JP3407848B2 (en) | Interface circuit for signal transmission | |
| JPH0736504B2 (en) | Master-slave D-type flip-flop circuit | |
| US4743781A (en) | Dotting circuit with inhibit function | |
| JPS6315519A (en) | Interface circuit | |
| JPS56106427A (en) | Transister logical circuit | |
| JPS61274513A (en) | Logic level converter | |
| US4608503A (en) | Apparatus for driving first and second devices | |
| JP2944253B2 (en) | Logic signal transmission circuit | |
| JPS59215122A (en) | Transistor circuit | |
| JPH022207A (en) | Bidirectional three-stable converter driver circuit from real ttl to real ecl | |
| JPH06152380A (en) | Output buffer circuit for semiconductor integrated circuit | |
| JPH0687537B2 (en) | Level shift circuit | |
| SU1188862A1 (en) | D-flip-flop | |
| JPS59164338U (en) | Noise prevention circuit | |
| JPS643407B2 (en) | ||
| JPS59151533A (en) | Device for discriminating ternary input |