JPH06196863A - 多層セラミック配線基板及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 信号の高速伝送化に有利な低誘電率多層セラ
ミック配線基板の破壊靱性値と熱放散性を向上させる。 【構成】 多層セラミック基板の表裏面に熱フィラメン
トＣＶＤ法によりダイヤモンド膜３を形成する。 【効果】 入出力ピンやチップの接合強度が母体の基板
強度に関らず５ｋｇ以上と高く、チップからの熱放散性
も向上できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、主として高速ＬＳＩ素
子を実装する多層セラミック配線基板及びその製造方法
に関する。

【０００２】

【従来の技術】従来、ＩＣやＬＳＩ等の半導体素子は、
ガラスエポキシ等のプリント回路基板あるいはアルミナ
セラミック基板に実装されていたが、半導体素子の高集
積化，微細化，高速化に伴い、実装用基板に対しても、
高密度微細配線化，高速伝送化，高周波数化，高熱放散
化の要求が増えてきた。従来のプリント基板には、スル
ーホールメッキ性，加工性，多層化接着，高温での熱変
形等の問題があり、高密度化には限界がある。そのた
め、高密度実装基板としては、セラミック基板の方が可
能性を秘めている。しかし、アルミナ基板も１５００℃
以上の高温で焼結しなければならないため、同時焼成さ
れる配線導体材料としては、比較的比抵抗の高いＷ，Ｍ
ｏ等の高融点金属に限定される。したがって、パルス信
号の伝送損失を考慮に入れた場合、配線パターンの微細
化には限界が生じてしまう。

【０００３】そこで、開発されたのが低温焼結性多層セ
ラミック基板である。絶縁材料としては、アルミナとガ
ラスの複合材料系や結晶化ガラス系等があるが、いずれ
も１０００℃以下で焼結するため、配線導体材料として
比抵抗の低いＡｕ，Ａｇ−Ｐｄ，Ｃｕ等の低融点金属を
用いることができる。また、グリーンシート多層化法を
使うことができるため、非常に高密度微細配線化に非常
に有利である。

【０００４】ところで、高速伝送化に対しては、パルス
信号の伝播遅延時間が基板材料の誘電率の平方根に比例
するため、基板材料の低誘電率化が必要不可欠となる。
その点でも、低温焼結性セラミック基板は、アルミナ基
板（誘電率＝約１０）に比べ、誘電率が低く有効であ
る。

【０００５】

【発明が解決しようとする課題】一方、材料の機械的特
性も重要な基板特性の一つであり、プロセス上、或いは
実用上ある程度の強さが必要となる。アルミナ基板は、
３００ＭＰａ以上の曲げ強度，３ＭＰａ・ｍ^1/2以上の
破壊靱性値を有し、実用上全く問題ない。ところが、セ
ラミック材料は、誘電率が低くなるに伴い、強度も同時
に低下する傾向にある。よって、スルーホール部にクラ
ックが生じたり、アッセンブリー時に基板が割れたり、
入出力ピンの強度が低下する等幾つかの障壁が発生す
る。

【０００６】本発明の目的は、このような従来の問題点
を解決することにより、誘電率が低く、かつ高強度，高
靱性を有する高密度実装多層セラミック基板及びその製
造方法を提供することにある。

【０００７】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る多層セラミック基板は、多層セラミッ
ク基板にダイヤモンド膜をコーティングしてなる多層セ
ラミック配線基板であって、ダイヤモンド膜は、多層セ
ラミック基板の部品搭載面に形成され、多層セラミック
基板の機械的強度及び熱放散性を向上させるものであ
る。

【０００８】また、本発明に係る多層セラミック基板の
製造方法は、粗面化処理と成膜処理と電極形成処理とを
行い、多層セラミック基板にダイヤモンド膜をコーティ
ングする多層セラミック配線基板の製造方法であって、
粗面化処理は、多層セラミック基板の部品搭載面を粗化
する処理であり、成膜処理は、多層セラミック基板の部
品搭載面に露出した部品との接続用電極領域を除いて、
粗化された多層セラミック基板の部品搭載面にダイヤモ
ンド膜を形成し、該ダイヤモンド膜により、多層セラミ
ック基板の部品搭載面の機械的強度及び熱放散性を向上
させる処理であり、電極形成処理は、ダイヤモンド膜が
形成されていないセラミック基板の電極領域に、部品の
接続用電極を形成する処理である。

【０００９】

【作用】多層セラミック基板の部品搭載面にダイヤモン
ド膜が形成されている。このダイヤモンド膜により、多
層セラミック基板の部品搭載面における機械的強度及び
熱放散性が向上され、多層セラミック配線基板のプロセ
ス上，実用上，機械的信頼性に何ら問題が生じることは
ない。

【００１０】

【実施例】以下、本発明について図面を引用して詳細に
説明する。図１は、本発明に係る多層セラミック配線基
板を示す断面図である。

【００１１】図１において、本発明は、多層セラミック
基板１の部品搭載面としての表裏面１ａにダイヤモンド
膜３をそれぞれコーティングしたものである。２は、セ
ラミック基板１内に多層に設けた配線部である。

【００１２】このような多層セラミック基板１は、例え
ば次のような方法によって製造できる。すなわち、グリ
ーンシート積層法により、母体となる多層セラミック基
板を作製する。この場合、まずセラミック粉末にビヒク
ルを添加混合し、これらを高速ミキサーやボールミル等
を用いて十分混練し、かつ均一に分散させてスラリーを
調整し、これをスリップキャスティング法により絶縁層
を形成するのに適した膜厚のグリーンシートとする。な
お、バインダーや溶剤等の有機ビヒクル類は、通常用い
られているもので十分であり、成分については、何等限
定を要しない。

【００１３】次に、上下導体を接続するスルーホールを
シートに形成し、導体印刷やスルーホールに導体ペース
トが詰まるように印刷し、これらを所望の多層構造とな
るように積層して熱圧着する。成形時に添加された有機
ビヒクルを除去した後、焼成されて多層セラミック配線
基板が得られる。

【００１４】次に、上記多層セラミック基板１の表裏面
１ａにダイヤモンド膜を形成する。そのプロセスの一例
を図２に示す。まず、基板１の表面粗さ０．２μｍＲａ
以下までラッピングし（図２（Ａ））、その後、基板１
の表面をダイヤモンドパウダーで粗化する（図２
（Ｂ））。

【００１５】次に、基板１の表裏面に露出した配線部２
に対応したビア部に金属膜４をスパッタリング法で形成
し（図２（Ｃ））、その後金属膜４の部分を残して、ダ
イヤモンド膜３を基板１の表裏面１ａに均一に形成する
（図２（Ｄ））。

【００１６】さらに、先に形成した金属膜４を一旦エッ
チングして除去し（図２（Ｅ））、その後、金属膜４が
除去された基板１の表裏面に再度スパッタリング法によ
り部品との接続用電極としての金属膜５を形成する（図
２（Ｆ））。そして、金属膜５に入出力ピン６を接合
し、チップの接続を最後に行う（図２（Ｇ））。

【００１７】ここに、実施例で用いたダイヤモンド膜３
としては、その目的からして機械的強度に優れたもので
なければならない。機械的強度は、硬度及びヤング率で
評価することが可能であり、単結晶ダイヤモンド膜３に
おいては、硬度が６００ＧＰａ程度、ヤング率が１１０
０ＧＰａのものが望ましい。更に、後工程のメタライズ
工程や入出力ピンの接続工程を考慮して、ダイヤモンド
膜３の表面の平坦性は１０００オングストローム以下で
あることが望ましい。

【００１８】（実施例１）本発明の第１の実施例とし
て、誘電率が４．８，抗折強度が２００ＭＰａ，破壊靱
性値（Ｋ_IC）が１．５ＭＰａ・ｍ^1/2の多層セラミック
基板１について延べる。本実施例において、セラミック
基板１上にダイヤモンド膜３を形成する手法としては、
基板１上に設けた細い金属フィラメントに電流を通じて
加熱し、その熱によってメタンガスを熱分解する、いわ
ゆる熱フィラメントＣＶＤ法を用いた。尚、前述したよ
うな品質のダイヤモンド膜３が得られる手法であれば、
本実施例に限定されるものではない。

【００１９】ダイヤモンド膜３の形成条件としては、具
体的に以下に延べる条件とした場合に、良好なダイヤモ
ンド膜３が得られた。ダイヤモンド膜３を形成すべきセ
ラミック基板１は予め粒径０．１μｍ以下のダイヤモン
ド粒子で表面を研磨しておく。原料ガスは、メタンと水
素の混合ガスを使用し、メタン濃度は、１体積％以下と
した。成膜時の圧力は２０Ｔｏｒｒ，基板温度は７００
〜８００℃，フィラメント温度は２０００℃とした。

【００２０】このようにして得られたダイヤモンド膜３
の厚みは２μｍであり、その表面粗さは６２７オングス
トロームであった。更に、このダイヤモンド膜３の硬度
及びヤング率を測定したところ、各々５２０ＧＰａ，１
０２０ＧＰａと単結晶並の値であることが分かった。ま
た、セラミック基板１や金属膜５との間に剥離等は見ら
れず、密着性に関しても問題はなかった。したがって、
ダイヤモンド膜３をコートしない場合、Ｉ／Ｏピンの接
合強度は平均３ｋｇ以上だが、ダイヤモンド膜３をコー
トすることにより、平均５ｋｇ以上にまで向上できる。
また、チップからの熱放散性も向上する。

【００２１】（実施例２）本発明の第２の実施例とし
て、誘電率が３．９，抗折強度１００ＭＰａ，破壊靱性
値（Ｋ_IC）が０．８ＭＰａ・ｍ^1/2の多層セラミック基
板１についても、同様にダイヤモンド膜３を形成するこ
とにより、Ｉ／Ｏピン接合強度は平均１．５ｋｇから５
ｋｇ以上まで改善できる。また、プロセス途中で、基板
かけが生じたり、クラックが生じたりすることもなくな
った。

【００２２】このようにセラミック基板１の表面を強化
する、即ち微小クラックが入らないような均一な膜でコ
ーティングすることにより、セラミック基板１の機械的
信頼性は向上できると言える。

【００２３】

【発明の効果】以上説明したように、本発明の多層セラ
ミック配線基板は、多層セラミック基板の部品搭載面に
ダイヤモンド膜が形成されているため、母体の基板強度
がたとえ弱くても、Ｉ／Ｏピンやチップの高い接合強度
を得ることができ、プロセス上，実用上，機械的信頼性
に何等問題がなくなる。また、チップからの熱放散性も
優れている。したがって、信頼性の高い高速ＬＳＩ素子
実装用多層セラミック配線基板の提供が可能となり、実
装の高密度化や高速伝送化の向上に大きく寄与できる。

【図面の簡単な説明】

【図１】本発明の多層セラミック配線基板を示す構造断
面図である。

【図２】多層セラミック配線基板の表裏面にダイヤモン
ド膜を形成するプロセスを示す図である。

【符号の説明】

１ セラミック基板 ２ 配線部 ３ ダイヤモンド膜

Claims (2)

【特許請求の範囲】
1. 【請求項１】 多層セラミック基板にダイヤモンド膜を
   コーティングしてなる多層セラミック配線基板であっ
   て、 ダイヤモンド膜は、多層セラミック基板の部品搭載面に
   形成され、多層セラミック基板の機械的強度及び熱放散
   性を向上させるものであることを特徴とする多層セラミ
   ック配線基板。
2. 【請求項２】 粗面化処理と成膜処理と電極形成処理と
   を行い、多層セラミック基板にダイヤモンド膜をコーテ
   ィングする多層セラミック配線基板の製造方法であっ
   て、 粗面化処理は、多層セラミック基板の部品搭載面を粗化
   する処理であり、 成膜処理は、多層セラミック基板の部品搭載面に露出し
   た部品との接続用電極領域を除いて、粗化された多層セ
   ラミック基板の部品搭載面にダイヤモンド膜を形成し、
   該ダイヤモンド膜により、多層セラミック基板の部品搭
   載面の機械的強度及び熱放散性を向上させる処理であ
   り、 電極形成処理は、ダイヤモンド膜が形成されていないセ
   ラミック基板の電極領域に、部品の接続用電極を形成す
   る処理であることを特徴とする多層セラミック配線基板
   の製造方法。