JPH06196565A - 少くとも一つの金属電極を有するアンティフューズのプログラミング方法 - Google Patents

少くとも一つの金属電極を有するアンティフューズのプログラミング方法

Info

Publication number
JPH06196565A
JPH06196565A JP5247538A JP24753893A JPH06196565A JP H06196565 A JPH06196565 A JP H06196565A JP 5247538 A JP5247538 A JP 5247538A JP 24753893 A JP24753893 A JP 24753893A JP H06196565 A JPH06196565 A JP H06196565A
Authority
JP
Japan
Prior art keywords
antifuse
programming
potential
voltage
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5247538A
Other languages
English (en)
Inventor
Steve S Chiang
ステイーブ・エス・チヤング
Wenn-Jei Chen
ウエン−ジエイ・チエン
Esam Elashmawi
エザム・エラシユマウイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi SoC Corp
Original Assignee
Actel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actel Corp filed Critical Actel Corp
Publication of JPH06196565A publication Critical patent/JPH06196565A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【目的】 少なくとも一つの金属電極を有するユーザプ
ログラマブルアンティフューズと、そのようなアンティ
フューズにおいて見られる読出し妨害問題を低減させる
ようなアンティフューズのプログラミング方法とを提供
する。 【構成】 少なくとも一つの金属電極を有するアンティ
フューズのプログラミング方法は、正および負の交互プ
ログラミング電圧パルスの供給が可能であるアンティフ
ューズプログラミング電圧源を設けるステップと、アン
ティフューズプログラミング電圧源からアンティフュー
ズへのプログラミングパスを設けるステップと、該プロ
グラミングパスを介して選択された数の正および負の交
互プログラミング電圧パルスをアンティフューズに供給
するステップとを含んでいる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体技術に関する。さ
らに特定的には、本発明は少くとも一つの金属電極を有
する１回限りの（one-time）ユーザプログラマブルアン
ティフューズと、そのようなアンティフューズにおける
読出し妨害現象を低減させるようなアンティフューズの
プログラミング方法とに関する。
【０００２】
【従来の技術】ユーザプログラマブルアンティフューズ
デバイスは、例えば、フィールドプログラマブルゲート
アレイのようなプログラマブル論理アプリケーションに
使用されている。一般にアンティフューズは、二つの導
電電極の間にはさみ込まれたアンティフューズ材料層を
含んでいる。本来アンティフューズデバイスはプログラ
ムされていない状態では本質的に開路デバイスである
が、アンティフューズ材料を崩壊させて、二つの電極間
に低レベル抵抗電流パスを作り出すべく二つの電極にわ
たってプログラミング電圧を印加することによって本質
的な短絡デバイスに不可逆的に変換可能である。
【０００３】あるタイプのアンティフューズは、Ｎ＋ド
ープした基板領域を下部電極とし、Ｎ＋フッ素ドープし
たポリシリコンラインを第２の電極として使用してい
る。酸化物／窒化物／酸化物（ONO）層というサンドイ
ッチ構造がアンティフューズ材料として使用されてい
る。そのようなデバイスが、米国特許第4,823,181号及
び米国特許第4,881,114号に記載されている。少くとも
一つのフッ素ドープした電極を含むアンティフューズ用
のアンティフューズのプログラミング方法は、連続的Ｄ
Ｃプログラミング電位を印加することから、パルス化さ
れたＤＣプログラミング電位を印加した後で米国特許第
5,126,282号に記載されているようなＡＣ「浸漬」（soa
king）までを含んでいる。米国特許第5,126,282号に記
載され且つクレームされている方法は、先ず高電位が最
大濃度のフッ素を含むアンティフューズ電極の中の一つ
に印加されるようにＤＣプログラミング電位差を印加す
るステップを使用している。米国特許第5,126,282号は
また、最終的アンティフューズ抵抗を低下させるために
ＡＣ「浸漬」パルスにより既にプログラムされたフッ素
電極を含むアンティフューズを「浸漬すること」を教示
している。上記特許は、フッ素含有電極に関連した初期
パルスと最終パルスとの極性の臨界性を教示している。
【０００４】他のタイプのアンティフューズは、ポリシ
リコン層と金属層との間または多層金属半導体製造プロ
セスでは異なる金属層を含み得る一対の金属電極の間に
配置されたアンティフューズ材料を含んでいる。後者の
タイプのアンティフューズは、金属間アンティフューズ
（metal-to-metal antifuse）と称されている。通常そ
のようなアンティフューズは、アンティフューズ材料と
してアモルファスシリコン層を使用しているが、例え
ば、酸化物層、窒化物層、酸化物／窒化物層、窒化物／
酸化物層、酸化物／窒化物／酸化物層、窒化物／酸化物
／窒化物層、またはアモルファスシリコンと上記記載の
薄い誘電体材料との組合せのような他のアンティフュー
ズ材料を使用することも可能である。金属間アンティフ
ューズは、プログラミング後の低アンティフューズ抵抗
（オン抵抗）という利点を提供する。アモルファスシリ
コン金属間アンティフューズの低オン抵抗は、第１のタ
イプのアンティフューズのポリシリコン導電フィラメン
トの代わりに導電フィラメントエレメントとして金属を
置換することから生じる。
【０００５】複数の電圧パルスがアンティフューズをプ
ログラムすべくアンティフューズに印加される際に、電
界はアンティフューズの降伏電圧より大であるように選
択される。アンティフューズは、その状態をその抵抗が
１Ｇオームの範囲内にある非伝導（オフ）状態から、そ
の抵抗が１Ｍオーム未満であり、典型的には数十オーム
から数千オームの範囲内にある導電（オン）状態まで変
更可能である。導電フィラメントは二つの電極間で形成
される。
【０００６】
【発明が解決しようとする課題】アモルファスシリコン
アンティフューズが、読出し妨害（切り換え）動作、即
ち、アンティフューズをそのプログラムされた状態から
プログラムされていない状態に戻すという望ましくない
変換を提示する可能性があることは文献から周知であ
る。フィールドプログラマブルゲートアレイに使用され
る金属間アモルファスシリコンアンティフューズがこの
読出し妨害問題を示すことが認められた。動作の間に、
電流がプログラムされたアンティフューズを通過するの
で、そのオン抵抗は、回線機能が影響をうけるまで、ま
たは最終的に開路状態になるように「妨害される」。金
属間アンティフューズおよび少くとも一つの金属電極を
使用するアンティフューズの読出し妨害問題は一般に拡
散／ＯＮＯ／ポリシリコン（diffusion/ONO/polysilico
n）タイプのアンティフューズには見受けられない。本
発明者等は現在利用可能なデータから、金属/誘電体/金
属アンティフューズならびに金属／アモルファスシリコ
ン／金属アンティフューズもまた同様な読出し妨害問題
を示すことがわかった。
【０００７】本発明者等は、初期プログラミング電流レ
ベルの50%に等しいかまたはそれより大きいマグニチュ
ードを有するいずれかの極性のＤＣ電流が金属／アモル
ファスシリコン／金属アンティフューズ全体に印加され
る際には、アンティフューズが導電フィラメントの破壊
によりそのオフ状態に逆もどりすることを認めた。本発
明者等は、初期のプログラミング電流レベルの100%に等
しいかまたはそれより大きいマグニチュードを有するい
ずれかの極性のＤＣ電流が金属／誘電体／金属アンティ
フューズ全体に印加される際には、アンティフューズが
導電フィラメントの破壊によりそのオフ状態に逆もどり
することを認めた。正にプログラムされたアンティフュ
ーズのオン抵抗は高ＤＣ電圧応力によって妨害され得る
が、妨害される確率は逆のＤＣ応力が加えられたアンテ
ィフューズに対する方がずっと高い。さらに、操作温度
が上がると読出し妨害の確率も増大する。この問題によ
り、金属間アンティフューズの操作条件が著しく制限さ
れ、それによって設計の融通性が限定される。
【０００８】
【課題を解決するための手段】上記問題を低減させるに
はいくつかの方法がある。この問題の解決に役立つ一つ
のプログラミング方法は、プログラミング電流またはプ
ログラミング電圧を増大させることを含んでいる。その
結果として、アンティフューズ操作電流はプログラミン
グ電流よりかなり低いレベルになる。プログラミング電
流またはプログラミング電圧が高くなると導電フィラメ
ント形成の間に生成される電力は大きくなり、その結果
フィラメントの直径が大きくなる。そのようなフィラメ
ントは、高い抗電子移動性を有する。さらに、動作電流
がプログラミング電流に比較して低くなるので、操作電
流はプログラムされたアンティフューズ全体に低い電流
密度を供給することによって電子移動に対する不活性状
態を増大させ、その結果導電フィラメント内での位相変
化または大きな物理的移動が発生しない。
【０００９】しかしこのアプローチは本来的な不利点を
有している。大型トランジスタは高プログラミング電流
またはプログラミング電圧の供給を必要とする。これは
ダイ寸法に影響を与える。さらに、読出し妨害を防止す
べく動作電流を低くすると製造速度が減少する。これら
の代替えアプローチはどちらも最適でも望ましくもな
い。
【００１０】読出し妨害を最小限にするためのもう一つ
のアプローチは、アンティフューズ電極間に配置される
アンティフューズ材料の厚さを減少させることである。
この層厚の減少によって、より大きな導電フィラメント
が同一のプログラミング電圧により生成可能である。導
電フィラメントを作り出すために同一の電力（Ｉ*Ｖ）
を印加することによって、厚さの大きいアンティフュー
ズが比較的小さな導電フィラメント直径を有するように
なる。操作の間、そのようなアンティフューズはより高
い操作電流密度を有し、従って導電フィラメントからの
材料の電子移動によりさらに妨害されやすくなる。しか
し、より薄いアンティフューズ材料層が供給される際に
は交換条件（tradeoffs）が必要となる。同様な組成の
アンティフューズ材料層が使用されると仮定すると、ア
ンティフューズ材料層は薄く、降伏電圧は低く、リーク
電流は高く、容量は大きくなるという結果を生じる。従
ってその使用は機能性及び信頼性に影響を与えるので望
ましくない。
【００１１】この問題を克服する一つの方法は、アンテ
ィフューズ材料の組成を変えることである。例えばアモ
ルファスシリコンアンティフューズ層は低温誘電体に交
換可能である。酸化物、窒化物または酸化物と窒化物と
の組成物のような誘電体材料は、リーク電流が少なく且
つ降伏電圧が高い。したがって同一の降伏電圧条件を維
持するためには、アンティフューズ誘電体の厚さを小さ
くしなければならない。しかし、アンティフューズ材料
の厚さを減少させると、プログラムされていない状態の
アンティフューズ容量を増大させる結果となる。この容
量の増大が製造速度に不利益を与える。
【００１２】前述の欠陥のために、上記に述べた方法は
読出し妨害問題に対して最適な解決法ではあり得ない。
【００１３】アンティフューズの厚さを減少させたり、
またはプログラミング電流を増大させたりしないですむ
方法で少くとも一つの金属電極を有するアンティフュー
ズに見られる読出し妨害現象を低減させることが本発明
の目的である。
【００１４】本発明は、読出し妨害減少を最小限にする
少くとも一つの金属電極を有するアンティフューズをプ
ログラミングするための方法を含んでいる。本発明のプ
ログラミング方法は、特に最上部及び最下部の電極が異
なる固有抵抗を有する材料から形成される場合には、印
加される電圧パルスの極性に係わらず、プログラムされ
たアンティフューズのオン抵抗を減少させることも可能
である。
【００１５】本発明によれば、そのようなアンティフュ
ーズをプログラムするための方法は、プログラムされべ
きアンティフューズ全体に複数の正及び負交互プログラ
ミング電圧パルスを供給することを含んでいる。本発明
の方法によりアンティフューズをプログラミングするこ
とによって、アンティフューズ導電フィラメントはより
大きく且つより対称的になり、読出し妨害および電子移
動に対するより大きな抵抗力がアンティフューズに与え
られる結果となる。
【００１６】
【実施例】当業者には、本発明についての下記説明が例
示にすぎず、いかなる点においても制限するものでない
ことが認められるであろう。本発明の他の実施例は当業
者には自ずと容易に示唆されるであろう。
【００１７】従来型のプログラミング方法によれば、た
とえば正電位が最上部のアンティフューズ電極に印加さ
れるというような単一の極性しか有していないプログラ
ミングパルスが金属間アンティフューズに印加される際
には、アンティフューズ導電フィラメントの構造は図１
ａのように示される。アンティフューズ内に形成された
導電フィラメントは非対称である。図１ａからわかるよ
うに、フィラメントは直径の大きい端部と直径の小さい
端部とを有している。フィラメントの直径の大きい端部
は負のプログラミング電位が印加された最下部のアンテ
ィフューズ電極に最も近いところに位置し、直径の小さ
い端部は正のプログラミング電位が印加された最上部の
アンティフューズ電極にもっとも近いところに位置する
ことが認められる。図１ａのフィラメントは、マイクロ
写真を横切る鋭い真っ直ぐな水平線（最上部および最下
部電極間のアンティフューズ誘電体を規定する）に接す
るその底部（直径の大きい）を有する暗い領域（最上部
電極）内に配置されている全体的にドーム形状の構造で
ある。
【００１８】プログラミング電圧極性を逆にした場合、
即ち最上部のアンティフューズ電極に負の電位が印加さ
れ、最下部の電極に正のプログラミング電位が印加され
る場合には、アンティフューズ導電フィラメントの構造
は図１ｂに示されているようになり、該図において導電
フィラメントは、負のプログラミング電位が印加された
最上部のアンティフューズ電極に最も近いところに位置
する直径の大きい端部と、正のプログラミング電位が印
加された最下部アンティフューズ電極にもっとも近くい
ところに位置する直径の小さい端部とを有している。図
１ｂのフィラメントは、マイクロ写真を横切る鋭い真っ
直ぐな水平線（最上部および最下部電極間のアンティフ
ューズ誘電体を規定する）に接する最上部（直径の大き
い端部）を有する明るい領域（最下部電極）内に配置さ
れている倒立した全体的にドーム形状の構造である。
【００１９】本発明の一つの特徴として、少くとも一つ
の金属電極を有するプログラムされたアンティフューズ
における読出し妨害問題の原因が金属における電子移動
と比較可能であることがわかった。この結論はいくつか
の観察により支持されている。第１に、読出し妨害は電
極が金属層から形成される場合ににのみ発生し、電極が
ポリシリコン層またはドープした基板領域から形成され
る場合には発生しないことが判明した。第２に、読出し
妨害は読出し極性依存性であることが判明した。熱エネ
ルギーが極性依存性ではないので応力関連クラッキング
についての熱モデルはこれらの要素から除外される。第
３に、金属間アンティフューズにおける読出し妨害は温
度依存性であることが判明した。温度が高くなれば読出
し妨害も多く認められる。電子移動もまた温度依存性な
ので、これらの要素のすべては読出し妨害がアンティフ
ューズのオン状態における電子移動であることを示して
いる。ひとたび問題が電子移動であると認識されると、
導電フィラメントの形状が電子移動動作に影響を与え
る。
【００２０】本発明によれば、少くとも一つの金属電極
を有するアンティフューズは、第１期に上部電極に第１
の電位を、下部電極に第２の電位を印加し、第２時間間
隔に上部電極に第２の電位を、下部電極に第１の電位を
印加し、これらのステップを所定回数繰り返すことによ
ってプログラム可能である。但し、第１の電位は第２の
電位より高く且つ第１の電位と第２の電位との間の差は
プログラムされるべきアンティフューズのプログラミン
グ電位固有値に等しいかまたは該固有値より大きい。こ
こで慣用的に、正のプログラミングパルスはその最大の
正電位が上部アンティフューズ電極に印加されるパルス
として規定され、負のプログラミングパルスはその最大
の負電位が上部アンティフューズ電極に印加されるパル
スとして規定される。アンティフューズ全体に印加され
るべきプログラミング電位差の大きさは、アンティフュ
ーズ材料層の組成および厚さによる。当業者には、プロ
グラムされるべき特定のアンティフューズに従って特定
のプログラミング電圧の大きさを選択する方法がわかる
であろう。標準値は、200〜500オングストロームのアモ
ルファスシリコンのアンティフューズ層を含むアンティ
フューズ用の約5ボルトから、7,000〜10,000オングスト
ロームのアモルファスシリコンのアンティフューズ層を
含むアンティフューズ用の約100ボルトにわたる範囲の
ものである。
【００２１】本発明の好ましい実施例によると、正およ
び負のプログラミング電圧パルスのパルス幅は、約1μ
秒から約10秒の範囲内である。正および負のプログラミ
ング電圧パルスが印加される回数は、1から1,000以上の
範囲内であり、正および負のパルスのパルス幅は同じで
ある必要はない。同様に、パルスが印加される回数が多
いほどフィラメントはより幅広く且つより安定する。当
業者には、奇数または偶数のパルスが印加されること、
即ち、プログラミングプロセスが正または負のプログラ
ミングパルスのいずれかにより開始且つ終了可能である
ことが認められるであろう。
【００２２】本発明の方法によりプログラムされたアン
ティフューズ内に形成された導電フィラメントが図２に
示されている。図２のアンティフューズの導電フィラメ
ントを図１ａ及び図１ｂのものと比較してみると、図２
のアンティフューズ内に形成された導電フィラメントは
上部及び下部電極の両者の内部に配置されていると共に
最大且つ最も対称的な直径を有しているのがわかる。こ
のアンティフューズは、読出し妨害電子移動により図１
ａおよび図１ｂに示されているフィラメントより劣化に
対する抵抗力がはるかに大きい。
【００２３】プログラミング電流を増大させずに対称導
電フィラメントの形状またはさらに大きな導電フィラメ
ント直径を作り出す能力が、金属間アンティフューズに
見られる読出し妨害問題を低減させるために望まれる。
さらに、高周波ＡＣパルスにおける材料移動は双方向性
が高く且つ極性依存性が低いので、対称形状および良好
な導電フィラメントは低周波ＡＣパルスまたはＤＣパル
スでもなく高周波ＡＣパルスによって作り出される可能
性が高い。現在好まれているように、パルスの印加周波
数は約１KHz〜約１GHzの範囲である。この好ましい範囲
以外の周波数も同様に読出し妨害を改善すべく印加し得
る。
【００２４】現実には、個々のアンティフューズは半導
体ウェーハまたはダイ上に配置されており、集積回路の
外側から直接アクセス可能であることは稀である。アン
ティフューズを含む典型的集積回路のアンティフューズ
は、プログラミング用に選択されると共に、例えば本明
細書中に引用した米国特許第4,823,181号に開示されて
いるようないくつかの既知のスキーマによってアクセス
される。一般にこれらのスキーマは、先ずプログラムさ
れるべきアンティフューズを識別する情報を集積回路に
供給することを含んでいる。この情報は、集積回路内の
回路によってプログラムされるべきアンティフューズへ
のプログラミングパスを提供する信号に変換される。
【００２５】極性交番プログラミング電位供給が可能で
ある高周波パルス発生器のようなプログラミングデバイ
スが設けられる。そのような高周波パルス発生器の例に
は、カリフォルニア州パロアルトのヒューレットパッカ
ード社（Hewlett Packard Corporation of Palo Alto,
California）製の8116Aモデルのパルス発生器が含まれ
ている。そのようなデバイスの他の例には、カリフォル
ニア州サニーベイルのアクテル社（Actel Corporation
of Sunnyvale, California）製のアクティベータ（Acti
vator）アンティフューズプログラマが含まれている。
プログラマデバイスは、集積回路の入出力ピンに接続さ
れて、その内部アンティフューズへのプログラミングパ
スを完成させる。
【００２６】このプログラミングセットアップが図３に
簡略化略図形式で示されている。集積回路30はプログラ
ムされるべき例示的アンティフューズ32を内臓してい
る。選択回路34が入出力ピン36及び38を介して集積回路
30内のアドレス指定回路40に接続されている。アンティ
フューズアレイ集積回路の製造業者は、その製品に附属
するものとして選択回路34を提供する。例えば、カリフ
ォルニア州サニーベイルのアクテル社製のアクティベー
タプログラマはアクテル（Actel）アンティフューズ集
積回路アレイのプログラム用に備えられている。製品使
用についての詳細は製造業者毎に異なるが、当業者はそ
のようなデバイスの使用に関する全情報が製造業者によ
って供給されるものと認識している。
【００２７】パルス発生器回路42は入出力ピン44及び46
を介して集積回路30に接続されている。入出力ピン44お
よび46からアンティフューズへのプログラミングパスは
アドレス指定回路40によって作り出される。図３には、
このプログラミングパスがＭＯＳトランジスタ48、50、
52および54を含んだものとして示されている。アドレス
指定回路40の機能は、ＭＯＳトランジスタ48、50、52お
よび54のゲートをターンオンさせてプログラミングパル
ス発生器42からアンティフューズ32へのプログラミング
パスを完成させることである。
【００２８】当業者には、図３に示されているプログラ
ミングパスが、記載を複雑にしすぎないようにしながら
本発明のシステム環境を示すために極めて簡易化されて
いることが認められるであろう。当業者は、アドレス指
定プログラマブルデバイスを熟知しており、且つ本明細
書における開示から本発明を容易に理解するであろう。
【００２９】図４は本発明のステップを示すながれ図で
ある。先ずステップ60で、正および負のプログラミング
電圧パルスの交互供給が可能であるアンティフューズプ
ログラミング電圧源（図３では参照番号42）を設ける。
次いでステップ62で、アンティフューズプログラミング
電圧源からアンティフューズへのプログラミングパスを
設ける。これは、図３のシステムにおいては選択回路34
から集積回路30のアドレス指定回路40までプログラムさ
れるべきアンティフューズを識別するプログラミング情
報をダウンローディングすることにより達成される。最
後にステップ64に示されているように、読出し妨害を改
善すべくプログラミングパスを介して選択された数の正
および負の交互プログラミング電圧パルスをアンティフ
ューズに供給する。
【００３０】本発明の実施例及び応用例を図示且つ説明
したが、当業者には、本明細書に記載されている本発明
の概念を逸脱しない限り上記に記載されたものよりさら
に多くの修正が可能であることが明らかであろう。従っ
て本発明は請求の範囲に記載されている趣旨においての
み制限されるものである。
【図面の簡単な説明】
【図１ａ】アンティフューズの最上部電極に対して正の
プログラミング電位を、アンティフューズの最下部電極
に対して負のプログラミング電位を印加することにより
形成された導電フィラメントを切断したアンティフュー
ズの横断面図のマイクロ写真である。
【図１ｂ】アンティフューズの最上部電極に対しては負
のプログラミング電位を、アンティフューズの最下部電
極に対しては正のプログラミング電位を印加することに
より形成された導電フィラメントを切断したアンティフ
ューズの横断面図のマイクロ写真である。
【図２】アンティフューズの最上部および最下部に正お
よび負の交互プログラミング電位を印加することにより
形成された導電フィラメントを切断したアンティフュー
ズの横断面図のマイクロ写真である。
【図３】本発明による典型的なアンティフューズのプロ
グラミングを示す簡易化略図である。
【図４】本発明の方法を示すながれ図である。
【符号の説明】
30 集積回路 32 アンティフューズ 34 選択回路 26、38 入出力ピン 48、50、52、54 ＭＯＳトランジスタ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１０月１５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１ａ】アンティフューズの最上部電極に対して正の
プログラミング電位を、アンティフューズの最下部電極
に対して負のプログラミング電位を印加することにより
形成された導電フィラメントを切断したアンティフュー
ズの横断面図の結晶構造を表わすマイクロ写真である。
【図１ｂ】アンティフューズの最上部電極に対しては負
のプログラミング電位を、アンティフューズの最下部電
極に対しては正のプログラミング電位を印加することに
より形成された導電フィラメントを切断したアンティフ
ューズの横断面図の結晶構造を表わすマイクロ写真であ
る。
【図２】アンティフューズの最上部および最下部に正お
よび負の交互プログラミング電位を印加することにより
形成された導電フィラメントを切断したアンティフュー
ズの横断面図の結晶構造を表わすマイクロ写真である。
【図３】本発明による典型的なアンティフューズのプロ
グラミングを示す簡易化略図である。
【図４】本発明の方法を示すながれ図である。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１ａ】
【図１ｂ】
【図４】
【図２】
【図３】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エザム・エラシユマウイ アメリカ合衆国、カリフオルニア・95111、 サン・ホセ、アルバニーズ・サークル・ 683

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 下部電極と上部電極との間に配置される
    アンティフューズ材料を含むアンティフューズのプログ
    ラミング方法であって、前記下部および上部電極の中の
    少なくとも一つが金属を含んでおり、プログラミング電
    位に応答してプログラミングすることを特徴とする前記
    アンティフューズが、 正および負の交互プログラミング電圧パルスの供給が可
    能であるアンティフューズプログラミング電圧源を設け
    るステップと、 前記アンティフューズプログラミング電圧源から前記ア
    ンティフューズへのプログラミングパスを設けるステッ
    プと、 前記プログラミングパスを介して選択された数の正およ
    び負の交互プログラミング電圧パルスを前記アンティフ
    ューズに供給するステップとを含むアンティフューズの
    プログラミング方法。
  2. 【請求項２】 電子移動に対する選択された程度の不活
    性状態を前記アンティフューズにもたらすように前記所
    定回数が選択される請求項１に記載の方法。
  3. 【請求項３】 第１および第２の時間間隔が約１μ秒か
    ら10秒の範囲である請求項１に記載の方法。
  4. 【請求項４】 前記プログラミング電位が約５ボルトか
    ら100ボルトの範囲である請求項１に記載の方法。
  5. 【請求項５】 下部電極と上部電極との間に配置される
    アンティフューズ材料を含むアンティフューズのプログ
    ラミング方法であって、前記下部および上部電極の中の
    少なくとも一つが金属を含んでおり、プログラミング電
    位に応答してプログラミングすることを特徴とする前記
    アンティフューズが、 （１）前記プログラミング電位に等しいかまたは該電位
    より大きく、第１の電圧電位および第２の電圧電位を含
    み且つ前記第１の電圧電位が前記第２の電圧電位より高
    いプログラミング電圧電位を供給するステップと、 （２）第１の時間間隔に、前記上部および下部アンティ
    フューズ電極間に前記プログラミング電圧を印加し、前
    記第１および第２の電圧電位を前記上部および下部電極
    に第１の極性方向で印加するステップと、 （３）第２の時間間隔に、前記上部および下部アンティ
    フューズ電極の間に前記プログラミング電圧を印加し、
    前記第１および第２の電圧電位を前記上部および下部電
    極に第２の極性方向で印加するステップと、 （４）ステップ（２）および（３）を所定回数繰り返す
    ステップとを含むアンティフューズのプログラミング方
    法。
  6. 【請求項６】 電子移動に対して選択された程度の不活
    性状態を前記アンティフューズにもたらすように前記所
    定回数が選択される請求項５に記載の方法。
  7. 【請求項７】 前記第１および第２の時間間隔が約１μ
    秒から10秒の範囲である請求項５に記載の方法。
  8. 【請求項８】 前記プログラミング電位が約５ボルトか
    ら100ボルトの範囲である請求項５に記載の方法。
  9. 【請求項９】 下部金属電極と上部金属電極との間に配
    置されるアンティフューズ材料を含む金属間アンティフ
    ューズのプログラミング方法であって、プログラミング
    電位に応答してプログラミングすることを特徴とする前
    記アンティフューズが、 （１）前記プログラミング電位に等しいかまたは該電位
    より大きく、第１の電圧電位および第２の電圧電位を含
    み且つ前記第１の電位が前記第２の電位より高いプログ
    ラミング電圧を供給するステップと、 （２）第１の時間間隔に、前記上部および下部金属アン
    ティフューズ電極間に前記プログラミング電圧を印加
    し、前記第１および第２の電圧電位を前記上部および下
    部電極に第１の極性方向で印加するステップと、 （３）第２の時間間隔に、前記上部および下部金属アン
    ティフューズ電極間に前記プログラミング電圧を印加
    し、前記第１および第２の電圧電位を前記上部および下
    部電極に第２の極性方向で印加するステップと、 （４）ステップ（２）および（３）を所定回数繰り返す
    ステップとを含む金属間アンティフューズのプログラミ
    ング方法。
  10. 【請求項１０】 電子移動に対して選択された程度の不
    活性状態を前記アンティフューズにもたらすように前記
    所定回数が選択される請求項９に記載の方法。
  11. 【請求項１１】 前記第１および第２の時間間隔が約１
    μ秒から10秒の範囲である請求項９に記載の方法。
  12. 【請求項１２】 前記プログラミング電位が約５ボルト
    から100ボルトの範囲である請求項９に記載の方法。
JP5247538A 1992-09-18 1993-09-08 少くとも一つの金属電極を有するアンティフューズのプログラミング方法 Pending JPH06196565A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/947,103 US5316971A (en) 1992-09-18 1992-09-18 Methods for programming antifuses having at least one metal electrode
US947103 1992-09-18

Publications (1)

Publication Number Publication Date
JPH06196565A true JPH06196565A (ja) 1994-07-15

Family

ID=25485523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5247538A Pending JPH06196565A (ja) 1992-09-18 1993-09-08 少くとも一つの金属電極を有するアンティフューズのプログラミング方法

Country Status (2)

Country Link
US (1) US5316971A (ja)
JP (1) JPH06196565A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504433B1 (ko) * 1999-01-09 2005-07-29 주식회사 하이닉스반도체 앤티퓨즈를 이용한 메모리소자의 리페어 회로

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424655A (en) * 1994-05-20 1995-06-13 Quicklogic Corporation Programmable application specific integrated circuit employing antifuses and methods therefor
US5444290A (en) * 1994-05-26 1995-08-22 Symetrix Corporation Method and apparatus for programming antifuse elements using combined AC and DC electric fields
US5552720A (en) * 1994-12-01 1996-09-03 Quicklogic Corporation Method for simultaneous programming of multiple antifuses
US5495181A (en) * 1994-12-01 1996-02-27 Quicklogic Corporation Integrated circuit facilitating simultaneous programming of multiple antifuses
US6331273B1 (en) 1995-04-25 2001-12-18 Discovery Partners International Remotely programmable matrices with memories
US5874214A (en) 1995-04-25 1999-02-23 Irori Remotely programmable matrices with memories
US5751629A (en) 1995-04-25 1998-05-12 Irori Remotely programmable matrices with memories
US6329139B1 (en) 1995-04-25 2001-12-11 Discovery Partners International Automated sorting system for matrices with memory
US5741462A (en) 1995-04-25 1998-04-21 Irori Remotely programmable matrices with memories
US6017496A (en) 1995-06-07 2000-01-25 Irori Matrices with memories and uses thereof
US6416714B1 (en) 1995-04-25 2002-07-09 Discovery Partners International, Inc. Remotely programmable matrices with memories
US5741720A (en) * 1995-10-04 1998-04-21 Actel Corporation Method of programming an improved metal-to-metal via-type antifuse
US5661412A (en) * 1995-10-10 1997-08-26 Quicklogic Corporation Reducing programming time of a field programmable gate array employing antifuses
US6087707A (en) * 1996-04-16 2000-07-11 Micron Technology, Inc. Structure for an antifuse cell
US5896041A (en) * 1996-05-28 1999-04-20 Micron Technology, Inc. Method and apparatus for programming anti-fuses using internally generated programming voltage
KR100495461B1 (ko) * 1996-05-28 2005-11-01 마이크론 테크놀로지 인코포레이티드 내부발생프로그래밍전압을이용해서안티-퓨즈를프로그래밍하기위한방법및장치
US5841723A (en) * 1996-05-28 1998-11-24 Micron Technology, Inc. Method and apparatus for programming anti-fuses using an isolated well programming circuit
US5753540A (en) * 1996-08-20 1998-05-19 Vlsi Technology, Inc. Apparatus and method for programming antifuse structures
US5859562A (en) * 1996-12-24 1999-01-12 Actel Corporation Programming circuit for antifuses using bipolar and SCR devices
US6218722B1 (en) 1997-02-14 2001-04-17 Gennum Corporation Antifuse based on silicided polysilicon bipolar transistor
US5920771A (en) * 1997-03-17 1999-07-06 Gennum Corporation Method of making antifuse based on silicided single polysilicon bipolar transistor
WO1998036453A1 (en) * 1997-02-14 1998-08-20 Gennum Corporation Antifuse based on silicided polysilicon bipolar transistor
KR100321167B1 (ko) * 1998-06-30 2002-05-13 박종섭 앤티퓨즈로미세조정되는기준전압발생기
US6169416B1 (en) 1998-09-01 2001-01-02 Quicklogic Corporation Programming architecture for field programmable gate array
KR100687848B1 (ko) * 1999-01-09 2007-02-27 주식회사 하이닉스반도체 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로
US6617914B1 (en) * 2002-03-05 2003-09-09 Infineon Technologies Ag Electrical antifuse with external capacitance
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008855A (en) * 1989-07-18 1991-04-16 Actel Corporation Method of programming anti-fuse element
US5126282A (en) * 1990-05-16 1992-06-30 Actel Corporation Methods of reducing anti-fuse resistance during programming
US5095362A (en) * 1990-10-23 1992-03-10 Instant Circuit Corporation Method for reducing resistance for programmed antifuse

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504433B1 (ko) * 1999-01-09 2005-07-29 주식회사 하이닉스반도체 앤티퓨즈를 이용한 메모리소자의 리페어 회로

Also Published As

Publication number Publication date
US5316971A (en) 1994-05-31

Similar Documents

Publication Publication Date Title
JPH06196565A (ja) 少くとも一つの金属電極を有するアンティフューズのプログラミング方法
US5100827A (en) Buried antifuse
KR0162073B1 (ko) 프로그램 가능한 저 임피던스 상호 접속 회로 소자
US6111302A (en) Antifuse structure suitable for VLSI application
JP3095811B2 (ja) 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法
US5412244A (en) Electrically-programmable low-impedance anti-fuse element
US4899205A (en) Electrically-programmable low-impedance anti-fuse element
US5126282A (en) Methods of reducing anti-fuse resistance during programming
US5581111A (en) Dielectric-polysilicon-dielectric antifuse for field programmable logic applications
US5134457A (en) Programmable low-impedance anti-fuse element
US6703680B2 (en) Programmable element programmed by changes in resistance due to phase transition
US5663091A (en) Method for fabricating an electrically programmable antifuse
US5311053A (en) Interconnection network
US7390726B1 (en) Switching ratio and on-state resistance of an antifuse programmed below 5 mA and having a Ta or TaN barrier metal layer
US7233515B2 (en) Integrated memory arrangement based on resistive memory cells and production method
JP2002500430A (ja) 読出し専用メモリ及び読出し専用メモリ装置
JPH04229635A (ja) アンチヒューズを有する集積回路
US6529038B2 (en) Antifuse programming method
US20120161855A1 (en) Apparatus and method for programming an electronically programmable semiconductor fuse
JP2003163269A (ja) 低電圧ヒューズ素子として使用される矩形コンタクト
US6927074B2 (en) Asymmetric memory cell
US6728126B1 (en) Programming methods for an amorphous carbon metal-to-metal antifuse
US6859408B2 (en) Current limiting antifuse programming path
JPS6249651A (ja) アンチヒユ−ズ、その製法、電気的にプログラム可能なメモリ・セル、メモリ・セルをプログラムする方法
JP2000106402A (ja) 半導体不揮発性記憶装置およびその書き込み方法