JPH06187304A

JPH06187304A - 並列動作ボード

Info

Publication number: JPH06187304A
Application number: JP4335824A
Authority: JP
Inventors: Hiroshi Matsuki; 宏松木; Yuji Sugawara; 祐治菅原
Original assignee: G T B KK; Toyo Ink Mfg Co Ltd
Current assignee: G T B KK; Toyo Ink Mfg Co Ltd
Priority date: 1992-12-16
Filing date: 1992-12-16
Publication date: 1994-07-08

Abstract

(57)【要約】【目的】拡張バスに装着した複数枚ボード間で並列動
作をさせる。【構成】拡張バスに装着した他のボードと並列動作を
可能にするボードであって、ボードの一つを、バスとの
信号のやり取りを担わせるメインボードとするメインボ
ード指定手段(４３)と、メインボード以外のすべてのボ
ードにおける固有のアドレス範囲を、メインボードのア
ドレス範囲に一致させるアドレス範囲変更手段(４１，
４２)と、メインボードを含む各ボードでバスに対して
データの入出力を司るデータ入出力手段(３０)とを備
え、すべてのボードのアドレス範囲をメインボードのア
ドレス範囲に一致させた状態でホストＣＰＵより、該ア
ドレス範囲にデータを送出することにより、全部のボー
ドに同時に取り込ませる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータ装置の外
部拡張バスに装着して用いるボードに関し、特に拡張バ
スに装着した他の複数枚のボードと並列動作を可能にし
たボードに関する。

【０００２】

【従来の技術】多くのコンピュータシステムには、機能
拡張を行うために拡張ボードを装着する為の拡張バスが
用意されている。例えばアップル社のMacintoshではNuB
us、ＩＢＭ社のPC/AT機のＩＳＡバス等である。これらの
バスに装着されたボードはそのボードを通じてホストコ
ンピュータのＣＰＵとデータのやり取りを行う。又、パ
ーソナルコンピュータ等においてＣＰＵ等が装着されて
いるメインボード内にもプライベートなバスがあり、こ
こを通じてＣＰＵとメモリや入出力部との間で信号やデ
ータのやり取りがなされる。かかるコンピュータシステ
ムの処理能力を向上させるために、それらのバス、特に
拡張バス上に演算ボード等の複数枚の拡張ボードを装着
し、各ボードで処理を分散させる分散処理等の手法が用
いられることがある。

【０００３】又、より高速な処理を望む場合には、図１
に示すように、拡張バスに複数枚のボードを装着し、そ
れらのボードを並列動作させる並列処理、図２に示すよ
うに、一連の処理を複数の処理単位に分割し、縦列的に
接続した各ボードにおいて、一つの処理単位を処理させ
るようにしたパイプライン処理、更には図３に示すよう
に、同一のボード内に複数のＣＰＵを配したマルチプロ
セッサ構成とした処理がある。

【０００４】ここで、１画素が３色の要素(Ｒ，Ｇ，Ｂ)
で構成される画像データを、図１に示した３枚の各ボー
ドで色要素別に処理する場合の従来の並列動作を述べ
る。第１ボード、第２ボードおよび第３ボードの拡張ボ
ード上におけるアドレス範囲をＡx〜Ａ₂x_-1、Ａ₂x〜Ａ₃
x_-1、Ａ₃x〜Ａ₄x_-1とし(このアドレス範囲の設定は各ボ
ードにあるディップスイッチにより行える)、ホストＣ
ＰＵ内のメモリには、下表に示すｍ行×ｎ列からなる画
像データが格納されているとする。

【０００５】

【表１】第１列第２列第３列 … 第ｎ列第１行：R₁₁,G₁₁,B₁₁ R₁₂,G₁₂,B₁₂ R₁₃,G₁₃,B₁₃…R₁n,G₁n,B₁n 第２行：R₂₁,G₂₁,B₂₁ R₂₂,G₂₂,B₂₂ R₂₃,G₂₃,B₂₃…R₂n,G₂n,B₂n 第３行：R₃₁,G₃₁,B₃₁ R₃₂,G₃₂,B₃₂ R₃₃,G₃₃,B₃₃…R₃n,G₃n,B₃n ：第ｍ行：Rm₁,Gm₁,Bm₁ Rm₂,Gm₂,Bm₂ Rm₃,Gm₃,Bm₃…Rmn,Gmn,Bmn

【０００６】ステップ１：ホストＣＰＵ内のメモリから
すべてのＲ要素(Ｒ₁₁,Ｒ₁₂,…Ｒmn)を読み出し、選択し
たアドレスＡx〜Ａ₂x_-1を介して第１ボード内のメモリ
に書き込み、その書き込みが終了すると、ホストＣＰＵ
からの指示により、第１ボード内のＣＰＵにて所望の画
像処理(拡大・縮小)を開始させる。ステップ２：アドレスＡ₂x〜Ａ₃x_-1を選択し、同様に、
該アドレスを介してＧ要素すべてを第２ボード内のメモ
リに書き込み、第２ボード内のＣＰＵにて所望の画像処
理を開始させる。ステップ３：アドレスＡ₃x〜Ａ₄x_-1を選択し、同様に、
該アドレスを介してＢ要素すべてを第３ボード内のメモ
リに書き込み、第３ボード内のＣＰＵにて所望の画像処
理を開始させる。ステップ４：ホストＣＰＵは第１ボードでの処理終了を
監視し、処理が終了した時点で処理したＲ要素を同アド
レスを介してホストＣＰＵ内の同一のメモリまたは別の
メモリへ書き込む。ステップ５：ステップ４における処理済みのＲ要素のメ
モリへの書き込みが終了すれば、ＣＰＵは第２ボードで
の処理終了を監視し、処理が終了した時点で処理したＢ
要素を同アドレスを介してホストＣＰＵ内のメモリに書
き込む。ステップ６：ステップ５における処理済みのＧ要素のメ
モリへの書き込みが終了すれば、ＣＰＵは第３ボードで
の処理終了を監視し、処理が終了した時点で処理したＧ
要素を同アドレスを介してホストＣＰＵ内のメモリに書
き込む。

【０００７】

【発明が解決しようとする課題】上記の並列処理では、
ホストＣＰＵがのデータの入出力をボード毎に行い、か
つ、各ボードでのデータ処理終了を監視しなくてはなら
ないため、ホストＣＰＵの負担が大きく、また、待ち時
間があるためにシステム全体の処理速度が低下する。

【０００８】一方、パイプライン処理においては、各ボ
ードで受け持つ処理単位が均一な処理時間の場合は１処
理単位の処理時間毎に効率良く１ラインが処理される
が、各処理単位の処理時間が不均一の場合には、最大の
処理時間に合わせてパイプライン処理を行わなければな
らず、それよりも処理時間の短い処理単位に対してはボ
ードでの動作に空き時間が生じ、システム全体での処理
効率が低下する。また、このようなパイプライン処理
は、ＣＰＵのＬＳＩ内部等の様に１つのデータに対して
一連の様々な処理を行うような場合には有効であるが、
本発明が処理対象としているような画像処理のごとく、
単純な繰り返しの多いデータ処理には適していない。そ
の理由は、一連の処理を単位処理に分割するのが難しい
こと、ボードで処理したデータを後段のボードへ転送す
るためのローカルなバスが必要となることに起因する。

【０００９】また、マルチプロセッサ構成による処理に
おいては、同一データを複数のＣＰＵに対して同時に渡
すことができるので図１の場合のようにアドレス切り替
えの必要がなくなり、データ設定が短時間で行えるもの
の、各ＣＰＵでの処理結果をホストＣＰＵが取り込む際
には、図１の場合と同様に個別に行わなくてはならず、
データ取り出しに時間がかかる。また、この方式は、ボ
ード内の複数個のＣＰＵに対して識別用のＩＤを特別に
規定したものであり、従って標準バスのように、仕様が
予め確定されたものには適用不可能である。本発明は、
上述した課題を解決するためになされたものであり、複
数枚のボードを並列動作させることで高速処理を達成し
た並列動作ボードを提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明の並列動作ボード
は、拡張バスに装着した他のボードと並列動作を可能に
するボードであって、すべてのボードの中から一つのボ
ードを、バスとの信号のやり取りを担わせるメインボー
ドとするメインボード指定手段(４３)と、メインボード
以外のすべてのボードにおける固有のアドレス範囲を、
メインボードのアドレス範囲に一致させるアドレス範囲
変更手段(４１，４２)と、メインボードを含む各ボード
でバスに対してデータの入出力を司るデータ入出力手段
(３０)と、すべてのボードのアドレス範囲をメインボー
ドのアドレス範囲に一致させた状態でホストＣＰＵよ
り、該アドレス範囲にデータを送出することにより、全
部のボードに同時に導かれた１群のデータの中から、各
ボード毎に所定のデータを取り込むために設けられたデ
ータ分配手段(４５，４６，５０)と、各ボードで振り分
けられ、該ボードで処理された各データを、一つのバス
に重複して出力しないよう、各ボード毎に読み出しバイ
トレーンを設定する読み出しバイトレーン指定手段(４
４)と、各ボードより、前記処理済みのデータを１群の
データとして読み出せるよう、各ボード間で読み出しを
同期させる同期化手段(３１，８０)と、を備えたことを
特徴とする。

【００１１】

【作用】本発明においては、初期状態等では、各ボード
はそれぞれ固有のアドレス領域を持っており、従って、
各ボードは個別に動作する単独動作モードにある。この
単独動作モード時にあっては、ホストＣＰＵより、前記
のそれぞれの固有のアドレスを選択しながら種々のデー
タを出力することにより、各ボードに対して、並列動作
時に必要となる各種制御データを設定することができ
る。即ち、単独動作モード時に、メインボード指定手段
により、ボードの一つをメインボードに指定し、そして
アドレス範囲変更手段によって、残りのボードのアドレ
ス領域を、メインボード固有のアドレス領域に一致させ
ると、ホストＣＰＵ側から見れば、拡張バスに単一のボ
ードが装着されたのと等価となり、本発明の並列動作モ
ードとなる。

【００１２】この並列動作モード時には、ホストＣＰＵ
より出力する処理対象のデータ(例えば画像データ)の書
き込みアドレスを、メインボード固有のアドレス領域内
とすることにより、１画素の画像データがすべてのボー
ドに取り込まれる。この後、各ボードにおいては、デー
タ分配手段の制御動作により、取り込んだ１画素の中か
ら特定の色要素を抽出することで、各ボード毎に異なる
色要素を拡大・縮小のデータ処理を並行して行うことが
できる。

【００１３】各ボードで個別に行った各処理済みの色要
素を、バイトレーン指定手段によって所定のデータバス
に読み出し、かつ、その読み出しの際に、同期化手段に
よって各ボード間で同期をとることにより、一画素を構
成する色要素が同時にデータバスに読み出すことができ
る。ところで、ホストＣＰＵからのデータ読み出しおよ
び、各ボードでの処理済みデータの読み出しの際に、各
ボードがデータレディ信号やデータアクノレッジ信号を
個別に出力したのでは制御が混乱が生じるため、本発明
ではメインボードなるものを設け、このメインボードに
これらの制御を総括的に担わせているのである。

【００１４】各ボードにおける固有のアドレス範囲にお
ける任意の複数ビット(以下の実施例では上位２桁とし
ている)は、拡張バスが本発明で用いたNuBusであれば、
当該ボードの装着位置に対応して割り当てられたスロッ
トＩＤ番号となり、又、拡張ボードが一般のものであれ
ば、各ボードにおける固有のアドレス範囲の上位２桁
は、当該ボードに設けられたディップスイッチにより設
定されたスロットＩＤ番号である。

【００１５】尚、ここではメインボードのアドレス領域
を、該メインボード固有のアドレス領域としたが、並列
動作モード時に、メインボードおよびそれ以外の各ボー
ドが持つ固有のアドレス領域とは別のアドレス領域を新
たに設定してもよい。(２００)尚、ホストＣＰＵからの
データ読み出しおよび、各ボードでの処理済みデータの
読み出しの際に、各ボードがデータレディ信号やデータ
アクノレッジ信号を個別に出力したのでは制御が混乱が
生じるため、本発明ではメインボードなるものを設け、
このメインボードにこれらの制御を総括的に担わせてい
るのである。

【００１６】

【実施例】図４は、本発明の１実施例を示した全体のシ
ステム図である。本実施例では、コンピュータシステム
としてアップル社の“MacintoshIIfx"(以下では“Ｍａ
ｃ"と呼ぶ)を採用した。このＭａｃ１０では、システム
内に拡張バスとしてNuBus,IEEE1196 NuBusをMacintosh
用に変更したMacintoshII NuBus（以下これをNuBus２０
と呼ぶ)を持っており、このNuBus２０は、１０ＭＨｚの
クロックで動作するマルチプレックス・バス(同じバス
ラインでアドレスとデータとの双方を転送する)であ
る。そのNuBus２０へ本発明に係わる４枚の並列動作ボ
ード１００(１００-1,１００-2,１００-3,１００-4)を
装着し並列動作を行わせている。これらの各並列動作ボ
ード１００は、内部にＣＰＵとデータメモリとを持ち、
このデータメモリは、Ｍａｃ１０内のＣＰＵ１１(以下
ホストＣＰＵと呼ぶ)からも当該並列動作ボード１００
のＣＰＵからも読み書きができるデュアルポートメモリ
である。

【００１７】又、Ｍａｃ１０内部には、データメモリ１
２と、Ｍａｃ１０とNuBus２０とを結合するためのイン
タフェイスとしてNuChip１３とを備える。又、各並列動
作ボード１００は、NuBus２０以外にも並列コントロー
ルバス８０により相互接続され、各並列動作ボード１０
０を並列動作させる際の同期をとるために用いられる。
尚、並列コントロールバスは、NuBus２０における未使
用のバスラインを用いてもよい。

【００１８】図５は、NuBus２０のメモリマップを示し
ている。このNuBus２０ではアドレス可能なすべての資
源が単一の４Ｇ(ギガ)バイト(アドレス00000000〜FFFFF
FFF)の空間に存在する。その４Ｇバイトのアドレス空間
をそれぞれ２５６Ｍバイト領域の１６個に分割し、その
分割した最上位の領域(アドレスF0000000ないしFFFFFFF
F)をスロット空間と呼び、その詳細を図６の左図に示し
ている。このスロット空間は、スロット０Hないしスロ
ットＦH(末尾のHは１６進表記であることを示す)の各１
６Ｍバイトの１６個に分割され、NuBus２０に装着した
ボード位置に基づき、対応するスロットのアドレスが割
り当てられるようになっている(このアドレス割り当て
をジオグラフィック・アドレッシングと呼ぶ)。

【００１９】図６の右図は、スロットＣHへ装着したボ
ードにおけるメモリマップを示しており、ＲＯＭ領域以
外にレジスターおよびデータメモリ領域がある。

【００２０】図７は、本発明の並列動作ボード１００の
機能構成図である。NuBus２０には、図示した様にアー
ビトレーション、アドレス／データ、コントロール、ユ
ーティリティ、スロットＩＤの各信号群のための専用の
信号ラインがある。アービトレーションは自身のボード
がマスターとしてNuBus２０上の各資源を使うための信
号源であるが本ボードでは使用しない。

【００２１】バスコントロール手段３０は、NuBus仕様
に則り、NuBus２０上のアドレス／データ、コントロー
ル、ユーティリティの各信号群と、並列動作ボードの各
資源とを結び付けてデータのやり取りを制御する。

【００２２】このバスコントロール手段３０において、
アドレス判別手段３４は、後記の動作指定手段４０内の
並列動作ＩＤ有効指定部４１に対して並列動作が指定さ
れていない場合は(通常の単独動作となる)、当該ボード
の装着位置を示すスロットＩＤ番号発生部２１より得ら
れる自身のスロットＩＤ番号(例えばスロットＣHに装着
したボードであれば“ＦＣ”、これは当該ボードのアド
レス範囲における上位１バイト(上位２桁)となる)を取
り込み、一方、並列動作ＩＤ有効指定部４１に対して本
発明の並列動作が設定されている場合は、動作指定手段
４０内の並列動作ＩＤ番号指定部４２に対しホストＣＰ
Ｕ１１より送出された並列動作ＩＤ番号(並列動作時に
設定されるものであり、詳しくは後で述べる)を取り込
んでおり、このスロットＩＤ番号または並列動作ＩＤ番
号と、ホストＣＰＵ１１からNuBus２０の任意の空間に
対してアクセスが行われた時の書き込みアドレスの上位
２桁(以下、これを単に書き込みアドレスと呼ぶ)とが一
致した時は、自身のボードへのアクセスと判断する。
尚、このアドレス判別手段３４は、ホストＣＰＵ１１か
らボードに対して出力された読み出しアドレスに対して
も同じような制御をなす。

【００２３】後の動作説明で詳しく述べるが、ホストＣ
ＰＵ１１よりの書き込みアドレス(読みだしアドレスの
場合も同じ)に、自身のスロットＩＤ番号が一致したボ
ード１００は単独動作として機能し、並列動作ＩＤ番号
が一致したボード１００は本発明の並列動作をなす。ホ
ストＣＰＵ１１よりの書き込みアドレスに、スロットＩ
Ｄ番号並びに並列動作ＩＤ番号が一致しないボード１０
０は、自身のボードへのアクセスではないので、そのボ
ードはなんら機能しない。

【００２４】読出制御手段３１および書込制御手段３２
は、ホストＣＰＵ１１からボードに対してデータ読み出
しおよび書き込み要求があった場合にそれぞれの制御を
担うものである。

【００２５】動作指定手段４０は、当該ボード１００の
動作および機能をホストＣＰＵ１１から指定するもので
あり、前述の並列動作を指定する並列動作ＩＤ有効指定
部４１と、並列動作ＩＤ番号を出力する並列動作ＩＤ番
号指定部４２と、４枚のボードの内の１枚を、並列動作
時にNuBus２０との制御信号のやり取りを司るメインボ
ードとして指定するためのメインボード指定部４３と、
ホストＣＰＵ１１からデータ読み出しの要求があった場
合に、NuBus２０でバイト単位(即ち８本のデータバス
毎)に分割したバイトレーンのいずれに対してデータを
読み出すかを指定するための読出しバイトレーン指定部
４４と、デュアルポートメモリ６０またはNuBus２０上
のデータをバイト単位で並び変える際に、その並び方を
指定するデータ配置指定部４５と、並び変えたデータよ
り所望のデータを読み取るためのデータ幅指定部４６と
を備える。

【００２６】データ配置手段５０は、データ配置指定部
４５で指定された並び方に従って後記のデュアルポート
メモリ６０よりのデータまたはNuBus２０からのデータ
を並び変える。

【００２７】デュアルポートメモリ６０は、ホストＣＰ
Ｕ１１からのデータまたは後記のＤＳＰ７０からのデー
タを一時格納する。

【００２８】ＤＳＰ７０は、デュアルポートメモリ６０
に記憶された、ホストＣＰＵ１１からのデータを処理す
るための一種のプロセッサであり、内部にはデータメモ
リ７１およびプログラムメモリ７２を備える。このＤＳ
Ｐとはデジタル・シグナル・プロセッサの略であり、音
声や画像データを高速処理するために特別に設計された
ものである。尚、図４に示したように、このＤＳＰ７０
の代わりに一般のＣＰＵを用いてもよい。

【００２９】パラレルデータ経路７３は、ホストＣＰＵ
１１からＤＳＰ７０のデータメモリ７１やプログラムメ
モリ７２からデータおよびプログラムデータを読み書き
するためのものであり、これを通じてホストＣＰＵ１１
からＤＳＰ７０に対してプログラムがダウンロードされ
る。

【００３０】尚、NuBusの規定ではホストＣＰＵ１１
が、装着されたボードの各種情報を知るために、図６の
右図に示したような宣言ＲＯＭがボード１００上に必要
であるが、本発明では特に不必要であるため記載してい
ない。

【００３１】以下、本発明の並列動作ボード１００の実
施例として、１画素がそれぞれ１バイト長の色要素
(Ｃ，Ｍ，Ｙ，Ｋ)からなる画像データを、４枚のボード
１００にて色要素別に並列処理する場合を例にとって説
明する。図８にホストＣＰＵ１１および各並列動作ボー
ド１００のそれぞれのフローチャートに示している。
尚、並列動作ボード１００-1，１００-2，１００-3，１
００-4は、スロットＡH，ＢH，ＣH，ＤHにそれぞれ装着
した。

【００３２】ステップＳ１にてシステムの電源をオンに
すると、各ボード１００の初期設定が行われ、これによ
り各ボード１００においてはステップＳ２１にて、並列
動作ＩＤ有効指定部４１が解除され、以下の動作でわか
るように単独動作モードとなる。次のステップＳ２２で
はホストＣＰＵ１１よりのデータ出力を待つ。

【００３３】ホストＣＰＵ１１は、ステップＳ２におい
て、書き込みアドレスを“ＦＡ"にして、並列動作時の
制御に必要な以下のデータ(これらを制御データという)
を出力する。・メインボードの指定：これは予め作成してあったホス
トＣＰＵ１１のプログラムで決められるものであり、本
実施例ではスロットＣHに装着した並列動作ボード１０
０-3をメインボードに指定するとする。・並列動作ＩＤ番号の指定：ボード１００-3をメインボ
ードとしたならば、このボード１００-3自身のスロット
ＩＤ番号“ＦＣ"を並列動作ＩＤ番号として出力する(こ
れは各ボード１００の並列動作ＩＤ番号指定部４２に取
り込まれる)。・読み出しバイトレーンの指定：ホストＣＰＵ１１より
のデータ要求に呼応して、各ボード１００からNuBusへ
データ出力する際にいずれのバイトレーンに出力するか
を指定する(これは各ボード１００の読み出しバイトレ
ーン指定部４４に取り込まれる)。・データ配置指定およびデータ幅指定：これについては
後で詳しく述べる。

【００３４】これが済めば、書き込みアドレスを以下、
“ＦＢ"、“ＦＣ"、“ＦＤ"の順に切り替える毎に上記
の制御データが送出される。

【００３５】一方、各ボード１００では、並列動作ＩＤ
有効指定部４１に対して並列動作が解除されているた
め、アドレス判別手段３４は、スロットＩＤ番号発生部
２１より得られるスロットＩＤ番号(これは各ボード１
００のアドレス領域の上位２桁であり、ボード１００-
1，１００-2，１００-3，１００-4に対してはそれぞれ
“ＦＡ"，“ＦＢ"，“ＦＣ"，“ＦＤ"であった)と、ホ
ストＣＰＵ１１から出力された、制御データに対する書
き込みアドレスとが一致するかがステップＳ２３で判定
されるが、書き込みアドレスが“ＦＡ"の時は、ボード
１００-1においてのみ、双方のアドレスが一致するため
にステップＳ２３からステップＳ２６に進み、前記書き
込みアドレス“ＦＡ"に伴って出力された前記の“メイ
ンボードの指定"の制御データがステップＳ２６にて取
り込まれ、ステップＳ２２戻り、次のデータ出力を待
つ。一方、他のボード１００-2〜１００-4では、自身の
スロットＩＤがそれぞれ“ＦＢ"，“ＦＣ"，“ＦＤ"で
あり、ホストＣＰＵ１１よりの書き込みアドレス“Ｆ
Ａ"と一致しないためにステップＳ２３からステップＳ
２２に戻るだけで、前記の“メインボードの指定"の制
御データは、ボード１００-2，１００-3，１００-4には
取り込まれない。

【００３６】ステップＳ２にて、書き込みアドレスの上
位２桁“ＦＡ"を伴って次々に出力される制御データ
は、同様に、ボード１００-1にだけ取り込まれる。これ
でわかるように、ホストＣＰＵ１１から出力される書き
込みアドレスが“ＦＡ"の場合は、ボード１００-1のみ
がアクセスされて、書き込みアドレスの上位２桁が“Ｆ
Ｂ"に切り替わると、今度は、ボード１００-2のみがア
クセスされ。このようにホストＣＰＵ１１よりの書き込
みアドレスが“ＦＡ"，“ＦＢ"，“ＦＣ"，“ＦＤ"と順
に切り替えることで、ボード１００-1，１００-2，１０
０-3，１００-4が順にアクセスされ、アクセスされたボ
ード１００に対して各種制御データが取り込まれる。こ
れですべてのボードに対して同じ制御データが設定され
たことになる。この動作は、図１で述べた従来の単独動
作と同じである。尚、現段階ではボード１００はまだ単
独動作モードにある。

【００３７】次のステップＳ３ではＣＰＵからの書き込
みアドレスを、“ＦＡ"，“ＦＢ"，“ＦＣ"，“ＦＤ"の
順に切り替えながら“並列動作設定"の制御データを出
力することで、それぞれのボード１００-1，１００-2，
１００-3，１００-4において、ステップＳ２３からステ
ップＳ２４に進み、“並列動作設定"の制御データが取
り込まれ、これにより、各ボード１００の並列動作ＩＤ
有効指定４１に対して並列動作が設定される。これ以降
は以下に述べるように並列動作モードとなる。

【００３８】この後、ステップＳ４でホストＣＰＵ１１
から、１画素分の画像データ(Ｃ₁₁，Ｍ₁₁，Ｙ₁₁，Ｋ₁₁)
が、NuBus２０の４本のバスライン(例えば後で参照する
図９に示したバスラインＢ１，Ｂ２，Ｂ３，Ｂ４)に対
しパラレルに出力されるが、この場合の並列動作モード
における書き込みアドレスは、前記の並列動作ＩＤ番号
であった“ＦＣ"に固定される。

【００３９】このようにしてステップＳ４で処理データ
が出力されると、各ボード１００においては、ステップ
Ｓ２２からステップＳ２３に進み、アドレス判定が行わ
れる。この時点では、各ボード１００の並列動作ＩＤ有
効指定部４１に対して並列動作が設定されているので、
各アドレス判別手段３４においては、並列動作ＩＤ番号
指定部４２に設定されていた並列動作ＩＤ番号(ＦＣで
あった)と、ホストＣＰＵ１１から出力された書き込み
アドレスの上位２桁(これもＦＣであった)とが一致して
いるため、すべてのボード１００において、ステップＳ
２３からステップＳ２７に進み、前記の１画素分の画像
データ(Ｃ₁₁，Ｍ₁₁，Ｙ₁₁，Ｋ₁₁)がボード内に導かれ
る。

【００４０】このように、各ボード１００に対して共通
の並列動作ＩＤ番号“ＦＣ"を設定し、ホストＣＰＵ１
１から出力する書き込みアドレスを“ＦＣ"にすれば、
ホストＣＰＵ１１からの指令に対して全ボード１００が
同時に同じ動作、即ち並列動作を行うようになり、NuBu
s２０には単一のボード１００が装着されたことと等価
になる。

【００４１】さて、前記のステップＳ２７において、各
ボード１００に対して導かれた１画素分の画像データ
(Ｃ₁₁，Ｍ₁₁，Ｙ₁₁，Ｋ₁₁)は、データ配置指定部４５、
データ幅指定部４６およびデータ配置手段５０の制御に
より、色要素Ｃ₁₁はボード１００-1に、色要素Ｍ₁₁，Ｙ
₁₁，Ｋ₁₁はそれぞれ、１００-2，１００-3，１００-4に
個々に取り込まれてデュアルポートメモリ６０に取り込
まれるが、その取り込み動作を図９を用いて説明する。

【００４２】ホストＣＰＵ１１側のデータメモリ１２よ
り読み出された第１行、第１列の画素に対する画像デー
タ(Ｃ₁₁,Ｍ₁₁,Ｙ₁₁,Ｋ₁₁)が、NuBus２０のバスラインＢ
１，Ｂ２，Ｂ３，Ｂ４に色要素毎にパラレルに出力さ
れ、その画像データ(Ｃ₁₁，Ｍ₁₁，Ｙ₁₁，Ｋ₁₁)は、ホス
トＣＰＵ１１により同時にアクセスされた全ボードに取
り込まれる(８１で示すように４バイト長である)。

【００４３】その後、ボード１００-1では１バイト長の
色要素Ｃ₁₁が、ボード１００-2では色要素Ｍ₁₁が、ボー
ド１００-3では色要素Ｙ₁₁が、ボード１００-4では色要
素Ｋ₁₁がそれぞれ先頭に位置するように、データ配置指
定部４５の指示により、データ配置手段５０において並
び替えられる(８２に示す)。次には、データ幅指定部４
６よりの指示により、デュアルポートメモリ６０におい
て、並び替えた４バイト構成のデータから先頭の１バイ
ト長のデータが選択されて(８３で示す)、再びデュアル
ポートメモリ６０に書き込まれる。次には第１行、第２
列の画素に対する画像データ(Ｃ₁₂,Ｍ₁₂,Ｙ₁₂,Ｋ₁₂)が
読み出され、同じような制御が繰替えされることでボー
ド１００-1には色要素Ｃのみ、ボード１００-2，１００
-3，１００-4にはそれぞれ色要素Ｍ，Ｙ，Ｋのみがそれ
ぞれのデュアルポートメモリ６０に書き込まれる。

【００４４】尚、データ配置手段５０において、マルチ
プレクサ等により所望のデータを直接選択すれば、デー
タ幅指定部４６は不要となるが、これを設けた理由は、
各ボード１００に共通のデータ、例えば画像データ処理
に用いる係数等のデータの設定の場合には、データ幅を
例えば４バイト長に指定すれば、４バイトのデータを一
度に取り込むことが可能になるためである。

【００４５】図８に戻り、各ボード１００に画像データ
がすべて取り込まれると、ステップＳ２７からステップ
Ｓ２７からステップＳ２８に進み、各ボード１００内の
ＤＳＰ７０によって画像データの拡大、縮小等の処理が
各ボード１００において並行して処理される。ボード１
００においてデータ処理が終了すれば、次に処理した画
像データの読み出しに移行する。

【００４６】各ボード１００でデータ処理が終了する
と、ステップＳ２８からステップＳ２９に進み、各ボー
ド１００からは処理済の画像データ(Ｃ，Ｍ，Ｙ，Ｋ)が
１画素づつ読み出されて例えば前記のバスラインＢ１，
Ｂ２，Ｂ３，Ｂ４にそれぞれ出力されるが、その読み出
し制御を図１０を用いて説明する。

【００４７】ボード１００-1においては、デュアルポー
トメモリ６０に格納された処理済データの読み出しの際
に、読み出しアドレスを第１行、第１列の画素とし、か
つ、データ幅指定部４６により読み出しデータ幅を１バ
イトに指定することにより、色要素Ｃ₁₁のみが読み出さ
れ、他のボード１００-2，１００-3，１００-4において
も同様な制御が行われることにより、それぞれ色要素Ｍ
₁₁，Ｙ₁₁，Ｋ₁₁が読み出され(９２で示す)、そして各々
のデータ配置手段５０にセットされる(９３で示す)。次
にボード１００-1においては、データ配置指定部４５に
より、前記色要素Ｃ₁₁が先頭に来るように並び替えが行
われ、ボード１００-2においては、色要素Ｍ₁₁が先頭か
ら２番目に来るように並び替えられ、又、ボード１００
-3，１００-4においては、対応する色要素Ｙ₁₁，Ｋ₁₁が
先頭からそれぞれ３番目および４番目に位置するように
並び替えられる(９４で示す)。

【００４８】次に読出バイトレーン４４により、それぞ
れ読み出しバイトレーンを指定することにより、各色要
素Ｃ₁₁，Ｍ₁₁，Ｙ₁₁，Ｋ₁₁がNuBus２０のデータバスＢ
１，Ｂ２，Ｂ３，Ｂ４にそれぞれ読み出されることで、
各ボード１００で並び替えられていた各色要素Ｃ₁₁，Ｍ
₁₁，Ｙ₁₁，Ｋ₁₁が４バイト長の１群のデータ(９５で示
す)として読み出される。この読み出された画像データ
はホストＣＰＵ１１にてステップＳ５で１画素分の画像
データ(Ｃ₁₁，Ｍ₁₁，Ｙ₁₁，Ｋ₁₁)づつ取り込まれる。次
に読み出しアドレスを第１行、第２列の画素とすること
により、ボード１００-2では色要素Ｃ₁₂が読み出され、
他のボード１００-2，１００-3，１００-4においても同
様に色要素Ｍ₁₂，Ｙ₁₂，Ｋ₁₂が読み出され、以下、同じ
動作が繰替えされる。

【００４９】この読み出し時においても、例えばボード
１００-1からのみデータを読み出す単独動作モードであ
れば、読み出しアドレスを第１行、第１列とし、データ
幅指定部４６により４バイトを指定すれば、Ｃ₁₁，
Ｃ₁₂，Ｃ₁₃，Ｃ₁₄のデータを一度に読み出すことができ
る。

【００５０】処理済画像データの読み出しがすべて終了
すれば、図８のステップＳ３０からステップＳ２２に戻
り、次にホストＣＰＵ１１からのデータ出力を待つ。

【００５１】上述したように、各ボード１００を並列動
作モードに移行するためには最初、各ボード１００は単
独動作モードにあることが必要である。そこで、ホスト
ＣＰＵ１１は、処理済み画像データをすべて取り込んだ
後、ステップＳ６にて、書き込みアドレスを再び“Ｆ
Ｃ”にして“並列動作解除”の制御データを出力する。
この制御データは、現在も並列動作モードにあるすべて
のボード１００で取り込まれ、各ボードにおいて、ステ
ップＳ２２、ステップＳ２３からステップＳ２５に進
み、その制御データが並列動作ＩＤ有効指定部４１に取
り込まれることにより、並列動作モードが解除され単独
動作モードに戻される。

【００５２】尚、上記実施例では拡張バスとしてNuBus
２０(装着スロット位置に対応して自動的に固有のアド
レス領域が設定されるものであった)を採用したが、一
般の拡張バス(各ボードに設けられたディップスイッチ
の切り替えにより所望のアドレス領域を設定するもので
あった)に対しても本発明の並列動作ボードを装着する
ことができる。その場合には、そのディップスイッチの
切り替えにより、各ボードを図６のスロットＡH，ＢH，
ＣH，ＤHに対して割り当てられたアドレス範囲を設定す
ればよい。

【００５３】又、上記実施例では、１画素が４色の要素
からなる画像データを並列処理するために４枚のボード
を用いたが、従来技術で述べたように１画素が３色要素
(Ｒ,Ｇ,Ｂ)からなる画像データを並列処理するには本発
明のボードを３枚用いれば良い。

【００５４】

【発明の効果】以上説明したように、本発明は、ボード
の一つをメインボードに指定し、そして残りのボードの
アドレス領域を、メインボード固有のアドレス領域に一
致させたので、ホストＣＰＵ側から見れば、拡張バスに
唯一のボードが装着されたのと等価となり、従って各ボ
ードは並行して動作する並列動作モードとなる。この並
列動作モードであれば、ホストＣＰＵより出力する処理
対象のデータをすべてのボードに取り込ますことがで
き、よって、各ボードで並列処理することが可能とな
り、高速でデータ処理が行える。

【図面の簡単な説明】

【図１】従来のシステムで並列動作処理を行わせた時
のボードの装着例を示した図

【図２】パイプライン処理におけるボードの接続関係
を示した図

【図３】一つのボード内に複数のＣＰＵを配したマル
チプロセッサ構成を示した図

【図４】本発明の並列動作ボードを装着したシステム
図

【図５】拡張バスの一種であるＮｕＢｕｓのメモリマ
ップ図

【図６】図５のメモリマップにおけるスロット空間の
詳細図

【図７】本発明の並列動作ボードの１実施例を示した
内部構成図

【図８】本発明の並列動作ボードを装着したシステム
の制御動作を示したフローチャート

【図９】図８のステップＳ２７における処理データの
取り込みを詳細に示した図

【図１０】図８のステップＳ２９における処理済みデ
ータの出力を詳細に示した図

【符号の説明】

１０Ｍａｃ１１ホストＣＰＵ１２データメモリ２０ＮｕＢｕｓ２１スロットＩＤ番号発生部３０バスコントロール手段３１読出制御手段３２書込制御手段３４アドレス判別手段４０動作指定手段４１並列動作ＩＤ有効指定部４２並列動作ＩＤ番号指定部４３メインボード指定部４４読出しバイトレーン指定部４５データ配置指定部４６データ幅指定部５０データ配置手段６０デュアルポートメモリ７０ＤＳＰ７１データメモリ７２プログラムメモリ８０並列コントロールバス１００並列動作ボード

Claims

【特許請求の範囲】

【請求項１】拡張バスに装着した他のボードと並列動
作を可能にするボードであって、すべてのボードの中から一つのボードを、バスとの信号
のやり取りを担わせるメインボードとするメインボード
指定手段(４３)と、メインボード以外のすべてのボードにおける固有のアド
レス範囲を、メインボードのアドレス範囲に一致させる
アドレス範囲変更手段(４１，４２)と、メインボードを含む各ボードでバスに対してデータの入
出力を司るデータ入出力手段(３０)と、すべてのボードのアドレス範囲をメインボードのアドレ
ス範囲に一致させた状態でホストＣＰＵより、該アドレ
ス範囲にデータを送出することにより、全部のボードに
同時に導かれた１群のデータの中から、各ボード毎に所
定のデータを取り込むために設けられたデータ分配手段
(４５，４６，５０)と、各ボードで振り分けられ、該ボードで処理された各デー
タを、一つのバスに重複して出力しないよう、各ボード
毎に読み出しバイトレーンを設定する読み出しバイトレ
ーン指定手段(４４)と、各ボードより、前記処理済みのデータを１群のデータと
して読み出せるよう、各ボード間で読み出しを同期させ
る同期化手段(３１，８０)と、を備えたことを特徴とす
る並列動作ボード。
【請求項２】各ボードにおける固有のアドレス範囲に
おける任意の複数ビットは、当該ボードの装着位置に対
応して割り当てられたスロットＩＤ番号である請求項１
記載の並列動作ボード。
【請求項３】各ボードにおける固有のアドレス範囲に
おける任意の複数ビットは、当該ボードに設けられたデ
ィップスイッチにより設定されたスロットＩＤ番号であ
る請求項１記載の並列動作ボード。